JPH0659047B2 - Ｐｃｍ搬送装置の同期信号発生回路 - Google Patents
Ｐｃｍ搬送装置の同期信号発生回路Info
- Publication number
- JPH0659047B2 JPH0659047B2 JP16135788A JP16135788A JPH0659047B2 JP H0659047 B2 JPH0659047 B2 JP H0659047B2 JP 16135788 A JP16135788 A JP 16135788A JP 16135788 A JP16135788 A JP 16135788A JP H0659047 B2 JPH0659047 B2 JP H0659047B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- frame
- synchronization signal
- timing control
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
（産業上の利用分野） 本発明は、ディジタル多重通信システム内に設置される
ＰＣＭ搬送装置の同期信号発生回路に関するものであ
る。 （従来の技術） 従来、ディジタル多重通信システム内に設置されるＰＣ
Ｍ搬送装置では、対局に対し、信号ディジタル・データ
を送出するためのマルチフレーム同期信号と音声ディジ
タル・データを送出するためのフレーム同期信号とが送
出される構成となっている。 しかしながら、最近のCCITT RED BOOK G704の勧告によ
れば、ＰＣＭラインにおけるデータ・エラーを監視する
ためのCyclic Redundancy Check（以下「ＣＲＣ」と略
称する）機能が追加され、従来の２種の同期信号に加え
てＣＲＣ同期信号をも対局に送出することが必要になっ
てきている。 （発明が解決しようとする問題点） 上記CCITT RED BOOK G704の勧告に従ってＣＲＣ同期信
号を送出するためにＣＲＣ同期信号発生回路を既存のＰ
ＣＭ搬送装置内のマルチフレーム同期信号発生回路とフ
レーム同期信号発生回路に追加すると、タイミング制御
用のカウンタを各同期信号発生系統ごとに設置しなけれ
ばならないなど同期信号発生回路全体が複雑で部品点数
も多くなり、価格も上昇するという問題がある。 （問題点を解決するための手段） 本発明に係わるＰＣＭ搬送装置の同期信号発生回路は、
ＰＣＭマルチフレーム同期信号設定部とＰＣＭフレーム
同期信号設定部と、ＣＲＣ同期信号設定部と、これらの
設定部に設定された各同期信号を対応のタイミングで並
列／直列変換させるタイミング制御部と、クロック信号
をカウントして上記タイミング制御部にタイミング制御
のためのカウント値を供給する単一のカウンタとを備
え、ＰＣＭのマルチフレームとＣＲＣのマルチフレーム
とを一致させることによりタイミング制御用のカウンタ
を共用するように構成されている。 （実施例） 第１図は、本発明の一実施例に係わるＰＣＭ搬送装置の
同期信号発生回路の構成を示すブロックであり、１はＰ
ＣＭマルチフレーム同期信号設定部、２はＰＣＭフレー
ム同期信号設定部、３はＣＲＣ同期信号設定部、４はカ
ウンタ、５はクロック信号発生部、６，７，８はタイミ
ング制御部、９，１０，１１は直列／並列変換部であ
る。 第２図は、上記実施例の同期信号発生回路から出力され
る同期信号に関するフレーム構成を示す信号フォーマッ
ト図である。ＰＣＭマルチフレーム同期信号は、フレー
ム「０」のタイムスロット「１６」の〔００００ｘｙｘ
ｘ〕のうちの
ＰＣＭ搬送装置の同期信号発生回路に関するものであ
る。 （従来の技術） 従来、ディジタル多重通信システム内に設置されるＰＣ
Ｍ搬送装置では、対局に対し、信号ディジタル・データ
を送出するためのマルチフレーム同期信号と音声ディジ
タル・データを送出するためのフレーム同期信号とが送
出される構成となっている。 しかしながら、最近のCCITT RED BOOK G704の勧告によ
れば、ＰＣＭラインにおけるデータ・エラーを監視する
ためのCyclic Redundancy Check（以下「ＣＲＣ」と略
称する）機能が追加され、従来の２種の同期信号に加え
てＣＲＣ同期信号をも対局に送出することが必要になっ
てきている。 （発明が解決しようとする問題点） 上記CCITT RED BOOK G704の勧告に従ってＣＲＣ同期信
号を送出するためにＣＲＣ同期信号発生回路を既存のＰ
ＣＭ搬送装置内のマルチフレーム同期信号発生回路とフ
レーム同期信号発生回路に追加すると、タイミング制御
用のカウンタを各同期信号発生系統ごとに設置しなけれ
ばならないなど同期信号発生回路全体が複雑で部品点数
も多くなり、価格も上昇するという問題がある。 （問題点を解決するための手段） 本発明に係わるＰＣＭ搬送装置の同期信号発生回路は、
ＰＣＭマルチフレーム同期信号設定部とＰＣＭフレーム
同期信号設定部と、ＣＲＣ同期信号設定部と、これらの
設定部に設定された各同期信号を対応のタイミングで並
列／直列変換させるタイミング制御部と、クロック信号
をカウントして上記タイミング制御部にタイミング制御
のためのカウント値を供給する単一のカウンタとを備
え、ＰＣＭのマルチフレームとＣＲＣのマルチフレーム
とを一致させることによりタイミング制御用のカウンタ
を共用するように構成されている。 （実施例） 第１図は、本発明の一実施例に係わるＰＣＭ搬送装置の
同期信号発生回路の構成を示すブロックであり、１はＰ
ＣＭマルチフレーム同期信号設定部、２はＰＣＭフレー
ム同期信号設定部、３はＣＲＣ同期信号設定部、４はカ
ウンタ、５はクロック信号発生部、６，７，８はタイミ
ング制御部、９，１０，１１は直列／並列変換部であ
る。 第２図は、上記実施例の同期信号発生回路から出力され
る同期信号に関するフレーム構成を示す信号フォーマッ
ト図である。ＰＣＭマルチフレーム同期信号は、フレー
ム「０」のタイムスロット「１６」の〔００００ｘｙｘ
ｘ〕のうちの
〔００００〕であり、ｘはスペアービッ
ト、ｙはマルチフレーム・アラームビットである。ＰＣ
Ｍフレーム同期信号は、偶数フレームのタイムスロット
「０」の〔Ｃｎ００１１０１１〕（ｎ＝１，２，３，
４）のうちの〔００１１０１１〕であり、Ｃ１，Ｃ２，
Ｃ３，Ｃ４はＣＲＣビットである。ＣＲＣ同期信号は、
奇数フレームのタイムスロット「０」のビット１の〔０
０１０１１ＳｉＳｉ〕のうちの〔００１０１１〕であ
り、Ｓｉはスペアービットである。なお、Ｓｎはスペア
ービット、Ａはリモートアラーム・ビット、ａ，ｂ，
ｃ，ｄは信号ディジタル・データである。 本発明の同期信号発生回路においては、ＣＲＣ同期信号
がＰＣＭマルチフレームのフレーム１から開始されるよ
うにＣＲＣのマルチフレームとＰＣＭマルチフレームと
を揃えることにより、同期信号設定部１，２，３と対応
のタイミング制御部６，７，８及び並列／直列変換部
９，１０，１１とから成るＰＣＭマルチフレーム同期信
号発生系、ＰＣＭフレーム同期信号発生系及びＣＲＣ同
期信号発生系によるカウンタ４の共有化を可能にしてい
る。 ＰＣＭマルチフレーム同期信号設定部１は、スペアービ
ットｘなども含む８ビットの並列信号〔００００ｘｙｘ
ｘ〕を設定し、これを並列・直列変換部９に供給する。
共通のカウンタ４は、クロック発生部５から供給される
クロック信号をカウントしてタイミング制御部６に供給
する。タイミング制御部６は、共通のカウンタ４から供
給されるカウント値がフレーム「０」のタイムスロット
「１６」のタイミングに該当する値になったことを検出
すると、並列・直列変換部９にパルスを出力する。並列
・直列変換部９は、第３図に示すように、上記パルスに
同期してＰＣＭマルチフレーム同期信号を直列信号に変
換しつつ出力する。 ＰＣＭフレーム同期信号設定部２は、ＣＲＣビットをも
含む並列信号〔Ｃｎ００１１０１１〕を設定し、これを
並列・直列変換部１０に供給する。また、タイミング制
御部７は、共通のカウンタ４から供給されるカウント値
が偶数フレームのタイムスロット「０」のタイミングに
該当する値になったことを検出すると、並列・直列変換
部１０にパルスを出力する。並列・直列変換部１０は、
第３図に示すように、上記パルスに同期してＰＣＭフレ
ーム同期信号を直列信号に変換しつつ出力する。 ＣＲＣ同期信号設定部３は、スペアービットＳｉをも含
む並列信号〔００１０１１ＳｉＳｉ〕を設定し、これを
並列・直列変換部１１に供給する。タイミング制御部８
は、共通のカウンタ４から供給されるカウント値が奇数
フレームのタイムスロット「０」のビット１のタイミン
グに該当する値になったことを検出するたびに、並列・
直列変換部１１にパルスを供給する。並列・直列変換部
１１は、第３図に示すように、上記パルスに同期してＣ
ＲＣ同期信号を並列・直列変換しつつ出力する。 以上、並列／直列変換部とタイミング制御部とを各同期
信号発生系統ごとに設置する構成を例示したが、これら
の双方又は一方を各系統で共用する構成としてもよい。 （発明の効果） 以上詳細に説明したように、本発明に係わるＰＣＭ搬送
装置の同期信号発生回路は、ＰＣＭのマルチフレームと
ＣＲＣマルチフレームとを一致させることにより、従来
３種の同期信号発生系ごとに個別に設置していたタイミ
ング制御用のカウンタを各系統に共有させる構成である
から、回路全体が簡易、廉価になるという効果が奏され
る。
ト、ｙはマルチフレーム・アラームビットである。ＰＣ
Ｍフレーム同期信号は、偶数フレームのタイムスロット
「０」の〔Ｃｎ００１１０１１〕（ｎ＝１，２，３，
４）のうちの〔００１１０１１〕であり、Ｃ１，Ｃ２，
Ｃ３，Ｃ４はＣＲＣビットである。ＣＲＣ同期信号は、
奇数フレームのタイムスロット「０」のビット１の〔０
０１０１１ＳｉＳｉ〕のうちの〔００１０１１〕であ
り、Ｓｉはスペアービットである。なお、Ｓｎはスペア
ービット、Ａはリモートアラーム・ビット、ａ，ｂ，
ｃ，ｄは信号ディジタル・データである。 本発明の同期信号発生回路においては、ＣＲＣ同期信号
がＰＣＭマルチフレームのフレーム１から開始されるよ
うにＣＲＣのマルチフレームとＰＣＭマルチフレームと
を揃えることにより、同期信号設定部１，２，３と対応
のタイミング制御部６，７，８及び並列／直列変換部
９，１０，１１とから成るＰＣＭマルチフレーム同期信
号発生系、ＰＣＭフレーム同期信号発生系及びＣＲＣ同
期信号発生系によるカウンタ４の共有化を可能にしてい
る。 ＰＣＭマルチフレーム同期信号設定部１は、スペアービ
ットｘなども含む８ビットの並列信号〔００００ｘｙｘ
ｘ〕を設定し、これを並列・直列変換部９に供給する。
共通のカウンタ４は、クロック発生部５から供給される
クロック信号をカウントしてタイミング制御部６に供給
する。タイミング制御部６は、共通のカウンタ４から供
給されるカウント値がフレーム「０」のタイムスロット
「１６」のタイミングに該当する値になったことを検出
すると、並列・直列変換部９にパルスを出力する。並列
・直列変換部９は、第３図に示すように、上記パルスに
同期してＰＣＭマルチフレーム同期信号を直列信号に変
換しつつ出力する。 ＰＣＭフレーム同期信号設定部２は、ＣＲＣビットをも
含む並列信号〔Ｃｎ００１１０１１〕を設定し、これを
並列・直列変換部１０に供給する。また、タイミング制
御部７は、共通のカウンタ４から供給されるカウント値
が偶数フレームのタイムスロット「０」のタイミングに
該当する値になったことを検出すると、並列・直列変換
部１０にパルスを出力する。並列・直列変換部１０は、
第３図に示すように、上記パルスに同期してＰＣＭフレ
ーム同期信号を直列信号に変換しつつ出力する。 ＣＲＣ同期信号設定部３は、スペアービットＳｉをも含
む並列信号〔００１０１１ＳｉＳｉ〕を設定し、これを
並列・直列変換部１１に供給する。タイミング制御部８
は、共通のカウンタ４から供給されるカウント値が奇数
フレームのタイムスロット「０」のビット１のタイミン
グに該当する値になったことを検出するたびに、並列・
直列変換部１１にパルスを供給する。並列・直列変換部
１１は、第３図に示すように、上記パルスに同期してＣ
ＲＣ同期信号を並列・直列変換しつつ出力する。 以上、並列／直列変換部とタイミング制御部とを各同期
信号発生系統ごとに設置する構成を例示したが、これら
の双方又は一方を各系統で共用する構成としてもよい。 （発明の効果） 以上詳細に説明したように、本発明に係わるＰＣＭ搬送
装置の同期信号発生回路は、ＰＣＭのマルチフレームと
ＣＲＣマルチフレームとを一致させることにより、従来
３種の同期信号発生系ごとに個別に設置していたタイミ
ング制御用のカウンタを各系統に共有させる構成である
から、回路全体が簡易、廉価になるという効果が奏され
る。
第１図は本発明の一実施例に係わるＰＣＭ搬送装置の同
期信号発生回路の構成を示すブロック図、第２図は上記
同期信号発生回路内で発生される同期信号部分のフレー
ム構成を示す信号フォーマット図、第３図は上記同期信
号部分のタイムチャート図である。 １……ＰＣＭマルチフレーム同期信号設定部、２……Ｐ
ＣＭフレーム同期信号設定部、３……ＣＲＣ同期信号設
定部、４……カウンタ、５……クロック発生部、６，
７，８……タイミング制御部、９，１０，１１……並列
・直列変換部。
期信号発生回路の構成を示すブロック図、第２図は上記
同期信号発生回路内で発生される同期信号部分のフレー
ム構成を示す信号フォーマット図、第３図は上記同期信
号部分のタイムチャート図である。 １……ＰＣＭマルチフレーム同期信号設定部、２……Ｐ
ＣＭフレーム同期信号設定部、３……ＣＲＣ同期信号設
定部、４……カウンタ、５……クロック発生部、６，
７，８……タイミング制御部、９，１０，１１……並列
・直列変換部。
Claims (1)
- 【請求項１】ＰＣＭマルチフレーム同期信号設定部と、 ＰＣＭフレーム同期信号設定部と、 ＣＲＣ同期信号設定部と、 これらの設定部に設定された各同期信号を対応のタイミ
ングで並列／直列変換させるタイミング制御部と、 クロック信号をカウントして前記タイミング制御部にタ
イミング制御のためのカウント値を供給する単一のカウ
ンタとを備えたことを特徴とするＰＣＭ搬送装置の同期
信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16135788A JPH0659047B2 (ja) | 1988-06-29 | 1988-06-29 | Ｐｃｍ搬送装置の同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16135788A JPH0659047B2 (ja) | 1988-06-29 | 1988-06-29 | Ｐｃｍ搬送装置の同期信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0211031A JPH0211031A (ja) | 1990-01-16 |
| JPH0659047B2 true JPH0659047B2 (ja) | 1994-08-03 |
Family
ID=15733544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16135788A Expired - Fee Related JPH0659047B2 (ja) | 1988-06-29 | 1988-06-29 | Ｐｃｍ搬送装置の同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659047B2 (ja) |
-
1988
- 1988-06-29 JP JP16135788A patent/JPH0659047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0211031A (ja) | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0503657B1 (en) | Pulse stuffing apparatus and method | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPH0659047B2 (ja) | Ｐｃｍ搬送装置の同期信号発生回路 | |
| JPH0261826B2 (ja) | ||
| JP2594765B2 (ja) | 時分割多重回路 | |
| JPS6367929A (ja) | 通信制御装置 | |
| JPS61186039A (ja) | 音声ｐｃｍ信号伝送方式 | |
| JP2619281B2 (ja) | Ｐｃｍ装置 | |
| JPH11122253A (ja) | マルチドロップシステム及びそのシステム同期方法 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| JPS62112430A (ja) | チヤネルパルス発生装置 | |
| JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
| JP2887963B2 (ja) | ディジタル無線伝送システム | |
| JPS63190445A (ja) | 信号伝送装置 | |
| JP2605051B2 (ja) | 通信装置 | |
| JPH03283730A (ja) | Ａｄｐｃｍチャネルタンデム接続方式 | |
| JPH07183882A (ja) | 送信装置と受信装置 | |
| JPH0229258B2 (ja) | ||
| EP0601013A4 (ja) | ||
| JPH0783336B2 (ja) | Ｐｃｍ通信におけるシステムの分割方式 | |
| JPS6387041A (ja) | タイミングフラグ多重化装置 | |
| JPH0834642B2 (ja) | デジタル交換機間の通信システム | |
| JPS6059872A (ja) | フレ−ム同期方式 | |
| JPS63305637A (ja) | 同期信号転送方法 | |
| JPS62198236A (ja) | 回線誤り検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |