JPH0659036B2 - 可変等化器 - Google Patents
可変等化器Info
- Publication number
- JPH0659036B2 JPH0659036B2 JP4225784A JP4225784A JPH0659036B2 JP H0659036 B2 JPH0659036 B2 JP H0659036B2 JP 4225784 A JP4225784 A JP 4225784A JP 4225784 A JP4225784 A JP 4225784A JP H0659036 B2 JPH0659036 B2 JP H0659036B2
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- signal
- characteristic
- input
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 発明の技術分野 本発明は伝送線路の損失特性，歪特性を受信信号から検
出された情報に基づいて自動的に補償する可変等化器に
関するものである。
出された情報に基づいて自動的に補償する可変等化器に
関するものである。
技術の背景 この種の従来の可変等化器の構成例を第１図に示す。第
１図においてINは受信信号入力端子、OUTは識別されたP
CM信号の出力端子、11は基準周波数において離散的な利
得ステツプで利得を変えられる第１の等化器（以下等化
器という。）、12は伝送線路に接続されたブリツジドタ
ツプによる反射波を信号パルスからＮタイムスロツト後
まで消去する第２の等化器（以下等化器という。）、13
は受信信号を端子１で与えられる識別基準レベルVREGと
比較し、受信信号の“0",“1"を識別する識別回路で、
識別基準レベルVREGを越えると“1"と判定する。14は等
化器12の出力のピーク値に応じ、ピーク値が端子２で与
えられるあらかじめ定められた基準値VPより大のとき利
得を下げ、小のとき利得を上げるように制御線３で等化
器11の利得を自動制御する回路（以下制御回路とい
う。）である。
１図においてINは受信信号入力端子、OUTは識別されたP
CM信号の出力端子、11は基準周波数において離散的な利
得ステツプで利得を変えられる第１の等化器（以下等化
器という。）、12は伝送線路に接続されたブリツジドタ
ツプによる反射波を信号パルスからＮタイムスロツト後
まで消去する第２の等化器（以下等化器という。）、13
は受信信号を端子１で与えられる識別基準レベルVREGと
比較し、受信信号の“0",“1"を識別する識別回路で、
識別基準レベルVREGを越えると“1"と判定する。14は等
化器12の出力のピーク値に応じ、ピーク値が端子２で与
えられるあらかじめ定められた基準値VPより大のとき利
得を下げ、小のとき利得を上げるように制御線３で等化
器11の利得を自動制御する回路（以下制御回路とい
う。）である。
ここで等化器11の周波数に対する利得の傾斜特性は、通
常最も一般的な伝送線路に対して線路損失の逆特性とな
るように、第２図に示すような離散的な利得スラツプで
設定されており制御回路14により特性を自動的にきりか
える。第２図では全部でｎ個のスラツプがあり番号の大
きいステツプほど傾斜が大きい。等化器12は、例えば第
３図に示す構成となつており、入力端子４からの信号ｘ
(t)は演算回路31，信号の0,1を識別する識別回路32を経
てPCM出力端子５へ達し、識別回路32の出力はまた遅延
回路33を経てブリツジドタツプによる反射波の大きさを
あらわす係数C1を乗算器34により乗算して演算回路31に
帰還している。演算回路31では、帰還信号を端子４に入
力した信号から差し引きブリツジドタツプによる反射波
を消去する。
常最も一般的な伝送線路に対して線路損失の逆特性とな
るように、第２図に示すような離散的な利得スラツプで
設定されており制御回路14により特性を自動的にきりか
える。第２図では全部でｎ個のスラツプがあり番号の大
きいステツプほど傾斜が大きい。等化器12は、例えば第
３図に示す構成となつており、入力端子４からの信号ｘ
(t)は演算回路31，信号の0,1を識別する識別回路32を経
てPCM出力端子５へ達し、識別回路32の出力はまた遅延
回路33を経てブリツジドタツプによる反射波の大きさを
あらわす係数C1を乗算器34により乗算して演算回路31に
帰還している。演算回路31では、帰還信号を端子４に入
力した信号から差し引きブリツジドタツプによる反射波
を消去する。
第４図は設定された線路特性と同一の特性を持つ線路に
適用した場合の第１図の動作説明図であり、PCM信号“0
1000"を受信した場合を示す。(a)は受信信号であり線路
の高周波損失で劣化している。(b),(c)はそれぞれ等化
器11，等化器12の出力波形である。ここではブリツジド
タツプによる反射波は信号パルスの２タイムスロツト後
以後には存在しない場合を示し、等化器12は信号パルス
の１タイムスロツト後のみを等化器として以下説明す
る。等化器11により線路の持つ損失が補償されて一定の
振幅となり、等化器12でブリツジドタツプによる反射波
が消去される。
適用した場合の第１図の動作説明図であり、PCM信号“0
1000"を受信した場合を示す。(a)は受信信号であり線路
の高周波損失で劣化している。(b),(c)はそれぞれ等化
器11，等化器12の出力波形である。ここではブリツジド
タツプによる反射波は信号パルスの２タイムスロツト後
以後には存在しない場合を示し、等化器12は信号パルス
の１タイムスロツト後のみを等化器として以下説明す
る。等化器11により線路の持つ損失が補償されて一定の
振幅となり、等化器12でブリツジドタツプによる反射波
が消去される。
従来技術と問題点 従来の第１図に示す可変等化器では以下の欠点が生じる
ものであつた。すなわち、基準となる周波数における線
路損失が一定であつても使用する線路の種類，線路の太
さ，周囲温度等が異なれば線路損失の傾斜特性が多少異
なるため等化器11の傾斜特性の設定に用いたものと同一
の線路に対しては高精度に等化できても、他の種類，太
さの異なる線路，あるいは周囲温度が設計条件と大きく
異なる場合にはピーク値のみによる制御では必ずしも高
精度の等化ができない欠点があつた。すなわち第５図に
示すように、基準周波数における線路損失は同じであつ
ても、設定に用いた伝送線路（Ａ特性）よりも傾斜特性
の急なＢ特性の線路に適用した場合には、第６図のＢ波
形に示すように等化器11の等化波形は等化器12で消去不
可能な信号パルスの２タイムスロツト後以後に信号パル
スと同極性の干渉が残り、高精度な等化が不可能とな
る。一方、第５図において伝送線路（Ａ特性）よりも傾
斜の小さなＣ特性の線路に適用した場合には、第６図の
Ｃ特性に示すように信号パルスの２タイムスロツト後以
後に信号パルスと逆極性の干渉が残る。なお第６図では
PCM信号列“01000"が伝送線路で劣化したものを受信
し、ブリツジドタツプによる反射波は信号パルスの２タ
イムスロツト後以前にのみ存在する場合を示している。
なお第６図でRWはブリツジドタツプによる反射波形であ
る。
ものであつた。すなわち、基準となる周波数における線
路損失が一定であつても使用する線路の種類，線路の太
さ，周囲温度等が異なれば線路損失の傾斜特性が多少異
なるため等化器11の傾斜特性の設定に用いたものと同一
の線路に対しては高精度に等化できても、他の種類，太
さの異なる線路，あるいは周囲温度が設計条件と大きく
異なる場合にはピーク値のみによる制御では必ずしも高
精度の等化ができない欠点があつた。すなわち第５図に
示すように、基準周波数における線路損失は同じであつ
ても、設定に用いた伝送線路（Ａ特性）よりも傾斜特性
の急なＢ特性の線路に適用した場合には、第６図のＢ波
形に示すように等化器11の等化波形は等化器12で消去不
可能な信号パルスの２タイムスロツト後以後に信号パル
スと同極性の干渉が残り、高精度な等化が不可能とな
る。一方、第５図において伝送線路（Ａ特性）よりも傾
斜の小さなＣ特性の線路に適用した場合には、第６図の
Ｃ特性に示すように信号パルスの２タイムスロツト後以
後に信号パルスと逆極性の干渉が残る。なお第６図では
PCM信号列“01000"が伝送線路で劣化したものを受信
し、ブリツジドタツプによる反射波は信号パルスの２タ
イムスロツト後以前にのみ存在する場合を示している。
なお第６図でRWはブリツジドタツプによる反射波形であ
る。
発明の目的 本発明は従来の欠点を除去し、線路の種類，太さ，周囲
温度が変つても高精度に等化できる可変等化器を提供す
るものである。
温度が変つても高精度に等化できる可変等化器を提供す
るものである。
発明の実施例 本発明は前述の目的を達成するため、第２の等化器反射
波の消去ができないほど信号パルス位置から後方にまで
第１の等化器の出力波形が尾を引かないように、第２の
制御回路で出力波形の尾であることを検出するための特
定のパタンを検出したときの比較器出力に応じて第１の
等化器の傾斜特性を第２の制御回路で自動的に調整する
ようにしたことを特徴とする可変等化器である。
波の消去ができないほど信号パルス位置から後方にまで
第１の等化器の出力波形が尾を引かないように、第２の
制御回路で出力波形の尾であることを検出するための特
定のパタンを検出したときの比較器出力に応じて第１の
等化器の傾斜特性を第２の制御回路で自動的に調整する
ようにしたことを特徴とする可変等化器である。
以下本発明を図面を用いて詳細に説明する。
第７図は本発明による可変等化器の一実施例を示すもの
で、第１図と同一記号は同一機能ブロツクを示してい
る。第７図で71は基本的には第１図の等化器11と同一機
能であるが、基準周波数における利得を変えずに傾斜特
性のみを変えるための制御入力線７を持つ。72は第２の
制御回路（以下制御回路という。）である。制御回路72
は信号パルスの後２タイムスロツト間パルスを受信しな
かつたことを示すパルス列、例えば“0100"の識別出力
を識別回路13から入力すると、信号パルス“1"から２タ
イムスロツト後の等化器出力の極性を検出するため、比
較器73で端子６から入力する０レベルの基準レベル信号
VRと等化器12からの等化出力信号を比較した制御出力信
号を入力する。識別回路13から入力した識別出力と比較
器73から入力した制御出力信号から、“1"から２タイム
スロツト後の等化器出力の極性を検出した結果、その極
性が信号パルスと同一極性の場合、すなわち線路が第５
図に示すＢ特性であるにもかかわらずＡ特性で等化して
しまつたことを検出した場合には、等化器71をより傾斜
の大きいＢ特性に切りかえ、一方信号パルスと信号パル
スから２タイムスロツト後の干渉が逆極性であることを
比較器73で検出した場合にはより傾斜の小さいＣ特性に
切りかえる。この動作を繰り返すことによつて、２タイ
ムスロツト後の干渉が最小となる傾斜特性に自動的に設
定することができる。なお、ここで制御回路72で制御を
行なうのは識別回路13から“0100"を入力したときのみ
としたのは、そのとき信号パルス“1"から２タイムスロ
ツト後の干渉が他の信号パルスやブリツジドタツプによ
る反射波ではなく、等化器71の傾斜特性が線路の持つ傾
斜特性と異なるためであることを検出するためである。
従つて制御回路72での制御用入力は“0100"に限らな
い。この制御回路72での制御は、識別回路13で正しく受
信信号の“0",“1"を識別できるように、制御回路14で
等化器71の出力ピークレベルが基準値VPとほぼ等しくし
た後に行なう。第７図の入力端子INへの入力信号として
通信開始の前にトレーニングパタン（例えば８タイムス
ロツトのうち当初の１個のみパルス有となる信号）を送
出している場合には、それを利用するとブリツジドタツ
プによる反射波が識別回路13での基準値VPの識別レベル
を越える場合にも“0"が続いた後の最初の“1"のみを信
号パルスと判定できるため、信号パルスとブリツジドタ
ツプ反射波を分離でき、今まで述べてきた制御回路72に
よる制御を行なうことができ好都合である。
で、第１図と同一記号は同一機能ブロツクを示してい
る。第７図で71は基本的には第１図の等化器11と同一機
能であるが、基準周波数における利得を変えずに傾斜特
性のみを変えるための制御入力線７を持つ。72は第２の
制御回路（以下制御回路という。）である。制御回路72
は信号パルスの後２タイムスロツト間パルスを受信しな
かつたことを示すパルス列、例えば“0100"の識別出力
を識別回路13から入力すると、信号パルス“1"から２タ
イムスロツト後の等化器出力の極性を検出するため、比
較器73で端子６から入力する０レベルの基準レベル信号
VRと等化器12からの等化出力信号を比較した制御出力信
号を入力する。識別回路13から入力した識別出力と比較
器73から入力した制御出力信号から、“1"から２タイム
スロツト後の等化器出力の極性を検出した結果、その極
性が信号パルスと同一極性の場合、すなわち線路が第５
図に示すＢ特性であるにもかかわらずＡ特性で等化して
しまつたことを検出した場合には、等化器71をより傾斜
の大きいＢ特性に切りかえ、一方信号パルスと信号パル
スから２タイムスロツト後の干渉が逆極性であることを
比較器73で検出した場合にはより傾斜の小さいＣ特性に
切りかえる。この動作を繰り返すことによつて、２タイ
ムスロツト後の干渉が最小となる傾斜特性に自動的に設
定することができる。なお、ここで制御回路72で制御を
行なうのは識別回路13から“0100"を入力したときのみ
としたのは、そのとき信号パルス“1"から２タイムスロ
ツト後の干渉が他の信号パルスやブリツジドタツプによ
る反射波ではなく、等化器71の傾斜特性が線路の持つ傾
斜特性と異なるためであることを検出するためである。
従つて制御回路72での制御用入力は“0100"に限らな
い。この制御回路72での制御は、識別回路13で正しく受
信信号の“0",“1"を識別できるように、制御回路14で
等化器71の出力ピークレベルが基準値VPとほぼ等しくし
た後に行なう。第７図の入力端子INへの入力信号として
通信開始の前にトレーニングパタン（例えば８タイムス
ロツトのうち当初の１個のみパルス有となる信号）を送
出している場合には、それを利用するとブリツジドタツ
プによる反射波が識別回路13での基準値VPの識別レベル
を越える場合にも“0"が続いた後の最初の“1"のみを信
号パルスと判定できるため、信号パルスとブリツジドタ
ツプ反射波を分離でき、今まで述べてきた制御回路72に
よる制御を行なうことができ好都合である。
なお、今まではブリツジドタツプによる反射波が信号パ
ルスの２タイムスロツト後には存在しない場合について
説明してきたが、一般にブリツジドタツプの長さにより
反射波が信号パルスのＮタイムスロツト後まであり、Ｎ
＋１タイムスロツト後にはない場合には等化器12を信号
パルスのＮタイムスロツト後までのプリツジドタツプに
よる反射波を消去できるように構成し、信号パルスの後
Ｎ＋１タイムスロツト間信号パルスの受信しないときの
信号パルスからＮ＋１タイムスロツト後の干渉の極性を
比較回路73で比較して等化器71の傾斜特性を制御するよ
うにすればよい。
ルスの２タイムスロツト後には存在しない場合について
説明してきたが、一般にブリツジドタツプの長さにより
反射波が信号パルスのＮタイムスロツト後まであり、Ｎ
＋１タイムスロツト後にはない場合には等化器12を信号
パルスのＮタイムスロツト後までのプリツジドタツプに
よる反射波を消去できるように構成し、信号パルスの後
Ｎ＋１タイムスロツト間信号パルスの受信しないときの
信号パルスからＮ＋１タイムスロツト後の干渉の極性を
比較回路73で比較して等化器71の傾斜特性を制御するよ
うにすればよい。
第８図に第１の等化器71の構成例を示す。10は入力端
子、11は出力端子、81は周波数に対して平坦な利得を持
つ可変利得増幅器、82は等化波形のピーク振幅を決める
基準周波数（R）において一定利得で傾斜のみ異なる
複数の特性を持つ可変フイルタであり、端子12,13はそ
れぞれ可変利得増幅器81，可変フイルタ82の特性のうち
の一つを選ぶための制御端子である。可変利得増幅器8
1，可変フイルタ82の周波数特性例をそれぞれ第９図
(a)，第９図(b)に示す。あらかじめ利得特性を設定する
のに用いる標準特性は第９図(a)，(b)のαiとβi(i＝1
〜n)の特性を加え、第９図(c)の実線で示した特性とし
て実現されており、傾斜特性のみ変えるときには可変利
得増幅器81の特性は変えずに可変フイルタ82の特性のみ
を端子13の制御入力で変更すればよい。すなわち、第７
図の制御回路14での設定では第９図(a)のαiと第９図
(b)のβiを加えた第９図(c)のαi＋βiとして設定され
るが、制御回路72で傾斜特性が小さすぎると判定したと
きには可変利得増幅器81の特性はαiに固定したまま可
変フイルタ82の特性を第９図(b)のβi特性からβi+1特
性に切り替え、第９図(c)のαi＋βi+1特性（第９図(c)
破線）で実現する。同様にして制御回路72で傾斜特性が
大きすぎると判定したときには可変利得増幅器81の特性
をαiに固定したまま可変フイルタ82の特性をβi-1にき
りかえ、図示しないαi＋βi-1の特性にする。
子、11は出力端子、81は周波数に対して平坦な利得を持
つ可変利得増幅器、82は等化波形のピーク振幅を決める
基準周波数（R）において一定利得で傾斜のみ異なる
複数の特性を持つ可変フイルタであり、端子12,13はそ
れぞれ可変利得増幅器81，可変フイルタ82の特性のうち
の一つを選ぶための制御端子である。可変利得増幅器8
1，可変フイルタ82の周波数特性例をそれぞれ第９図
(a)，第９図(b)に示す。あらかじめ利得特性を設定する
のに用いる標準特性は第９図(a)，(b)のαiとβi(i＝1
〜n)の特性を加え、第９図(c)の実線で示した特性とし
て実現されており、傾斜特性のみ変えるときには可変利
得増幅器81の特性は変えずに可変フイルタ82の特性のみ
を端子13の制御入力で変更すればよい。すなわち、第７
図の制御回路14での設定では第９図(a)のαiと第９図
(b)のβiを加えた第９図(c)のαi＋βiとして設定され
るが、制御回路72で傾斜特性が小さすぎると判定したと
きには可変利得増幅器81の特性はαiに固定したまま可
変フイルタ82の特性を第９図(b)のβi特性からβi+1特
性に切り替え、第９図(c)のαi＋βi+1特性（第９図(c)
破線）で実現する。同様にして制御回路72で傾斜特性が
大きすぎると判定したときには可変利得増幅器81の特性
をαiに固定したまま可変フイルタ82の特性をβi-1にき
りかえ、図示しないαi＋βi-1の特性にする。
第10図および第11図に本発明の第１の制御回路14および
第２の制御回路72のそれぞれ一実施例の回路構成例を示
す。
第２の制御回路72のそれぞれ一実施例の回路構成例を示
す。
第10図の第１の制御回路14の例では、比較器121は等化
器出力信号を端子120に入力して基準電圧VPと比較し、
基準電圧VPに対して等化器出力信号が大であれば比較器
121から利得ダウン信号122を出力して第１の等化器の利
得を下げ、一方、等化器出力信号が基準電圧VPを越えな
ければ利得ダウン信号の送出は停止し、この状態が一定
期間連続したことをタイマー123で検出すると利得アツ
プ信号124を送出して第１の等化器の利得を上げる。こ
のように動作することによつて第１の制御回路は等化器
出力信号の振幅が基準値VPと一致するように第１の等化
器71を制御する。
器出力信号を端子120に入力して基準電圧VPと比較し、
基準電圧VPに対して等化器出力信号が大であれば比較器
121から利得ダウン信号122を出力して第１の等化器の利
得を下げ、一方、等化器出力信号が基準電圧VPを越えな
ければ利得ダウン信号の送出は停止し、この状態が一定
期間連続したことをタイマー123で検出すると利得アツ
プ信号124を送出して第１の等化器の利得を上げる。こ
のように動作することによつて第１の制御回路は等化器
出力信号の振幅が基準値VPと一致するように第１の等化
器71を制御する。
第11図の第２の制御回路72の例では、識別回路13の出力
をパタン検出回路131の端子130に入力し、信号パルスの
後２タイムスロツト間パルスを受信しなかつたことを示
すパルス列“0100"を受信するとパタン検出回路131は出
力端子132にハイレベルを出力し、このとき端子133に入
力している比較器73の出力に応じて、等化器71の示す傾
斜特性を切り換える信号を制御端子134，135に出力す
る。ここで比較器73の出力は等化器12の出力が正極性の
ときハイレベル，負極性のときローレベルとなるものと
し制御端子134には等化器71をより傾斜の大きい特性
へ、制御端子135にはより傾斜の小さい特性に切り換え
る信号を出力するものとする。すなわち、パルス列“01
00"を検出しかつ比較器73の出力がハイレベルの場合に
は第６図においてＢ波形を受信しているため等化器71よ
り傾斜の大きい特性に切り換え第６図における最適特性
すなわちＡ特性に近づける。一方、出力端子132がハイ
レベルでかつ比較器73の出力がローレベルのときには第
６図においてＣ波形となつている場合であるため、制御
端子135に制御信号を出力して等化器71をより傾斜の小
さい特性に切り換え最適特性に近づける。なお第11図で
136はインバータ、137,138はアンドゲートである。
をパタン検出回路131の端子130に入力し、信号パルスの
後２タイムスロツト間パルスを受信しなかつたことを示
すパルス列“0100"を受信するとパタン検出回路131は出
力端子132にハイレベルを出力し、このとき端子133に入
力している比較器73の出力に応じて、等化器71の示す傾
斜特性を切り換える信号を制御端子134，135に出力す
る。ここで比較器73の出力は等化器12の出力が正極性の
ときハイレベル，負極性のときローレベルとなるものと
し制御端子134には等化器71をより傾斜の大きい特性
へ、制御端子135にはより傾斜の小さい特性に切り換え
る信号を出力するものとする。すなわち、パルス列“01
00"を検出しかつ比較器73の出力がハイレベルの場合に
は第６図においてＢ波形を受信しているため等化器71よ
り傾斜の大きい特性に切り換え第６図における最適特性
すなわちＡ特性に近づける。一方、出力端子132がハイ
レベルでかつ比較器73の出力がローレベルのときには第
６図においてＣ波形となつている場合であるため、制御
端子135に制御信号を出力して等化器71をより傾斜の小
さい特性に切り換え最適特性に近づける。なお第11図で
136はインバータ、137,138はアンドゲートである。
発明の効果 以上説明したように、この発明によればブリツジドタツ
プが伝送線路に接続されて等化波形にブリツジドタツプ
による反射波が重畳され、かつ伝送線路の線種（例えば
紙ケーブル，CCPケーブル等）、線径，周囲温度が異な
り線路の傾斜特性が異なる場合においても干渉量の少な
い高精度な等化が可能である。
プが伝送線路に接続されて等化波形にブリツジドタツプ
による反射波が重畳され、かつ伝送線路の線種（例えば
紙ケーブル，CCPケーブル等）、線径，周囲温度が異な
り線路の傾斜特性が異なる場合においても干渉量の少な
い高精度な等化が可能である。
第１図は従来の可変等化器を示すブロツク図、第２図は
第１図中の第１の等化器の周波数特性を示す図、第３図
は第１図中の第２の等化器の具体的構成例を示す図、第
４図は従来の可変等化器の入出力波形を示す図、第５図
は異なる伝送線路が示す線路損失の周波数特性を示す
図、第６図は第１図中の第１の等化器を同一の周波数特
性に固定し、異なる種類の伝送線路の損失を等化した場
合の等化器出力波形を示す図、第７図はこの発明の一実
施例の構成を示すブロツク図、第８図は第７図に示した
第１の等化器の具体的構成例を示す図、第９図(a),(b),
(c)は第８図に示した可変利得増幅器，可変フイルタの
周波数特性および可変利得増幅器と可変フイルタの特性
を加え合せた第８図に示した等化器全体の周波数特性を
示した図、第10図は本発明の第１の制御回路の実施例、
第11図は本発明の第２の制御回路の実施例である。 IN……入力端子、OUT……出力端子、1,2,4,5,6,10,11,1
2,13……端子、３……制御線、11……第１の等化器、12
……第２の等化器、13……識別回路、14……制御回路、
VREG……識別基準レベル、VP……基準値、31……演算回
路、32……識別回路、33……遅延回路、34……乗算器、
７……制御入力線、71……第１の等化器、72……第２の
制御回路、73……比較器、81……可変利得増幅器、82…
…可変フイルタ、120……端子、121……比較器、122…
…利得ダウン信号、123……タイマ、124……利得アツプ
信号、130……入力端子、131……パタン検出回路、132
……出力端子、133……入力端子、134,135……制御出力
端子、136……インバータ、137,138……アンドゲート
第１図中の第１の等化器の周波数特性を示す図、第３図
は第１図中の第２の等化器の具体的構成例を示す図、第
４図は従来の可変等化器の入出力波形を示す図、第５図
は異なる伝送線路が示す線路損失の周波数特性を示す
図、第６図は第１図中の第１の等化器を同一の周波数特
性に固定し、異なる種類の伝送線路の損失を等化した場
合の等化器出力波形を示す図、第７図はこの発明の一実
施例の構成を示すブロツク図、第８図は第７図に示した
第１の等化器の具体的構成例を示す図、第９図(a),(b),
(c)は第８図に示した可変利得増幅器，可変フイルタの
周波数特性および可変利得増幅器と可変フイルタの特性
を加え合せた第８図に示した等化器全体の周波数特性を
示した図、第10図は本発明の第１の制御回路の実施例、
第11図は本発明の第２の制御回路の実施例である。 IN……入力端子、OUT……出力端子、1,2,4,5,6,10,11,1
2,13……端子、３……制御線、11……第１の等化器、12
……第２の等化器、13……識別回路、14……制御回路、
VREG……識別基準レベル、VP……基準値、31……演算回
路、32……識別回路、33……遅延回路、34……乗算器、
７……制御入力線、71……第１の等化器、72……第２の
制御回路、73……比較器、81……可変利得増幅器、82…
…可変フイルタ、120……端子、121……比較器、122…
…利得ダウン信号、123……タイマ、124……利得アツプ
信号、130……入力端子、131……パタン検出回路、132
……出力端子、133……入力端子、134,135……制御出力
端子、136……インバータ、137,138……アンドゲート
Claims (2)
- 【請求項１】信号伝送路の線路特性の損失特性および歪
特性を補償するPCM信号用可変等化器において、受信す
る入力PCM信号の前記線路特性の損失の傾斜特性を基準
周波数において離散的な利得ステツプで等化する第１の
等化器と、該第１の等化器からの等化出力信号を入力
し、前記線路特性の線路に接続あれているブリツジドタ
ツプに帰因する反射波を消去する第２の等化器と、該第
２の等化器からの等化出力信号を入力し、前記受信する
入力PCM信号の“0",“1"を判定する識別回路と、該第１
または第２の等化器の等化出力信号を入力し、基準レベ
ル信号との比較を行なう比較器と、該第１または第２の
等化器からの等化出力信号を入力し、あらかじめ定めた
基準値に対応して該第１の等化器の前記基準周波数にお
ける利得を制御する第１の制御回路と、該比較器からの
制御出力信号と該識別回路からの識別出力を入力し、該
識別出力があらかじめ定められた特定のパターンとなつ
たときの該比較器からの制御出力信号に応じて該第１の
等化器の周波数に対する損失の傾斜特性を切替え制御す
る第２の制御回路とからなることを特徴とする可変等化
器。 - 【請求項２】前記第２の等化器は前記入力するPCM信号
のＮタイムスロツト後までのブリツジドタツプによる反
射を消去することにより、該入力するPCM信号のＮ＋１
タイムスロツト後の前記比較器からの制御出力信号に応
じて前記第１の等化器の周波数に対する損失の傾斜特性
を切替え制御することを特徴とする特許請求の範囲第１
項記載の可変等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225784A JPH0659036B2 (ja) | 1984-03-05 | 1984-03-05 | 可変等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225784A JPH0659036B2 (ja) | 1984-03-05 | 1984-03-05 | 可変等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186130A JPS60186130A (ja) | 1985-09-21 |
| JPH0659036B2 true JPH0659036B2 (ja) | 1994-08-03 |
Family
ID=12630972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225784A Expired - Lifetime JPH0659036B2 (ja) | 1984-03-05 | 1984-03-05 | 可変等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659036B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2613560B1 (fr) * | 1987-03-31 | 1989-06-23 | Cit Alcatel | Egaliseur automatique pour transmission numerique |
-
1984
- 1984-03-05 JP JP4225784A patent/JPH0659036B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60186130A (ja) | 1985-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385328A (en) | Data extracting circuit | |
| EP0611059B1 (en) | A system for DC restoration of serially transmitted binary signals | |
| GB2029141A (en) | Gain control arrangements | |
| JPH0746788B2 (ja) | 自動線路等化器 | |
| EP0936737B1 (en) | Circuit and method for compensating for degradation in pulse width of burst data | |
| JPH0659036B2 (ja) | 可変等化器 | |
| JPH06338746A (ja) | オーディオ機器のａｇｃ回路 | |
| EP0701324B1 (en) | Clock multiplying signal control circuit | |
| JPS6255580A (ja) | 受信レベル変動補償ステツプトラツク追尾方式 | |
| JPH0673079B2 (ja) | 音声区間検出回路 | |
| JP2828012B2 (ja) | キャリアセンス回路 | |
| JPS6411172B2 (ja) | ||
| JPH0669128B2 (ja) | 自動利得制御増幅器 | |
| JPH09130330A (ja) | 光受信器 | |
| JPH021946Y2 (ja) | ||
| JP3274576B2 (ja) | タイミング抽出回路及びタイミング抽出方法 | |
| JPS61196613A (ja) | 自動等化器制御方式 | |
| KR930004940Y1 (ko) | 턴테이블의 카아트리지 자동 판별회로 | |
| JPS62116022A (ja) | 自動線路等化器の制御方式 | |
| JP3018481B2 (ja) | 変復調装置の受信品質測定回路 | |
| JPS61140999A (ja) | 音声区間検出方式 | |
| JPH0239629A (ja) | ダイバーシチ受信機 | |
| JPS6081930A (ja) | 自動利得制御回路 | |
| JPH02217010A (ja) | 自動利得制御回路 | |
| JP2002232363A (ja) | 光信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |