JPH0659027B2

JPH0659027B2 - ドライバ回路

Info

Publication number: JPH0659027B2
Application number: JP61274262A
Authority: JP
Inventors: レオナール・エルヴエイ・ベイラーンジエイ; ジーン・ジヨセフ・ガウデンジ; デニス・コンウエイ・リーデイ; ヘルムート・シエツトラー
Original assignee: インタ−ナショナルビジネスマシ−ンズコ−ポレ−ション
Priority date: 1986-01-08
Filing date: 1986-11-19
Publication date: 1994-08-03
Anticipated expiration: 2009-08-03
Also published as: DE3682043D1; US4682050A; EP0228585A1; EP0228585B1; JPS62160819A

Description

【発明の詳細な説明】Ａ．産業上の利用分野本発明は、ドライバ回路、具体的にはスイツチング・ノ
イズが少なく、ドライバの出力部に現われる反射などの
線上の過渡電圧を制御する、信号スイングの小さなドラ
イバに関するものである。

Ｂ．従来技術集積回路自体およびその相互接続の位相幾何構造はます
ます高密度になつてきているが、集積回路チツプ上にあ
る回路構成と、チツプ外の回路構成の間で、相互接続を
介して、ある種のデジタル信号を経路指定する必要があ
る。

これらの例では、まずデジタル信号を線ドライバに印加
し、それに応じてドライバが相互接続線に電流を印加し
て、線のキヤパシタンスを急速に充電し、それによつて
デジタル信号を線を通つて伝播させる。各相互接続線
は、特性インピーダンスを持ち、伝送線のように振舞
う。従つて若しもその線の近端にあるドライバの出力イ
ンピーダンス又は遠端にある負荷のインピーダンスが、
線の特性インピーダンスに等しくない場合、反射が起こ
る。

特に、ドライバの出力が論理０（アース付近の直流電位
であることが多い）から論理１（それよりも高い直流電
圧であることが多い）へと状態を変える場合、立上り出
力過渡電圧が線を通つてドライバから線の遠端まで伝播
する。たとえば、回路が開いている（成端しない）ため
に、遠端でインピーダンスが一致しない場合、この遷移
の一部分がこの不一致点で反射し、線の近端すなわちド
ライバの出力部に向つて伝播して戻る。線の長さによつ
て決まる。ふつう（１０cm以下の）短い線では数ナノ秒
程度の時間が経過した後、ドライバ出力部に反射が現わ
れ、ドライバの出力電圧と組み合わされる。同様に、線
の近端でインピーダンスの不一致が起こつても、反射が
生じる。近端での反射は線を通つて伝播し、遠端でさら
に反射を起こさせる。いずれにせよ、ドライバ出力電圧
の振幅に応じて、ゼロでないドライバ電圧と線の近端に
現われる反射された電圧が組み合わされて、ドライバ出
力部でドライバ自体が生成する電圧より大きな過渡電圧
を生じることがある。生成した合成電圧がドライバ出力
トランジスタの両端間に現われる。その結果、その電圧
が充分に大きな過渡ピーク振幅をもつ場合、トランジス
タを破壊することがある。

線の両端でインピーダンスの不一致が生じるために、反
射エネルギが線中およびドライバ中での抵抗損によつて
充分に吸収されてしまうまで、線の両端間で反射が伝播
し続ける。したがつて、指数関数的に減衰する正弦波と
して過渡電圧が現われる。

他のゲートへの入力が相互接続線に接続されているため
に、別の問題が生じる。具体的にいうと、反射によつて
過渡電圧が生じるとき、これらのゲートが、望ましくな
い高レベルの入力信号を感知することがある。その結
果、これらのゲートが誤まつた出力値を生成し、それが
正しくないシステムの動作を引き起こすことがある。

したがつて、デジタル・システムの設計で反射をできる
だけ取り除くことが是非とも必要である。線に対するす
べてのドライバ出力と負荷インピーダンスを一致させる
という解決策は、理論的には簡単であるが、実際には相
互接続線が複雑でそれに接続される回路構成が多様なた
め、この解決策を実施することは極めて難かしい。

短い過渡時間と少ないスイツチング・ノイズと大きなス
イツチング速度をもたらす小入力スイング論理を使う場
合、これらの問題は一層悪化する。この論理では論理レ
ベルがたとえば＋０．５ボルトの論理０から＋１．５ボ
ルトの論理１にスイングするときの異なる論理レベル間
の電圧差は、１ボルト以下の程度である。かかる論理の
ノイズ限界は、他の多くの型式のデジタル論理よりもず
つと小さいので、たとえば反射によつて線上に少量のノ
イズ、たとえば過渡電圧が生じると、容易にその線に接
続されたゲートに誤まつた入力状態が生じることがあり
得る。

さらに、ゲートまたは、休止相互接続線に近接している
が接続していない他の線から、ノイズが休止線に入るこ
とがあり得る。この場合、近接するゲートまたは線中で
の高速スイツチング（数ボルト／＋秒の程度のdv／dtに
よつて非常に大きく狭い電流スパイクがしばしば生じ
る。これらのスパイクは磁界を生じ、それが休止接続線
中に過渡電圧スパイク、ここではスイツチング・ノイズ
を誘導する。これらのスパイクが充分に大きい場合、や
はりその休止線に接続された信号スイングの小さなゲー
トの入力部に誤まつた入力状態を引き起こすことがあり
得る。

その上、スイツチング・ノイズがアース経路を経て、特
定の回路またはシステム内にあるすべてのゲートに入る
こともあり得る。したがつて、このノイズはスイツチさ
れるゲートだけではなく、そうでないゲートにも現われ
る。残念ながら、スイツチング速度が高まるにつれて、
スイツチング・ノイズの量と強度も増大する。

従来技術では、過渡電圧がドライバの出力段に影響を与
えるのを防止する様々な解決策がある。たとえば、一つ
の解決策が、米国特許第３９７９６０７号に記載されて
いる。ここでは、ドライバに、プツシユプル出力段と分
路トランジスタを組み込んである。分路トランジスタの
ベースとエミツタは、それぞれドライバ・プルダウン出
力トランジスタのベースとエミツタに並列に接続されて
いる。さらに、分路トランジスタのコレクタが、ドライ
バ・プルダウン出力トランジスタのベースに結合されて
いる。分路トランジスタが導通すると、プルダウン・ト
ランジスタが利用できるベース・ドライブの量が制限さ
れ、したがつてそのコレクタ電流が制限される。残念な
がら、この配置は、ドライバ自体の内部で生じる過渡電
流、すなわちプルアツプ出力トランジスタとプルダウン
出力トランジスタが同時に導通するときこの両トランジ
スタの間を流れる、ふつう“スパイク・スルー”電流と
呼ばれる過剰電流を抑制するのにしか役立たない。この
ドライバは、ドライバ外の状態、たとえば反射によつて
線上に現われる過渡電圧を抑制できない。米国特許第４
０３１４１４号には、立上りが迅速で接続時間の短い電
流パルスの生成装置の配置が示されている。この配置
は、連続する出力電流パルスの間の時間間隔中に過剰電
圧レベルが内部電流電源に印加されるのを防止する、限
圧回路が含まれている。この配置も、前述の米国特許第
３９７９６０９号特許の配置と同じく、ドライバ自体の
内部で過渡電圧が生じるのを防止するだけで、外部で誘
導されて線上に現われる過渡電圧は抑制しない。

Ｃ．発明が解決しようとする問題点当技術分野では、少量のスイツチング・ノイズしか生じ
ず、かつドライバ外の状態によつて線上に生じる過渡電
圧を抑制する、信号スイングの小さな論理線ドライバが
求められている。

したがつて、本発明の一目的は、スイツチング・ノイズ
と相互接続上に現われる過渡電圧を減らす、小信号スイ
ング・デジタル線ドライバを提供することである。

具体的な目的は、線上に現われる過渡電圧を抑制するだ
けでなく、少量のスイツチング・ノイズしか生じない、
かかるドライバを提供することである。

より具体的な目的は、反射およびその他のドライバ外の
過渡状態によつて線上に現われる過渡電圧を抑制する、
かかるドライバを提供することでである。

別のより具体的な目的は、論理状態間のスイツチング速
度（dv／dt）の制御によつて自己生成スイツチング・ノ
イズの量を減らし、それによつて休止線に入るノイズ電
流の量を減らす、かかるドライバを提供することであ
る。

Ｄ．問題点を解決するための手段これらおよびその他の目的は、本発明の教示によれば、
ドライバの出力部とドライバ内にある中間回路の一入力
部の間に接続され、線上およびドライバの出力部に現わ
れる過渡電圧を抑制し、ドライバが生成した出力信号の
過渡時間を制御する、電圧クランプ過渡出力制御回路を
備えたドライバによつて達成される。

電圧クランプは、ドライバ出力部の線電圧が予め定めた
閾値を越えると、線からエネルギを吸収する。こうし
て、たとえば反射によつて生じた一連の過渡ピークがド
ライバ出力部に衝突すると、クランプは各ピークに含ま
れるエネルギの一部を吸収し、それによつて過渡電圧の
減衰を促進させる。こうして、クランプは過渡電圧の整
定時間を幾分短縮し、その振幅を抑制する。

さらに、このドライバは、ドライバ出力電圧の立上りお
よび立下りの過渡時間をある値、たとえば１ボルト／ナ
ノ秒に制限する。この値は、スイツチング・ノイズを比
較的僅かしか生じないが、ドライバ出力部に接続された
信号スイングの小さな論理のスイツチング速度にはほと
んど悪影響を与えないだけの速さである。ドライバ出力
信号の立下り過渡時間の制御は、ドライバの中間段（す
なわち分相器）と出力段を共にオンにするのに利用でき
るベース電流の量を制限することによつて実現される。
この制御は、電圧クランプ過渡出力制御回路によつても
たらされるが、出力信号の一部分を中間段すなわち分相
器に容量的にフイードバツクすることによつて実現され
る。ドライバ出力信号の立上り過渡時間の制御は、ドラ
イバ内部の各種の時間定数によつて実現される。

本発明は一特徴によれば、本発明のドライバは、高イン
ピーダンス制御段を含んでいる。この制御段は、ドライ
バ出力トランジスタを非導通（オフ）状態にし、それに
よつてパワーアツプの際に電源を入れる順序が不適当な
場合、これらのトランジスタが破壊されるのをうまく防
止する。具体的にいうと、この回路はドライバに外部か
ら印加される２つの制御電圧のどちらか一方が低レベル
である限り、出力トランジスタを非導通状態にする。こ
のことは、パワーアツプ状態の間に、またはその後いつ
でもドライバのデータ入力部に印加されるデータには無
関係にドライバ出力部を高インピーダンス状態にするた
めに生じることがあり得る。ドライバ出力部が一度高イ
ンピーダンス状態になると、ドライバ入力部に接続され
ている回路構成が出力部に接続された回路構成から絶縁
され、そのためその回路構成のテスト性が簡単になつて
有利である。

Ｅ．実施例以下の説明を読めば、当業者なら、本発明のドライバ
が、小さな入力信号スイングを使用し相互接続線をドラ
イブする任意の組合せゲート（たとえばＡＮＤ、ＯＲな
ど）または論理回路（演算処理装置、記憶装置など）の
出力段を形成できることを容易に理解できるはずであ
る。したがつて、説明を簡単にし、理解しやすくするた
めに、このドライバを簡単な単一入力インバータに関連
して説明することにする。

第２図は、線ドライバを使用するふつうの形態を示した
ものである。ここで、ドライバ１０は、線２０にその近
端Ａで信号を印加する。この線は、成端せず（開）、そ
の遠隔Ｂにほぼ無限の負荷インピーダンスが現われる
か、または高い有限インピーダンスをもつ特定の負荷３
０に給電することが多い。どちらの場合でも、遠端のイ
ンピーダンスは線の特性インピーダンスを大幅に上回
る。特性インピーダンスはふつうは極めて低く、たとえ
ばこの場合は８０オームである。

ドライバ１０が線の近端に過渡電圧を与えると、その過
渡電圧はまず線の遠端に伝播する。次に線の特性インピ
ーダンスと負荷インピーダンスが一致しないために、こ
の過渡電圧の一部が不一致点すなわち線の遠端で反射
し、近端にあるドライバ出力部に伝播して戻る。反射さ
れた信号の振幅は、遠端での不一致の度合によつて決ま
る。ドライバが近端の過渡電圧を印加してから反射され
た信号が近端に達するまでの時間は、線の長さｌに比例
する。反射は、線内部での抵抗損によつて減少するが、
反射された信号は、近端に達して、ドライバ自体が出成
する出力信号の振幅を組み合わされ、近端で合成信号を
生じる。ドライバ出力信号の振幅と反射の振幅に応じ
て、とくに信号スイングの小さな論理回路の場合、合成
信号の振幅が線上に誤まつた高レベルの論理信号を引き
起こし、そのためその線に接続された信号スイングの小
さな論理回路の誤まつた動作を起こすことがある。その
上、合成信号の振幅がドライバ出力信号の振幅を大幅に
上回る場合、合成信号のピーク振幅が、ドライバ１０の
出力部に給電する出力トランジスタの電圧定格を越える
ことがある。そうなると、これらのトランジスタが損傷
を受けたり破壊されたりする。

本発明のドライバ１０を第１図に示すが、これは自己生
成スイツチング・ノイズの量をうまく減らし、かつ線上
およびとくにドライバ出力部に現われる、たとえば反射
によつて生じる過渡電圧を抑制する、信号スイングの小
さなドライバである。

具体的にいうと、ドライバ１０は、入力段１２０、高イ
ンピーダンス制御段１４０、分相器１６０、出力段１８
０、およびクランプ２００から構成される。電源電圧Ｖ
₁とＶ₂の値は、ドライバの入力端末と出力端末に現われ
る論理レベルの許容スイングによつて、部分的に規定さ
れる。１ボルトのスイング、すなわち＋０．５ボルトの
論理０から＋１．５ボルトの論理１へのスイングの場
合、電源電圧Ｖ₁とＶ₂はそれぞれ約＋１．７ボルトと＋
３．４ボルトに選定する。

ドライバへのデータ入力は、入力端末６０に印加され、
そこから入力トランジスタ１２３のエミツタに送られ
る。トランジスタ１２３は、そのエミツタ電圧（ドライ
バに印加されるデータ入力信号の値）が０．９ボルト
（すなわちＶ₁から０．７ボルトのベース・エミツタ接
合部での電圧降下と抵抗１２１の両端間での電圧降下を
差し引いた値）を下回つた場合に導通する。入力電圧の
値がそれよりも高いと、このトランジスタのベース・エ
ミツタ接合部の両端間での電圧降下が不充分となり、こ
のトランジスタの導通が妨げられる。したがつて、この
トランジスタは、ドライバの入力閾値を０．９ボルトに
設定する。抵抗１２７は、このトランジスタのコレクタ
に対するプルアツプ抵抗として働く。

トランジスタ１２３のコレクタ電圧が、分相器１６０内
のトランジスタ１６５のベースに印加される。トランジ
スタ１６５は、トランジスタ１２３が生成した信号を緩
衝し、リード１６８上に出力信号を、またリード１６２
上にその補数を与える。リード１６８上に現われる出力
信号は、トランジスタ１２３のコレクタに現われる信号
と同位相であり、したがつて、入力端末６０に印加され
る入力データ信号とも同位相である。リード１６２と１
６８上に現われる信号が、入力として出力段１８０に印
加される。リード１６２上に現われる信号が、出力段の
トランジスタ１８３に印加される。このトランジスタ
は、出力トランジスタ１９１とダーリントン構成で接続
されている。トランジスタ１８３のエミツタに現われる
電圧と、リード１６８上に現われる信号が、出力トラン
ジスタ１９１と１９３に印加される。この２つのトラン
ジスタは互いに接続されてプツシユプル出力部を形成し
ている。トランジスタ１９１のエミツタ電圧は、リード
１９２を介して出力端末９０に接続され、そこからドラ
イブ線に接続されている。ドライバの速度を増大させる
ため、抵抗１８５とシヨツトキー・ダイオード１８７
は、トランジスタ１９１が非導通（オフ）のときそのコ
レクタ・ベース接合部内に貯えられる電荷の放電経路を
形成する。シヨツトキー・ダイオードはうまいことにあ
る電流範囲で大きな抵抗を示すが、ダイオード１８７は
標準のｐ−ｎ接合ダイオードを使つて作成してもよい。
この場合、抵抗１８５の値は、ダイオード１８７として
シヨツトキー・ダイオードを使つた場合に必要な値より
もその分だけ減少するはずである。また、ダイオード１
８７を省略してもよい。この場合、抵抗１８５の値を増
やす必要がある。しかし、ダイオード１８７を取り除い
た抵抗１８５を直接接地接続すると、この抵抗Ｋを流れ
る電流は、とくにトランジスタ１８３が導通していると
き、抵抗とダイオードの両方を通つて流れる電流よりも
大きくなり、したがつてドライバの消費電力が増えて不
利になるはずである。シヨツトキー・ダイオード１８９
は、トランジスタ１９１のコレクタ回路内にあり、電源
を不適当な順序で入れた場合に、このトランジスタが逆
方向に電流が流れて破壊されるのを防止する。具体的に
は、このダイオードは、コレクタ電源電圧Ｖ₂が接地電
圧にまたはその付近にあるときにトランジスタ１９１の
エミツタに大きな正のドライブ電圧が印加された場合
に、トランジスタ１９１のコレクタ接合部を電流が逆方
向に流れるのを防止する。

クランプ２００がリード１９２に接続されており、本発
明の教示によれば、ドライバの正しい出力レベルを設定
し、かつ駆動された線に現われる過渡電圧を抑制する。
先に簡単に述べたように、抵抗２０３、２０５、２１
１、２１３、ダイオード２０７、２０９、シヨツトキー
・ダイオード２０１とトランジスタ２１５が、すべて破
線のボツクス２００の内部にあり、クランプ２００を構
成している。このクランプは、ドライバから供給される
最大直流出力レベルを制限し、かつドライバ出力部に提
供された駆動された線上に現われる過渡電圧を抑制す
る。クランプ２００とフイードバツク・コンデンサ２１
９を合わせて、電圧クランプ過渡出力制御回路と呼ぶご
とにする。フイードバツク・コンデンサ２１９は、クラ
ンプと分相器１６０の入力部との間に接続され、抵抗１
２７と一緒に出力端末９０に現われる出力信号の立下り
の施回速度を、すなわち最大出力立下り過渡時間を約１
ボルト／ナノ秒に制限する。このため、ドライバが生じ
るスイツチング・ノイズの量が減り、したがつて休止線
に結合されているノイズ電流が減少して有利となる。ま
た、リード９０上に現われるドライバ出力信号の立上り
遷移の施回速度は、トランジスタ１９１のベースに供給
される電流の量と、トランジスタ１８３と１９１のエミ
ツタ・ベースのキヤパシタンスおよび抵抗１６１の抵抗
とによつて決まる時間定数により、約１ボルト／ナノ秒
に制限される。トランジスタ１９１が利用できるベース
電流の量は、トランジスタ１８３が生成するエミツタ電
流の量から、抵抗１８５とダイオード１８７の直列接続
によつてアースに分路される電流の量を差し引いた値に
よつて決まる。立上りおよび立下り過渡時間が約１ボル
ト／ナノ秒に制限されるため、このドライバは、出力信
号の施回速度を制限しない類似のドライバがふつう生じ
るスイツチング・ノイズよりもずつと小さな、僅かな量
のスイツチング・ノイズしか生じない。したがつて、休
止線に加わる、または電流や接地線を経て他の論理構成
に入るノイズ電流も、比較的低レベルに保たれる。した
がつて、誤まつた高レベルの入力信号が生じ、それらの
線に接続された論理回路構成の誤まつた動作が起こる可
能性は、共に減少する。その上、スイングの小さな論理
レベルを使うため、ドライバ出力信号の過渡速度を１ボ
ルト／ナノ秒に制限することによつて、ドライバの下流
側に接続された回路構成のスイツチング速度が、悪影響
を受けることはない。

高インピーダンス制御段１４０は、入力端末６０に現わ
れる入力データ信号のレベルがどうであれ、ドライバ出
力部を高インピーダンス状態にするのに使う。具体的に
は、トランジスタ１４３と１５５は、抵抗１４１と１４
７と共に、高インピーダンス端末７０と“チツプ・イン
・プレース”（ＣＩＰ）端末８０に入力が接続された、
２入力ＮＡＮＤ回路を形成する。トランジスタ１５７
は、インバータである。ふつう、高インピーダンス入力
端末とＣＩＰ入力端末の両方に高レベルの電圧が印加さ
れる。この場合、トランジスタ１４３の両方のエミツタ
が高レベルとなり、したがつてこのトランジスタは非導
通（オフ）である。したがつて、コレクタ電圧は高レベ
ルとなり、トランジスタ１５５がオンにスイツチされ
る。その結果、トランジスタ１５７のベースに印加され
るトランジスタ１５５のコレクタに現われる電圧が約
０．２ボルト（コレクタ・ベース飽和電圧の値）に降下
する。トランジスタ１５７はオフのままであり、したが
つてトランジスタ１６５、１８３、１９１の動作に影響
を与えない。

しかし、高インピーダンス入力端末に低電圧が印加され
ると、トランジスタ１４３はただちに導通し、そのため
トランジスタ１５５に印加されるベース電圧が、それを
オフにするのに充分なレベルまで減少する。したがつ
て、トランジスタ１５５のコレクタおよびトランジスタ
１５７のベースに現われる電圧が、抵抗１５１によつて
上方にプルされる。トランジスタ１５７のコレクタは、
抵抗１６１を介して電源Ｖ₂に接続されている。したが
つて、このトランジスタに印加されるベース電圧が＋
０．７ボルトに達すると、トランジスタ１５７が導通
し、そのコレクタ電圧が０．２ボルトに降下する。トラ
ンジスタ１５７のコレクタが、トランジスタ１６５のコ
レクタとトランジスタ１８３のベースに配線されている
ので、トランジスタ１６５のベースに現われる電圧がど
うであれ、トランジスタ１５７のコレクタに現われる
０．２ボルトの電圧が、トランジスタ１８３を非導通
（オフ）にする。その上、トランジスタ１６５は、図の
ようにそのコレクタ・ベース接合部の両端間にシヨツト
キー・ダイオードを組み込んであるので、このトランジ
スタも、そのコレクタ電圧が０．２ボルトに降下する
と、入力端末６０に印加される入力信号の状態がどうで
あり、完全に非導通になる。とくに、入力端末に印加さ
れる信号が低レベルの場合、トランジスタ１２３に現わ
れるコレクタ電圧は、トランジスタ１６５のベースに印
加されるとき、トランジスタ１６５をオンにするのに不
充分である。一方、入力端末６０に印加される電圧が高
レベルの場合、トランジスタ１６５内のシヨツトキー・
ダイオードが抵抗１２７によつて順方向バイアスされ、
したがつてこのダイオードの両端間に約０．５ボルトの
電圧が現われる。したがつて、トランジスタ１６５のベ
ース電圧は約０．７ボルトのままであり、そのエミツタ
に抵抗１６９が接続されているため、トランジスタ１６
５を導通させるのに充分な正のレベルには達しない。し
たがつて、トランジスタ１６５中をエミツタ電流が流れ
ず、そのため出力トランジスタ１９３にベース電流が供
給されず、このトランジスタもオフになる。トランジス
タ１８３もオフなので、出力トランジスタ１９１にベー
ス電流が供給されず、この出力トランジスタもオフにな
る。その結果、出力端末９０に電流が流れず、したがつ
て、入力端末に印加される電圧がどうであれ、この出力
端末は高インピーダンス状態をとる。

ＣＩＰ端末８０は、高インピーダンス端末７０と同様、
入力端末６０に印加される入力データ信号がどうであ
れ、ドライバに高インピーダンス出力状態をとらせる。
ＣＩＰ端末は、主としていくつかのドライバを含む集積
回路（チツプ）のテストに使用される。具体的には、バ
スなどの共通回路に給電する各ドライバのすべてのＣＩ
Ｐ端末を互いに配線して、それに共通信号を印加するこ
とができる。これらのすべてのＣＩＰ入力端末に単一の
低レベル信号を印加すると、バスに拡張されたすべての
ドライバが高インピーダンス状態をとり、それによつて
それらの入力部に接続された回路をバスから絶縁する。
このようにして、バスに接続された回路構成、たとえば
他のチツプや他のプリント回路板などの上に存在するも
のを容易にテストできる。したがつて、適当な信号をＣ
ＩＰ入力端子に印加することにより、選択した１個また
は複数のチツプやプリント回路板、さらには完全なサブ
システムを、他の回路構成から容易に絶縁できる。

さらに、高インピーダンス制御段１４０は、パワーアツ
プ中にドライバ用電源とドライバに接続された入力回路
および出力回路用の電源の間で電源を入れる順序が不適
当な場合に、ドライバが損傷を受けないようにする。こ
のことは、複数のドライバの入力部が共通の相互接続線
に接続されている場合にとくに重要である。従来技術に
よるドライバをこのように相互接続した場合、ドライバ
が誤まつた論理状態になり、１個または複数のドライバ
に損傷を与えたり破壊されたりすることがあつた。しか
し、本発明のドライバは、たとえばパワーアツプ中に誤
まつた論理状態が発生しても損傷を受けない。具体的に
いうと、両方のドライバ用電源が、誤まつて他の回路構
成用電源より前にスイツチが入つた場合、高インピーダ
ンス入力端末とＣＩＰ入力端末に現われる電圧は低レベ
ルになり、たとえばこの両方の入力端末の電圧が適正値
に達するまで、ドライバを高インピーダンス状態にす
る。その結果、出力トランジスタ１９１と１９３は、電
源を入れる順序が不適当なためにその中を流れる過剰負
荷電流によつてオンにスイツチされ破壊されるのを防止
される。実際には、パワーアツプ中に出力端末９０に誤
まつた論理値が現われないようにするため、すべての電
源が生成した電圧が整定してから一定時間遅らせて、高
インピーダンス端末７０に高レベルの電圧を印加するこ
ともできる。こうすると、この遅延時間が経過して、ド
ライバを含むデジタル・システム全体が動作を開始でき
る状態になるまで、ドライバ出力端末に接続された回路
構成にドライバが信号を供給しないようにできる。

以上のことを念頭に置いて、次にクランプの動作、とく
にクランプがどのようにして、ドライバが生成した最大
直流レベルを制限し、また駆動された線上に現われる過
渡電圧を抑制するのかについて説明する。

抵抗２０３、２１１、２１３は、ダイオード２０９と共
に、過渡出力中にクランプが導通し始める直流閾値レベ
ル（約＋１．７ボルト）を決定し、それによつて、ドラ
イバの最大直流出力レベルを設定する。具体的にいう
と、出力端末９０に高レベル（＋１．５ボルト）の信号
が現われるものと仮定すると、トランジスタ２１５のコ
レクタに約１ボルトの電圧が現われる。その結果、ダイ
オード２０９の両端間に０．７ボルトの電圧が現われ、
シヨツトキー・ダイオード２０１の両端間に０．５ボル
トの電圧が現われ、したがつて順方向バイアスされた出
力トランジスタ１９１のベース電圧が２．２ボルトにな
る。したがつて、このトランジスタのエミツタ電圧は、
ベース電圧すなわち２．２ボルトから順方向バイアスさ
れたエミツタ・ベース接合部の電圧降下０．７ボルトを
差し引いた値になる。その結果、トランジスタ１９１の
エミツタ電圧、したがつて端末９０に現われる出力電圧
が１．５ボルトになる。その上、出力信号が高レベルの
とき、入力信号は低レベルでなければならない。この場
合、トランジスタ１２３が導通し、トランジスタ１６５
は非導通（オフ）となる。したがつて、トランジスタ１
６５のコレクタ電圧を２．２ボルトに増加することがで
きる。

さらに、トランジスタ２１５のコレクタが約１ボルトの
とき、高レベル出力電圧（約＋１．５ボルト）とこのト
ランジスタのコレクタ電圧（約＋１ボルト）の差が、ダ
イオード２０７と抵抗２０５の両端間に現われる。出力
端末９０に高レベルの出力（＋１．５ボルト）だけが現
われるとき、ダイオード２０７の両端間に現われる電圧
差（ふつう５００−６００ミリボルト）は、それを導通
させるには不充分であるか、または僅かな電流だけやつ
と導通させるものとなる。したがつて、トランジスタ２
１５中に流れるベース電流は非常に僅かである。

ここでドライバの直流出力レベルが増加するか、または
線上で過渡電圧が発生して端末９０に現われるものと仮
定する。この過渡電圧は、反射によつて生じるものであ
つてよく、駆動された線の近端に、したがつて出力端末
９０に現われる電圧を著しく増加させることがある。こ
の過渡状態ないし過電圧状態は、次のようにしてこのク
ランプで抑制される。

過渡電圧が約１．７ボルトを越えると、ダイオード２０
７は、充分に導通し始める。このため、抵抗２１１と２
１３中を流れる電流が増加し、そのためトランジスタ２
１５のベース電流とエミツタ・ベース電圧が増加する。
その結果、トランジスタ２１５のコレクタ電流が増加す
る。したがつて、トランジスタ２１５、抵抗２０５およ
びダイオード２０７がシンクする、出力端末すなわち駆
動された線からくる電流の量が増加する。出力電圧が
１．７ボルトより高いままであると、抵抗２０５、ダイ
オード２０７、およびトランジスタ２１５は、駆動され
た線からアースに至る低抵抗の電流シンクを形成する。
その上、過渡的反射信号の各ピークが駆動された線、す
なわちドライバの出力部に達し、出力端末に現われる合
計電圧が１．７ボルトを越えると、クランプ２００は、
各ピークに含まれるエネルギの一部を吸収する。線中で
の抵抗損があり、かつクランプによつてエネルギが吸収
されるため、近端に現われる過渡電圧の連続する各ピー
クはその前のピークより小さくなり、クランプが吸収す
るエネルギ量は次第に減少する。駆動される線からのエ
ネルギを奮い取ることで、クランプ２００は、各反射信
号の減衰を促進させる。近端に現われるピーク電圧がダ
イオード２０７とトランジスタ２１５が共によく導通し
なくなる１．７ボルトまで降下し、近端出力電圧が適正
な出力レベルで安定化すると、クランプは動作しなくな
る。このようにクランプを使うと、過渡電圧の整定時間
が減つて有利である。たとえば、第２図に示す駆動され
る線２０の長さが４０cmで、クランプを使わない場合、
反射によつて誘導される過渡電圧は線中の抵抗損によつ
てしか減衰されず、したがつて数百ナノ秒も続くことが
ある。クランプ２００を使用し、抵抗２０５の値を１０
０オームに選定すると、クランプ２００は過渡電圧整定
時間（ｔ）を約２５ナノ秒に短縮する。整定時間は、主
として抵抗２０５の値と駆動される線の長さｌによつて
決まる。本発明のドライバ１０を使うとき、駆動される
線の近端（ドライバ出力部）と遠端に現われる反射によ
つて誘導された過渡電圧の波形は、大体第３図の波形４
００と５００のようになる。明らかなことに、クランプ
は、反射にもとずく過渡電圧だけでなく、線上にとくに
ドライバの出力端末に現われるスパイクやサージなど、
様々な種類の過渡電圧を抑制することができる。

先に指摘したように、コンデンサ２１９がたもらす容量
性フイードバツクは、ドライバが生成し出力端末９０に
現われる出力電圧の立下りの最小過渡時間を制限する。
そのために、コンデンサ２１９と抵抗２０５が一緒にな
つて、リード９０に現われる出力信号の一部分を、トラ
ンジスタ１６５のベースにフイードバツクする。ここで
出力が高レベルのとき、トランジスタ１６５は非導通で
ある。端末６０に現われる入力電圧の振幅が増加する
と、トランジスタ１２３のコレクタ電圧とトランジスタ
１６５のベース電圧も増加する。トランジスタ１６５の
コレクタ中を通る電流が増加すると、トランジスタ１９
３中を流れるベース電流も増加し、そのためこのトラン
ジスタのコレクタ電圧が減少する。しかし出力端末９０
に現われる電圧が増加し始めると、コンデンサの両端間
に現われる電圧の導関数に依存して変化するコンデンサ
２１９中を通る電流が急速に変化し、ドライブ電流をト
ランジスタ１６５のベースから分路させる。したがつて
このトランジスタが利用できるドライブ電流が減少し、
そのためこのトランジスタがオンになる速度が遅くな
る。トランジスタ１９３からそれるベース電流が増すた
め、このトランジスタがオンになるのにかかる時間が増
加する。結局、トランジスタ１６５は定常状態で完全に
導通し、そのときコンデンサ２１９中を電流が流れな
い。コンデンサ２１９、抵抗１２７と２０５の値を適切
に選定すると、ドライバ出力電圧の立下りの最大過渡時
間を１ボルト／ナノ秒に制限することができる。

一般にドライバは入力回路と出力回路を一つずつ備えて
いる。入力回路は、直列に接続された１個または複雑な
中間段を備えることがあり、それぞれ対応する中間信号
を生成する。上記のドライバでは、入力段１２０と分相
器１６０が中間段であり、全体で入力回路を形成する。
出力段１８０が出力回路を形成する。コンデンサ２１９
は、特定の中間回路、この場合は分相器１６０内の入力
部に接続されているものとして示してあるが、やはり本
発明の教示を具体化した別のドライバでは、コンデンサ
２１９によつてもたらされるフイードバツクに類似し
た、ドライバ出力信号の立下り過渡時間を制御するため
の容量性フイードバツクを、いずれかの中間段の入力部
に設けることができる。使用する特定の段および必要な
容量性フイードバツクの量は、ドライバの実際の設計に
応じて決まる。

理想的には、駆動される線中で生じる反射やその他の過
渡電圧を完全に抑制するために、上記のクランプを、線
の両端に接続されている線ドライバと線レシーバの両方
に組み込むべきである。しかし、クランプを線ドライブ
のみに入れても、効果的に抑制が得られ、また線レシー
バの設計ではインピーダンスの一致と過渡電圧の抑制を
目指す必要はない。このため、レシーバの設計が簡単に
なり、かつレシーバを作成するために必要な集積回路上
の面積が少なくてすむ。

Ｆ．発明の効果デジタル出力信号を相互接続線に印加するに際して、ス
イツチング・ノイズ及び過渡電圧の発生を抑制すること
ができる。

【図面の簡単な説明】

第１図は本発明を具体化したドライバ１０の概略図、第
２図は、線ドライバの使用形態を示すブロツク・ダイア
グラム、第３図は、第１図に示したドライバ１０を使つ
た場合の、線２０の両端にふつう現われる電圧の波形で
ある。１０……ドライバ、１２０……入力段、１４０……高イ
ンピーダンス制御段、１６０……分相器、１８０……出
力段、２００……クランプ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者デニス・コンウエイ・リーデイアメリカ合衆国ニユーヨーク州ストームビル、シーマン・ロード（番地なし) (72)発明者ヘルムート・シエツトラードイツ連邦共和国7405デツテンハウゼン、イエーゲルシユトラーセ23番地 (56)参考文献（▲ｉ▼）ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ，ｖｏｌ．18，ｎｏ．11，Ａｐｒｉｌ 1976，ｐａｇｅｓ 3635，3636 （▲ｉｉ▼）ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ，ｖｏｌ．26，ｎｏ．８，Ｊａｎｕａｒｙ 1984，ｐａｇｅ 4060

Claims

【特許請求の範囲】

【請求項１】デジタル出力信号を相互接続線に印加する
ためのドライバ回路であって、上記ドライバ回路のデー
タ入力部に印加されたデジタル入力信号に応答して少く
とも１個の中間電圧信号を生成する入力段(120)と、上
記中間電圧信号を相補的信号に変換する少なくとも１個
の分相器(160)と、上記相補的信号に応答して出力信号
を生成し上記出力信号で相互接続線をドライブする出力
段(180)と、上記出力段と上記分相器のうちの選択された一つの入力
部との間に接続され上記相互接続線上および上記ドライ
バ回路の出力段に現われる過渡電圧を抑制し、上記ドラ
イバ回路の生成した出力信号の立下り過渡時間を制御す
る電圧クランプ過渡出力制御回路(200)とを含むドライ
バ回路において、上記電圧クランプ過渡出力制御回路が、一方の端子が上記ドライバ回路の出力段に接続され、他
方の端子が第１ダイオード(207)のアノードに接続され
た第１抵抗(205)と、一方の端子が上記第１ダイオードのカソードに接続され
た第２抵抗(211)と、上記第２抵抗の他方の端子とグランドとの間に接続され
た第３抵抗(213)と、コレクタが上記第２抵抗の上記一方の端子に接続され、
ベースが上記第２抵抗の上記他方の端子に接続され、エ
ミッタがグランドに接続されたトランジスタ(215)と、カソードが上記トランジスタのコレクタに接続され、ア
ノードが第４抵抗(203)を介して電源に接続された第２
ダイオード(209)と、上記第１ダイオードのアノードと上記分相器の入力部と
の間に接続されたコンデンサ(219)と、を含むことを特徴とするドライバ回路。