JPH065683B2 - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JPH065683B2 JPH065683B2 JP60036141A JP3614185A JPH065683B2 JP H065683 B2 JPH065683 B2 JP H065683B2 JP 60036141 A JP60036141 A JP 60036141A JP 3614185 A JP3614185 A JP 3614185A JP H065683 B2 JPH065683 B2 JP H065683B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- plate
- main metal
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 本発明は、集積回路装置の半導体素子搭載用基板に関す
るものであり、更に詳しくは半導体素子に発生する熱を
効率よく放熱し得ると共に基板材料本来の特性である素
子との熱膨張係数が近似し、しかも優れた電気絶縁性を
有する半導体素子搭載用基板に関するものである。
るものであり、更に詳しくは半導体素子に発生する熱を
効率よく放熱し得ると共に基板材料本来の特性である素
子との熱膨張係数が近似し、しかも優れた電気絶縁性を
有する半導体素子搭載用基板に関するものである。
従来の技術 半導体装置、これらを利用する装置、機器では、半導体
素子、抵抗器類、コイル類等における発熱のために複雑
な熱系を構成するが、このような熱は各種熱伝導様式、
例えば熱伝導、熱輻射、対流等により装置外に放出され
ることになる。
素子、抵抗器類、コイル類等における発熱のために複雑
な熱系を構成するが、このような熱は各種熱伝導様式、
例えば熱伝導、熱輻射、対流等により装置外に放出され
ることになる。
一般に、半導体素子には特性上並びに信頼性の点から最
大限度許される温度（最高許容温度）があり、また、雑
音余裕の点からも素子内あるいは素子相互間の温度差に
も許容範囲が存在する。
大限度許される温度（最高許容温度）があり、また、雑
音余裕の点からも素子内あるいは素子相互間の温度差に
も許容範囲が存在する。
従って、これら素子等を安定かつ信頼性よく動作させる
べく、最高の熱設計を行うことは半導体装置等の設計、
製作において極めて重要なことである。
べく、最高の熱設計を行うことは半導体装置等の設計、
製作において極めて重要なことである。
更に、近年、半導体素子の高速化、高密度化、大型化の
動向がみられ、それに伴い半導体素子の発熱量の増大が
大きな問題となっており、そこで、半導体装置用基板に
ついても、放熱性の改良、即ち基板全体としての板厚方
向の熱導電性のより一層の改良が要求されている。その
ために、半導体装置用基板については、同時に高い電気
絶縁性と、高い放熱性とを有することが要求されること
になる。
動向がみられ、それに伴い半導体素子の発熱量の増大が
大きな問題となっており、そこで、半導体装置用基板に
ついても、放熱性の改良、即ち基板全体としての板厚方
向の熱導電性のより一層の改良が要求されている。その
ために、半導体装置用基板については、同時に高い電気
絶縁性と、高い放熱性とを有することが要求されること
になる。
半導体デバイス、特に集積回路のうちで、高信頼性を必
要とするものには、低融点ガラス、セラミックパッケー
ジや多層セラミックパッケージなどのパッケージ法が従
来から用いられている。
要とするものには、低融点ガラス、セラミックパッケー
ジや多層セラミックパッケージなどのパッケージ法が従
来から用いられている。
しかしながら、近年集積回路素子についても高密度化及
び大型化が進行し、これに伴って半導体素子からの発熱
量の増大がもたらされ、基板材料に対する放熱性の要求
がますます大きくなりつつある。
び大型化が進行し、これに伴って半導体素子からの発熱
量の増大がもたらされ、基板材料に対する放熱性の要求
がますます大きくなりつつある。
従来、このような要求を満たす材料としては、Cuを１〜
40wt%含有するＷ合金又はCuを１〜50wt%含有するMo合金
が用いられ、これらはその少なくとも表面の一部に電気
絶縁層を形成して、半導体素子搭載用基板として使用さ
れていた。
40wt%含有するＷ合金又はCuを１〜50wt%含有するMo合金
が用いられ、これらはその少なくとも表面の一部に電気
絶縁層を形成して、半導体素子搭載用基板として使用さ
れていた。
しかし乍ら、これらのCu-W合金あるいはCu-Mo合金は、
Ｗ又はMoとCuという機械的性質の著しく異る２相の混成
組織を有しており、又、数％という大きな気孔率を有し
ている為に、たとえ研磨を行なったとしても１μｍ以内
の表面粗度に仕上げる事は極めて困難であった。この
為、これらの合金上に形成した被覆層（電気絶縁層）に
はピンホールやクラックが発生し易く、従って半導体素
子搭載用基板としては、品質の安定性に於て不充分であ
った。
Ｗ又はMoとCuという機械的性質の著しく異る２相の混成
組織を有しており、又、数％という大きな気孔率を有し
ている為に、たとえ研磨を行なったとしても１μｍ以内
の表面粗度に仕上げる事は極めて困難であった。この
為、これらの合金上に形成した被覆層（電気絶縁層）に
はピンホールやクラックが発生し易く、従って半導体素
子搭載用基板としては、品質の安定性に於て不充分であ
った。
発明が解決しようとする問題点 以上述べてきたように、半導体装置、特に集積回路等の
設計・製作においては、その大型化、高速化、高密度化
等の指向がみられ、それに伴って発熱量の増大の問題が
顕在化したが、これは素子の高速化、高密度化等と平行
して解決すべき重要な課題である。そこで、特に半導体
装置用基板については、高い電気絶縁性と高い放熱性と
を併せ持つことが要求されるようになってきている。し
かしながら、従来公知のものはいずれもこれら２つの要
求を同時に満足するものではなく、また、各種改善も試
みられたが、一方の特性を改善しようとすれば他方の特
性が阻害されることとなるなど、いままでのところ前記
要求に合致する特性の半導体装置用基板は知られていな
い。
設計・製作においては、その大型化、高速化、高密度化
等の指向がみられ、それに伴って発熱量の増大の問題が
顕在化したが、これは素子の高速化、高密度化等と平行
して解決すべき重要な課題である。そこで、特に半導体
装置用基板については、高い電気絶縁性と高い放熱性と
を併せ持つことが要求されるようになってきている。し
かしながら、従来公知のものはいずれもこれら２つの要
求を同時に満足するものではなく、また、各種改善も試
みられたが、一方の特性を改善しようとすれば他方の特
性が阻害されることとなるなど、いままでのところ前記
要求に合致する特性の半導体装置用基板は知られていな
い。
尚、特に上記のCu-Wあるいは-Mo合金では機械特性の著
しく異なる２相の混成組織を有しているために、また気
孔率が大きいために、電気絶縁層の形成の際ピンホール
やクラックが発生するといった問題がみられた。
しく異なる２相の混成組織を有しているために、また気
孔率が大きいために、電気絶縁層の形成の際ピンホール
やクラックが発生するといった問題がみられた。
このような要求を満たす基板を開発することは、高速
化、高密度化の図られた半導体素子の安定性並びに信頼
性を保証する上で極めて重要であり、また、実際にもこ
のような基板の開発に対する大きな要望がある。
化、高密度化の図られた半導体素子の安定性並びに信頼
性を保証する上で極めて重要であり、また、実際にもこ
のような基板の開発に対する大きな要望がある。
そこで、本発明の目的は、上述従来法の欠点を解消し、
半導体素子の発する熱を効率よく放出し得、しかも電気
絶縁性にも優れた半導体装置搭載用基板を提供すること
にある。即ち、従来のセラミックス基板に代る放熱性が
良好で品質の安定性に優れた半導体素子搭載用基板を提
供せんとするものである。
半導体素子の発する熱を効率よく放出し得、しかも電気
絶縁性にも優れた半導体装置搭載用基板を提供すること
にある。即ち、従来のセラミックス基板に代る放熱性が
良好で品質の安定性に優れた半導体素子搭載用基板を提
供せんとするものである。
問題点を解決するための手段 本発明者等は半導体装置搭載用基板の上記のような現状
に鑑みて、目的とする基板を開発すべく種々検討、研究
した結果、上記Cu-Wまたは-Mo合金の組成を改善し、こ
れに絶縁層を有するＷ板またはMo板をはり合わせた構成
とすることが有利であることに着目し本発明を完成し
た。
に鑑みて、目的とする基板を開発すべく種々検討、研究
した結果、上記Cu-Wまたは-Mo合金の組成を改善し、こ
れに絶縁層を有するＷ板またはMo板をはり合わせた構成
とすることが有利であることに着目し本発明を完成し
た。
即ち、本発明の半導体素子搭載用基板は、１〜40wt%のC
uを含有し、熱膨張係数4.0〜12.0×10-6/℃、熱伝導率
0.40cal/cm・sec・℃以上のＷ合金またはCuを１〜50wt%
含有する、熱膨張係数5.0〜12.0×10-6/℃、熱伝導度0.
35cal/cm・sec・℃以上のMo合金ににより形成された主金
属板と、実装される半導体素子の直下に配置された厚さ
0.1〜20μｍの無機物質により形成され、該半導体素子
および該主金属板の間を電気的に絶縁する被覆層とを備
える半導体素子搭載用基板において、該被覆層が、該主
金属板上の半導体素子を搭載する側の面に装着された厚
さ30〜100μｍのＷ板またはMo板の表面の少なくとも一
部に形成されていることを特徴とする。
uを含有し、熱膨張係数4.0〜12.0×10-6/℃、熱伝導率
0.40cal/cm・sec・℃以上のＷ合金またはCuを１〜50wt%
含有する、熱膨張係数5.0〜12.0×10-6/℃、熱伝導度0.
35cal/cm・sec・℃以上のMo合金ににより形成された主金
属板と、実装される半導体素子の直下に配置された厚さ
0.1〜20μｍの無機物質により形成され、該半導体素子
および該主金属板の間を電気的に絶縁する被覆層とを備
える半導体素子搭載用基板において、該被覆層が、該主
金属板上の半導体素子を搭載する側の面に装着された厚
さ30〜100μｍのＷ板またはMo板の表面の少なくとも一
部に形成されていることを特徴とする。
本発明の半導体素子搭載用基板において、前記主金属板
は各種の公知の方法に従って形成することができるが、
特に粉末焼結法に従って製造することが好ましく、これ
によって後のMo板、Ｗ板との張り合わせ操作が容易にな
る。
は各種の公知の方法に従って形成することができるが、
特に粉末焼結法に従って製造することが好ましく、これ
によって後のMo板、Ｗ板との張り合わせ操作が容易にな
る。
本発明の半導体素子搭載用基板の作製に際し、Ｗ板また
はMo板には電気絶縁層のコーティングを行うが、これは
該Ｗ板またはMo板をCu-WまたはCu-Mo合金からなる主金
属板と張り合わせる前、あるいはその後のいずれの段階
で行ってもよい。該絶縁層材料としては、例えばBN、Al
2O3、AlN、Si3N4、Y2O3、2MgO・SiO2、ダイヤモンドおよ
びアモスファス状のダイヤモンドであるｉ−カーボンか
らなる群から選ばれた１種の無機絶縁材料であり得、ま
た種類の異なる複数の層で構成される積層体とすること
も可能である。これらは回路基板の要求特性に応じて、
適宜選択され、組合されて使用される。
はMo板には電気絶縁層のコーティングを行うが、これは
該Ｗ板またはMo板をCu-WまたはCu-Mo合金からなる主金
属板と張り合わせる前、あるいはその後のいずれの段階
で行ってもよい。該絶縁層材料としては、例えばBN、Al
2O3、AlN、Si3N4、Y2O3、2MgO・SiO2、ダイヤモンドおよ
びアモスファス状のダイヤモンドであるｉ−カーボンか
らなる群から選ばれた１種の無機絶縁材料であり得、ま
た種類の異なる複数の層で構成される積層体とすること
も可能である。これらは回路基板の要求特性に応じて、
適宜選択され、組合されて使用される。
この被覆層は従来公知の各種薄膜形成法、即ち、真空蒸
着法、ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、金属
蒸着膜の熱酸化法などの中から、材料の性質、種類に応
じて最適の方法を選び実施することができる。例えばSi
3N4、SiO2、Al2O3などはプラズマＣＶＤ法により形成さ
れ、Al2O3、SiO2などは熱酸化により形成することがで
きる。尚、本発明においては各種ＰＶＤ法、ＣＶＤ法等
の気相蒸着法を利用することが好ましい。
着法、ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、金属
蒸着膜の熱酸化法などの中から、材料の性質、種類に応
じて最適の方法を選び実施することができる。例えばSi
3N4、SiO2、Al2O3などはプラズマＣＶＤ法により形成さ
れ、Al2O3、SiO2などは熱酸化により形成することがで
きる。尚、本発明においては各種ＰＶＤ法、ＣＶＤ法等
の気相蒸着法を利用することが好ましい。
以下、添付図面に基づき本発明の基板を更に詳しく説明
する。
する。
第１図及び第２図は本発明の基板を用いて半導体素子を
搭載した半導体装置の断面図であり、第１図はその１態
様を示すものである。図から明らかなように、第１の態
様では、基板はCu-W合金又はCu-Mo合金の主金属板１
と、その上に鑞付け層２を介して接合されたＷ板又はMo
板３と、電気絶縁用被覆層４とから構成され、これにメ
タライズ層５およびAuメッキ層６を介して半導体素子７
が搭載されている。
搭載した半導体装置の断面図であり、第１図はその１態
様を示すものである。図から明らかなように、第１の態
様では、基板はCu-W合金又はCu-Mo合金の主金属板１
と、その上に鑞付け層２を介して接合されたＷ板又はMo
板３と、電気絶縁用被覆層４とから構成され、これにメ
タライズ層５およびAuメッキ層６を介して半導体素子７
が搭載されている。
一方、第２図は本発明の基板のもう一つの態様を示すも
のであり、そこではＷ板またはMo板３は表・裏両面が電
気絶縁層４で覆われており、またそのために鑞付け層２
と絶縁層４との間にはメタライズ層５′が配置されてい
る。これ以外については第１図と同様である。
のであり、そこではＷ板またはMo板３は表・裏両面が電
気絶縁層４で覆われており、またそのために鑞付け層２
と絶縁層４との間にはメタライズ層５′が配置されてい
る。これ以外については第１図と同様である。
主金属板とＷ板又はMo板の接合は、Ｗ板又はMo板に被覆
層を形成する前に張り合わせる場合（第１図）には、ク
ラッディングか又は銀鑞又はパラジウム鑞等を用いたブ
レージングで行い、またＷ板又はMo板に被覆層を形成し
た後に張り合わせる場合（第２図）には、被覆層の表面
をNi等の金属でメタライズした後に銀鑞又はパラジウム
鑞等を用いたブレージングで行なうことが好ましい。
尚、ブレージングの際に鑞が流れにくい場合には、主金
属板やＷ板、Mo板上にNi等の金属層を湿式もしくは気相
メッキで形成してもかまわない。
層を形成する前に張り合わせる場合（第１図）には、ク
ラッディングか又は銀鑞又はパラジウム鑞等を用いたブ
レージングで行い、またＷ板又はMo板に被覆層を形成し
た後に張り合わせる場合（第２図）には、被覆層の表面
をNi等の金属でメタライズした後に銀鑞又はパラジウム
鑞等を用いたブレージングで行なうことが好ましい。
尚、ブレージングの際に鑞が流れにくい場合には、主金
属板やＷ板、Mo板上にNi等の金属層を湿式もしくは気相
メッキで形成してもかまわない。
本発明の半導体素子搭載用基板は、最近特に大型化、高
密度化の傾向が著しく、そのため発熱量も大きなものと
なっている集積回路用基板として応用することが好まし
いが、これのみに制限されるものではなく、その他の各
種半導体デバイス用基板として使用し得ることはいうま
でもない。
密度化の傾向が著しく、そのため発熱量も大きなものと
なっている集積回路用基板として応用することが好まし
いが、これのみに制限されるものではなく、その他の各
種半導体デバイス用基板として使用し得ることはいうま
でもない。
作用 かくして、本発明の半導体素子搭載用基板によれば、該
基板の主金属板１の組成を特定の範囲とし、またこれと
Ｗ板又はMo板とクラッディングもしくはブレージングに
より接合し、更にＷ板又はMo板の少なくとも一部に電気
絶縁性被覆層を形成したという特徴に基づき、従来問題
となっていた、前記被覆層にピンホール並びにクラック
が発生するなどの問題がほぼ解決でき、従って従来のセ
ラミックス基板に代わる放熱特性良好な、安定した品質
の優れた半導体搭載用基板を得ることができる。その結
果、ＩＣ等の半導体デバイスの熱損傷を大巾に減じるこ
とができるので、その信頼性並びに歩留りを大きく改善
することが可能となる。
基板の主金属板１の組成を特定の範囲とし、またこれと
Ｗ板又はMo板とクラッディングもしくはブレージングに
より接合し、更にＷ板又はMo板の少なくとも一部に電気
絶縁性被覆層を形成したという特徴に基づき、従来問題
となっていた、前記被覆層にピンホール並びにクラック
が発生するなどの問題がほぼ解決でき、従って従来のセ
ラミックス基板に代わる放熱特性良好な、安定した品質
の優れた半導体搭載用基板を得ることができる。その結
果、ＩＣ等の半導体デバイスの熱損傷を大巾に減じるこ
とができるので、その信頼性並びに歩留りを大きく改善
することが可能となる。
以上のような観点から、本発明の半導体搭載用基板にお
いて、まず主金属板としてのCu-W又はCu-Mo合金組成即
ちCu含量は臨界的である。これは、主金属板の物性、即
ち熱膨張係数、熱伝率等とも密接な関係を有し、主金属
板の該物性を所定の範囲内の値に維持するためには、Cu
-W合金にあってはCu含量は１〜40wt%の範囲であり、ま
たCu-Mo合金にあっては１〜50wt%の範囲である。
いて、まず主金属板としてのCu-W又はCu-Mo合金組成即
ちCu含量は臨界的である。これは、主金属板の物性、即
ち熱膨張係数、熱伝率等とも密接な関係を有し、主金属
板の該物性を所定の範囲内の値に維持するためには、Cu
-W合金にあってはCu含量は１〜40wt%の範囲であり、ま
たCu-Mo合金にあっては１〜50wt%の範囲である。
ここで、熱膨張係数に係わる要求は半導体素子の膨張率
との整合性を保証するために必要であり、また熱伝導性
に対する要求は基板自身の放熱効率を確保するために必
要な条件である。
との整合性を保証するために必要であり、また熱伝導性
に対する要求は基板自身の放熱効率を確保するために必
要な条件である。
更に、本発明においてＷ板又はMo板の厚みを30〜100μ
ｍと限定したのは、該下限に満たない厚みのＷ板又はMo
板は工業的に安価に製造し得ないからであり、また上限
を越える厚さとした場合には、半導体素子搭載用基板と
しての熱膨張係数、熱伝導度が、主金属板のCu-W合金又
はCu-Mo合金の特性から著しくかけ離れてしまうからで
ある。
ｍと限定したのは、該下限に満たない厚みのＷ板又はMo
板は工業的に安価に製造し得ないからであり、また上限
を越える厚さとした場合には、半導体素子搭載用基板と
しての熱膨張係数、熱伝導度が、主金属板のCu-W合金又
はCu-Mo合金の特性から著しくかけ離れてしまうからで
ある。
更に、被覆層の厚みを0.1〜20μｍと限定したのは、該
下限に満たない厚さとした場合には所定の電気絶縁性を
得ることができず、また上限を越える厚さとした場合に
は被覆の為のコストが著しく大きくなり、経済性の面で
実用性が乏しいためである。
下限に満たない厚さとした場合には所定の電気絶縁性を
得ることができず、また上限を越える厚さとした場合に
は被覆の為のコストが著しく大きくなり、経済性の面で
実用性が乏しいためである。
本発明において主金属板Cu-WおよびCu-Moに対して、Ｗ
板またはMo板のいずれを接合してもよいが、これら両者
の物性を考慮すれば、Cu-Wに対してはＷ板を、またCu-M
oに対してはMo板を接合したものが物性の点ではより好
ましい。
板またはMo板のいずれを接合してもよいが、これら両者
の物性を考慮すれば、Cu-Wに対してはＷ板を、またCu-M
oに対してはMo板を接合したものが物性の点ではより好
ましい。
実施例 以下、実施例（作製例）により本発明の基板を更に具体
的に説明する。ただし、以下の作製例により本発明の範
囲は何等制限されない。
的に説明する。ただし、以下の作製例により本発明の範
囲は何等制限されない。
作製例１ GaAs半導体素子を搭載する為の、Si3N4薄膜を被覆した
半導体素子搭載用基板を以下の方法で作製した。
半導体素子搭載用基板を以下の方法で作製した。
15wt%のCuを含有するCu-W合金の主金属板上に、厚さ50
μｍのMo板をパラジウム鑞を用いて接合し、かくして接
合した基板のＷ板上にプラズマＣＶＤ法を用いて厚さ30
μｍのSi3N4膜を形成した。
μｍのMo板をパラジウム鑞を用いて接合し、かくして接
合した基板のＷ板上にプラズマＣＶＤ法を用いて厚さ30
μｍのSi3N4膜を形成した。
以上の結果、500Ｖ以上の絶縁耐圧を有し、ピンホール
の全く無い絶縁体薄膜を密着性良く被覆した、熱膨張係
数が搭載すべきGaAs素子と近似し、かつ熱放散性に優れ
た半導体素子搭載用基板を得る事が出来た（基板の熱膨
張係数＝7.9×10-6/℃ＧａＡｓ素子の熱膨張係数＝6.7
×10-6/℃）。
の全く無い絶縁体薄膜を密着性良く被覆した、熱膨張係
数が搭載すべきGaAs素子と近似し、かつ熱放散性に優れ
た半導体素子搭載用基板を得る事が出来た（基板の熱膨
張係数＝7.9×10-6/℃ＧａＡｓ素子の熱膨張係数＝6.7
×10-6/℃）。
作製例２ Si半導体素子を搭載する為の、Al2O3薄膜を被覆した半
導体素子搭載用基板を以下の方法で作成した。
導体素子搭載用基板を以下の方法で作成した。
まず、10wt%のCuを含有するCu-Mo合金の主金属板を、湿
式法によりNiメッキした。次いで、予めイオンプレーテ
ィング法によって２μｍのAl2O3で両面を被覆し、その
一方の面をNiメタライズしたMo板を該Niメッキによりメ
タライズ層を施した主金属板上に銀鑞によって張り合わ
せた。
式法によりNiメッキした。次いで、予めイオンプレーテ
ィング法によって２μｍのAl2O3で両面を被覆し、その
一方の面をNiメタライズしたMo板を該Niメッキによりメ
タライズ層を施した主金属板上に銀鑞によって張り合わ
せた。
かくして、300Ｖ以上の絶縁耐圧を有し、かつピンホー
ルの全く無い絶縁性薄膜で密着性良く被覆された、熱膨
張係数が搭載すべきSi半導体素子と近似しており、熱放
散性においても優れた半導体素子搭載用基板を得る事が
出来た。
ルの全く無い絶縁性薄膜で密着性良く被覆された、熱膨
張係数が搭載すべきSi半導体素子と近似しており、熱放
散性においても優れた半導体素子搭載用基板を得る事が
出来た。
上記材料をSiチップの搭載部の基板材料として用いたＩ
Ｃパッケージでは、ＩＣ実装工程でのSiチップや他の外
囲基材であるAl2O3等との熱膨張係数の差が小さい為に
何ら熱歪を生じず、又、デバイスとしては熱放散性が極
めて良好である為に寿命が伸び、信頼性の優れたＩＣを
得る事が出来た（基板の熱膨張係数＝5.3×10-6/℃、Si
チップの熱膨張係数＝4.0×10-6/℃）。
Ｃパッケージでは、ＩＣ実装工程でのSiチップや他の外
囲基材であるAl2O3等との熱膨張係数の差が小さい為に
何ら熱歪を生じず、又、デバイスとしては熱放散性が極
めて良好である為に寿命が伸び、信頼性の優れたＩＣを
得る事が出来た（基板の熱膨張係数＝5.3×10-6/℃、Si
チップの熱膨張係数＝4.0×10-6/℃）。
発明の効果 以上詳しく説明したように、本発明の半導体素子搭載用
基板によれば、上記のような構成、材料組成としたこと
に基づき、従来のものと比較して、熱膨張率および熱伝
導率に関し著しく改善された。従って、本発明によれば
半導体デバイスの熱設計を最適化する上で、極めて有利
な基板が提供されることになる。最近の半導体デバイス
においてみられる大型化、高密度化の傾向に伴う、集積
回路等の放熱特性の改善が可能となり、また同時に高い
電気絶縁性、即ち高い絶縁耐圧も保証されることとな
り、半導体デバイスの前記動向に極めて適した基板が得
られる。
基板によれば、上記のような構成、材料組成としたこと
に基づき、従来のものと比較して、熱膨張率および熱伝
導率に関し著しく改善された。従って、本発明によれば
半導体デバイスの熱設計を最適化する上で、極めて有利
な基板が提供されることになる。最近の半導体デバイス
においてみられる大型化、高密度化の傾向に伴う、集積
回路等の放熱特性の改善が可能となり、また同時に高い
電気絶縁性、即ち高い絶縁耐圧も保証されることとな
り、半導体デバイスの前記動向に極めて適した基板が得
られる。
更に、熱膨張率の差、高い気孔率などに基づき、形成さ
れる電気絶縁層のピンホール、クラック発生などといっ
た欠陥がなくなり、基板の信頼性、製造歩留りが大巾に
向上し、製造コストも低減し得る。
れる電気絶縁層のピンホール、クラック発生などといっ
た欠陥がなくなり、基板の信頼性、製造歩留りが大巾に
向上し、製造コストも低減し得る。
第１図は本発明の第１の態様による基板を用いた半導体
装置の模式的な断面図であり、 第２図は本発明の別の態様に係わる基板を用いた第１図
と同様な図である。 （主な参照番号） １……Cu-W又はCu-Mo合金の主金属板、 ２……接合鑞層、３……Ｗ板又はMo板、 ４……被覆層、５，５′……メタライズ層、 ６……Auメッキ層、７……半導体素子
装置の模式的な断面図であり、 第２図は本発明の別の態様に係わる基板を用いた第１図
と同様な図である。 （主な参照番号） １……Cu-W又はCu-Mo合金の主金属板、 ２……接合鑞層、３……Ｗ板又はMo板、 ４……被覆層、５，５′……メタライズ層、 ６……Auメッキ層、７……半導体素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−101446（ＪＰ，Ａ) 特開 昭59−21032（ＪＰ，Ａ) 特開 昭59−115545（ＪＰ，Ａ)
Claims (3)
- 【請求項１】１〜40wt%のCuを含有し、熱膨張係数4.0〜
12.0×10-6/℃、熱伝導率0.40cal/cm・sec・℃以上のＷ
合金またはCuを１〜50wt%含有する、熱膨張係数5.0〜1
2.0×10-6/℃、熱伝導度0.35cal/cm・sec・℃以上のMo合
金により形成された主金属板と、 実装される半導体素子の直下に配置された厚さ0.1〜20
μｍの無機物質により形成され、該半導体素子および該
主金属板の間を電気的に絶縁する被覆層とを備える半導
体素子搭載用基板において、 該被覆層が、該主金属板上の半導体素子を搭載する側の
面に装着された厚さ30〜100μｍのＷ板またはMo板の表
面の少なくとも一部に形成されていることを特徴とする
半導体素子搭載用基板。 - 【請求項２】前記主金属板が粉末焼結法により製造され
た合金であることを特徴とする特許請求の範囲第１項に
記載の半導体素子搭載用基板。 - 【請求項３】前記被覆層が、ＢＮ、Ar2O3、ArN、Si
3N4、Y2O3、2MgO・SiO2、ダイヤモンドおよびアモルファ
ス状ダイヤモンドであるｉ−カーボンからなる群から選
ばれた１種またはそれらの積層体であることを特徴とす
る特許請求の範囲第１項または第２項に記載の半導体素
子搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60036141A JPH065683B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60036141A JPH065683B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体素子搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194842A JPS61194842A (ja) | 1986-08-29 |
| JPH065683B2 true JPH065683B2 (ja) | 1994-01-19 |
Family
ID=12461507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60036141A Expired - Fee Related JPH065683B2 (ja) | 1985-02-25 | 1985-02-25 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065683B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101446A (ja) * | 1981-12-11 | 1983-06-16 | Hitachi Ltd | 半導体装置 |
| JPS5921032A (ja) * | 1982-07-26 | 1984-02-02 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
| JPS59115545A (ja) * | 1982-12-22 | 1984-07-04 | Sumitomo Electric Ind Ltd | 半導体素子「とう」載用基板 |
-
1985
- 1985-02-25 JP JP60036141A patent/JPH065683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61194842A (ja) | 1986-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3918858B2 (ja) | 発光素子搭載用部材およびそれを用いた半導体装置 | |
| KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
| US4556899A (en) | Insulated type semiconductor devices | |
| WO2004015756A1 (ja) | サブマウントおよび半導体装置 | |
| JPS6327860B2 (ja) | ||
| US5198695A (en) | Semiconductor wafer with circuits bonded to a substrate | |
| TW548805B (en) | Element bonding substrate and its forming method | |
| US5311399A (en) | High power ceramic microelectronic package | |
| JP4416362B2 (ja) | 半導体素子用放熱性部品及び半導体装置 | |
| TWM595383U (zh) | 散熱型電子裝置 | |
| JPH065683B2 (ja) | 半導体素子搭載用基板 | |
| JPH05211257A (ja) | 半導体集積回路の実装方法 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPS61119051A (ja) | 半導体装置 | |
| TWI728672B (zh) | 散熱型電子裝置 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP3309297B2 (ja) | 半導体パッケージとその製造方法 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| JPH01184854A (ja) | 高熱伝導半導体実装構造体 | |
| JP2519402B2 (ja) | パワ―半導体モジュ―ル基板の製造方法 | |
| JPS61150251A (ja) | 半導体装置 | |
| JPS6286833A (ja) | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ | |
| CN117080176A (zh) | 功率半导体模块装置及其制造方法 | |
| JPS6317263Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |