JPH0654783B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0654783B2 JPH0654783B2 JP8459284A JP8459284A JPH0654783B2 JP H0654783 B2 JPH0654783 B2 JP H0654783B2 JP 8459284 A JP8459284 A JP 8459284A JP 8459284 A JP8459284 A JP 8459284A JP H0654783 B2 JPH0654783 B2 JP H0654783B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- layer
- effect transistor
- source
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 125000005842 heteroatom Chemical group 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電界効果トランジスタ、特にヘテロ接合を有す
る電界効果トランジスタ（FET）に関するものである。
る電界効果トランジスタ（FET）に関するものである。
（従来技術とその問題点） 近年、Ｓｉに比べ電子移動度が大きいGaAsを用いたショ
ットキーゲート型FET(MESFET)が高周波・高速素子とし
て市販に供され、またこれを用いた集積回路の研究が盛
んに行なわれている。しかしながら、上記MESFETでは多
量のドナー不純物を含むｎ形半導体層をチャネルとして
いるため、イオン化不純物散乱によって電子の移動度及
び速度が制限されている。ところでノンドープ高純度Ga
As上にドナー不純物をドープしたAlxGa1-xAs層を有する
ヘテロ接合構造ではAlxGa1-xAs中の電子がより電子親和
力の大きいノンドープGaAs側へ移動するためにヘテロ界
面のGaAs中に電子蓄積層が形成されるが、これらの電子
のほとんどは２次元電子ガスとして不純物のないGaAs中
に存在するために不純物散乱の影響が小さく、従って特
に低温において著しく移動度が向上する。そこで、この
電子蓄積層の電子濃度をAlxGa1-xAs層上に形成されたシ
ョットキーゲート電極で制御する構造のFETが注目され
ている。
ットキーゲート型FET(MESFET)が高周波・高速素子とし
て市販に供され、またこれを用いた集積回路の研究が盛
んに行なわれている。しかしながら、上記MESFETでは多
量のドナー不純物を含むｎ形半導体層をチャネルとして
いるため、イオン化不純物散乱によって電子の移動度及
び速度が制限されている。ところでノンドープ高純度Ga
As上にドナー不純物をドープしたAlxGa1-xAs層を有する
ヘテロ接合構造ではAlxGa1-xAs中の電子がより電子親和
力の大きいノンドープGaAs側へ移動するためにヘテロ界
面のGaAs中に電子蓄積層が形成されるが、これらの電子
のほとんどは２次元電子ガスとして不純物のないGaAs中
に存在するために不純物散乱の影響が小さく、従って特
に低温において著しく移動度が向上する。そこで、この
電子蓄積層の電子濃度をAlxGa1-xAs層上に形成されたシ
ョットキーゲート電極で制御する構造のFETが注目され
ている。
第１図はそのFETの基本構造を示す断面図である。１は
半絶縁性GaAs基板、２はノンドープGaAs層、３はドナー
不純物性をドープした例えばｘ＝0.3のAlxGa1-xAs層、
４はソース電極、５はゲート電極、６はドレイン電極、
７は電子チャネルである。
半絶縁性GaAs基板、２はノンドープGaAs層、３はドナー
不純物性をドープした例えばｘ＝0.3のAlxGa1-xAs層、
４はソース電極、５はゲート電極、６はドレイン電極、
７は電子チャネルである。
ところで従来構造ではソースからドレインに亘る全域で
AlxGa1-xAs層３のAlAsのモル比ｘは一定であり、従って
ヘテロ界面の伝導帯の不連続量ΔEcも一定であるが、こ
のようなFETでは、例えばｘ0.3のとき、ドレインバイ
アス電圧が大きい場合に、チャネルのドレイン側ではチ
ャネル電子のエネルギーが上昇して、いわゆるホットエ
レクトロンになる。これによって、例えば第２図におけ
るドレイン側でのゲート深さ方向のエネルギー帯図に示
すようにホットエレクトロンとなった電子ｅがヘテロ界
面の障壁を越えてAlxGa1-xAs中に注入されるため、次の
ような現象すなわち、有効チャネル電子数及び電子速度
が減少するAlxGa1-xAs中の深い準位に注入電子ｅが捕獲
されるAlxGa1-xAs中の捕獲準位が高エネルギーの注入電
子ｅによりイオン化されるといった現象が生じ、その影
響で動作特性の変動，不安定性をひきおこすという実用
上の大きな問題となっている。一方、例えばｘ＝0.4と
してΔEcを大きくした場合にはホットエレクトロンによ
る影響は軽減できるものの、ノーマリオンのデバイス等
ではΔEcの増大にともなってヘテロ界面からAlxGa1-xAs
中にのびる空乏層幅が大きくなるために所望のゲート閾
値電圧を得るためにはAlxGa1-xAs層の厚みを大きくしな
ければならず、この結果AlxGa1-xAs層を介する空量が減
少することとなって大きな相互コンダクタンスgmを得る
のが困難となり、高速スイッチング動作に悪影響を及ぼ
すといった問題があった。
AlxGa1-xAs層３のAlAsのモル比ｘは一定であり、従って
ヘテロ界面の伝導帯の不連続量ΔEcも一定であるが、こ
のようなFETでは、例えばｘ0.3のとき、ドレインバイ
アス電圧が大きい場合に、チャネルのドレイン側ではチ
ャネル電子のエネルギーが上昇して、いわゆるホットエ
レクトロンになる。これによって、例えば第２図におけ
るドレイン側でのゲート深さ方向のエネルギー帯図に示
すようにホットエレクトロンとなった電子ｅがヘテロ界
面の障壁を越えてAlxGa1-xAs中に注入されるため、次の
ような現象すなわち、有効チャネル電子数及び電子速度
が減少するAlxGa1-xAs中の深い準位に注入電子ｅが捕獲
されるAlxGa1-xAs中の捕獲準位が高エネルギーの注入電
子ｅによりイオン化されるといった現象が生じ、その影
響で動作特性の変動，不安定性をひきおこすという実用
上の大きな問題となっている。一方、例えばｘ＝0.4と
してΔEcを大きくした場合にはホットエレクトロンによ
る影響は軽減できるものの、ノーマリオンのデバイス等
ではΔEcの増大にともなってヘテロ界面からAlxGa1-xAs
中にのびる空乏層幅が大きくなるために所望のゲート閾
値電圧を得るためにはAlxGa1-xAs層の厚みを大きくしな
ければならず、この結果AlxGa1-xAs層を介する空量が減
少することとなって大きな相互コンダクタンスgmを得る
のが困難となり、高速スイッチング動作に悪影響を及ぼ
すといった問題があった。
（発明の目的） 本発明の目的は上述の様な問題点を解消し、電子の高移
動度の状態を維持したまま、大きなgmを有し、かつ大き
なドレインバイアス時でも良好で安定な特性を有する電
界効果トランジスタを提供することにある。
動度の状態を維持したまま、大きなgmを有し、かつ大き
なドレインバイアス時でも良好で安定な特性を有する電
界効果トランジスタを提供することにある。
（発明の構成） 本発明はヘテロ界面における電子をチャネルキャリアと
し、該チャネルのキャリア数を制御するゲート電極と、
その両側にソース電極とドレイン電極とを具備したヘテ
ロ接合を有する電界効果トランジスタにおいて、該ヘテ
ロ界面における伝導帯の不連続量ΔEcを、ソースからド
レインに向って連続的に増加させたことを特徴とする電
界効果トランジスタおよびまたヘテロ界面における正孔
をキャリアとする半導体装置において、ヘテロ界面にお
ける価電子帯の不連続量ΔEvをソースからドレインに向
って連続的に増加させたことを特徴とする電界効果トラ
ンジスタである。
し、該チャネルのキャリア数を制御するゲート電極と、
その両側にソース電極とドレイン電極とを具備したヘテ
ロ接合を有する電界効果トランジスタにおいて、該ヘテ
ロ界面における伝導帯の不連続量ΔEcを、ソースからド
レインに向って連続的に増加させたことを特徴とする電
界効果トランジスタおよびまたヘテロ界面における正孔
をキャリアとする半導体装置において、ヘテロ界面にお
ける価電子帯の不連続量ΔEvをソースからドレインに向
って連続的に増加させたことを特徴とする電界効果トラ
ンジスタである。
（構成の詳細な説明） 第３図は本発明の基本構造を示す電界効果トランジスタ
の構造の断面図で、第１図と同一構成部分には同一番号
を付してある。３８はn+コンタクト層、３３はｎ形不純
物をドープしたAlxGa1-xAs層である。該層３３中のAlAs
のモル比ｘはソース側からドレイン側に向って連続的に
増加させてある。その分布の一例を第４図に示す。例え
ばチャネルのソース端上でのｘを0.25とすればこの時の
ヘテロ界面での伝導帯の不連続量はΔEc0.25eVとな
り、またドレイン端上でのｘを0.45とすればΔEc0.45
eVとなる。この様なFETに大きなドレインバイアスを印
加した場合のソース近傍及びドレイン近傍のゲート深さ
方向のエネルギー帯図を第５図及び第６図に示す。すな
わちソース側ではn+コンタクト層３８からチャネルに注
入された電子ｅはいまだチャネル方向の電界から十分な
エネルギーを得ていないために、ΔEcが小さくてもこの
障壁をのり越えてAlxGa1-xAs層３３中に注入されること
はない。一方ドレイン側では電子ｅはチャネル方向の高
電界により大きなエネルギーを得ていわゆるホットエレ
クトロとなるが、第６図に示すようにドレイン側でのΔ
Ecが大きいために、たとえホットエレクトロンになって
もΔEcの障壁を越えてAlxGa1-xAs層３３中に注入される
確率は極めて小さくなる。
の構造の断面図で、第１図と同一構成部分には同一番号
を付してある。３８はn+コンタクト層、３３はｎ形不純
物をドープしたAlxGa1-xAs層である。該層３３中のAlAs
のモル比ｘはソース側からドレイン側に向って連続的に
増加させてある。その分布の一例を第４図に示す。例え
ばチャネルのソース端上でのｘを0.25とすればこの時の
ヘテロ界面での伝導帯の不連続量はΔEc0.25eVとな
り、またドレイン端上でのｘを0.45とすればΔEc0.45
eVとなる。この様なFETに大きなドレインバイアスを印
加した場合のソース近傍及びドレイン近傍のゲート深さ
方向のエネルギー帯図を第５図及び第６図に示す。すな
わちソース側ではn+コンタクト層３８からチャネルに注
入された電子ｅはいまだチャネル方向の電界から十分な
エネルギーを得ていないために、ΔEcが小さくてもこの
障壁をのり越えてAlxGa1-xAs層３３中に注入されること
はない。一方ドレイン側では電子ｅはチャネル方向の高
電界により大きなエネルギーを得ていわゆるホットエレ
クトロとなるが、第６図に示すようにドレイン側でのΔ
Ecが大きいために、たとえホットエレクトロンになって
もΔEcの障壁を越えてAlxGa1-xAs層３３中に注入される
確率は極めて小さくなる。
以上の原理から明らかな様に、本発明による構造では大
きなドレインバイアス時でもチャネル電子はソースから
ドレインの全領域にわたってヘテロ界面近傍の高い移動
度，速度を有する層中を走行し、かつAlxGa1-xAs層３３
中への注入も起こらないために、良好な特性を有しかつ
安定動作をする電界効果トランジスタが得られる。また
ソース側でΔEcを小さくすることにより３３のAlxGa1-x
As層３３の厚みを小さくでき従ってgmの大きい高速スイ
ッチング素子を実現できる。これはキャリアが正孔であ
る場合でも全く同じである。
きなドレインバイアス時でもチャネル電子はソースから
ドレインの全領域にわたってヘテロ界面近傍の高い移動
度，速度を有する層中を走行し、かつAlxGa1-xAs層３３
中への注入も起こらないために、良好な特性を有しかつ
安定動作をする電界効果トランジスタが得られる。また
ソース側でΔEcを小さくすることにより３３のAlxGa1-x
As層３３の厚みを小さくでき従ってgmの大きい高速スイ
ッチング素子を実現できる。これはキャリアが正孔であ
る場合でも全く同じである。
（実施例１） 以上説明した本発明による電界効果トランジスタの実施
例を以下に示す。
例を以下に示す。
まず、半絶縁性GaAs基板上に分子線エピタキシー法によ
りノンドープ高純度GaAs層を3000Å成長し、さらにスリ
ット状のマスクを用いて分子線エピタキシー法によりG
a，Al，Asの分子線量を制御しながら、マスクをチャネ
ル方向に移動し、有効ドナー不純物密度２×1017cm-3の
AlxGa1-xAs層をソースからドレインに向って第４図の分
布、すなわち、AlAsのモル比ｘがｘ＝0.25から0.45とな
るように７００Å成長する。次いでイオン注入法により
ソース，ドレインにn+領域を形成する。そして通常の方
法によりソース，ドレイン電極を形成することによって
素子を完成する。
りノンドープ高純度GaAs層を3000Å成長し、さらにスリ
ット状のマスクを用いて分子線エピタキシー法によりG
a，Al，Asの分子線量を制御しながら、マスクをチャネ
ル方向に移動し、有効ドナー不純物密度２×1017cm-3の
AlxGa1-xAs層をソースからドレインに向って第４図の分
布、すなわち、AlAsのモル比ｘがｘ＝0.25から0.45とな
るように７００Å成長する。次いでイオン注入法により
ソース，ドレインにn+領域を形成する。そして通常の方
法によりソース，ドレイン電極を形成することによって
素子を完成する。
（実施例２） 次にキャリアが正孔である場合について説明する。第３
図において、基板１に半絶縁性のInP、チャネルとなる
半導体層２にノンドープ高純度のGa0.47In0.53As層を用
い、半導体層３３としてｐ形ドープしたGaxInyAs1-xP
1-yを前述のAlxGa1-xAs層と同様な方法によってソース
からドレインに向ってΔEvが増加するように成長し、第
３図と同様なFETを構成する。上記の様にGa0.47In0.53A
s層上にGaxInyAs1-xP1-yを成長することによりΔEvは０
から約0.4eVまでの値が得られるが正孔に対しては電子
より有効質量が大きいために0.3eV程度のΔEvでも十分
キャリアの障壁越えを阻止することができる。尚、この
FETの場合、第３図中n+領域３８をp+領域に読みかえ
る。
図において、基板１に半絶縁性のInP、チャネルとなる
半導体層２にノンドープ高純度のGa0.47In0.53As層を用
い、半導体層３３としてｐ形ドープしたGaxInyAs1-xP
1-yを前述のAlxGa1-xAs層と同様な方法によってソース
からドレインに向ってΔEvが増加するように成長し、第
３図と同様なFETを構成する。上記の様にGa0.47In0.53A
s層上にGaxInyAs1-xP1-yを成長することによりΔEvは０
から約0.4eVまでの値が得られるが正孔に対しては電子
より有効質量が大きいために0.3eV程度のΔEvでも十分
キャリアの障壁越えを阻止することができる。尚、この
FETの場合、第３図中n+領域３８をp+領域に読みかえ
る。
さて、この時のドレインバイアスを印加した場合のソー
ス及びドレイン近傍のゲート深さ方向のエネルギー帯図
は第７図及び第８図のようになり、この場合は正孔ｈに
対する大きなポテンシャル障壁がドレイン方向に形成さ
れているために前述の電子の場合と同様に良好な特性が
得られることは明らかである。
ス及びドレイン近傍のゲート深さ方向のエネルギー帯図
は第７図及び第８図のようになり、この場合は正孔ｈに
対する大きなポテンシャル障壁がドレイン方向に形成さ
れているために前述の電子の場合と同様に良好な特性が
得られることは明らかである。
（発明の効果） 以上から明らかな様に、本発明の構造によれば、大きな
ドレインバイアス時でもチャネルキャリアはヘテロ界面
近傍の高い移動度，速度を有する層中を走行し、かつホ
ットエレクトロンに起因する動作特性の不安定性が起る
ことがないため、良好な特性を有し、安定動作する電界
効果トランジスタが実現でき、個別電子素子のみならず
オプトエレクトロニクス関係への応用も大いに期待でき
るものである。
ドレインバイアス時でもチャネルキャリアはヘテロ界面
近傍の高い移動度，速度を有する層中を走行し、かつホ
ットエレクトロンに起因する動作特性の不安定性が起る
ことがないため、良好な特性を有し、安定動作する電界
効果トランジスタが実現でき、個別電子素子のみならず
オプトエレクトロニクス関係への応用も大いに期待でき
るものである。
第１図はヘテロ接合を利用したFETの従来例を示す断面
図、第２図は第１図のFETのゲート部における深さ方向
のエネルギー帯図である。また第３図ないし第８図は本
発明によるFETの例を示すもので、第３図はヘテロ接合
を利用したFETの断面図、第４図はAlAsモル比のチャネ
ル方向の分布図、第５図及び第７図はチャネルのソース
近傍のゲート深さ方向のエネルギー帯図、第６図及び第
８図はチャネルのドレイン近傍のゲート深さ方向のエネ
ルギー帯図である。 １……半絶縁性GaAs基板、２……ノンドープ高純度GaAs
層、３……ドナー形不純物ドープAlxGa1-xAs層、４……
ソース電極、５……ゲート電極、６……ドレイン電極、
７……電子チャネル、３３……ドナー形不純物ドープAl
xGa1-xAs層、３６……n+コンタクト層、Ec……伝導帯、
Ev……価電子帯、ｅ……電子、ｈ……正孔。
図、第２図は第１図のFETのゲート部における深さ方向
のエネルギー帯図である。また第３図ないし第８図は本
発明によるFETの例を示すもので、第３図はヘテロ接合
を利用したFETの断面図、第４図はAlAsモル比のチャネ
ル方向の分布図、第５図及び第７図はチャネルのソース
近傍のゲート深さ方向のエネルギー帯図、第６図及び第
８図はチャネルのドレイン近傍のゲート深さ方向のエネ
ルギー帯図である。 １……半絶縁性GaAs基板、２……ノンドープ高純度GaAs
層、３……ドナー形不純物ドープAlxGa1-xAs層、４……
ソース電極、５……ゲート電極、６……ドレイン電極、
７……電子チャネル、３３……ドナー形不純物ドープAl
xGa1-xAs層、３６……n+コンタクト層、Ec……伝導帯、
Ev……価電子帯、ｅ……電子、ｈ……正孔。
Claims (2)
- 【請求項１】ヘテロ界面における電子をチャネルキャリ
アとし、該チャネルのキャリア数を制御するゲート電極
と、その両側にソース電極とドレイン電極とを具備した
ヘテロ接合を有する電界効果トランジスタにおいて、該
ヘテロ界面における伝導帯の不連続量ΔEcをソースから
ドレインに向って連続的に増加させたことを特徴とする
電界効果トランジスタ。 - 【請求項２】ヘテロ界面における正孔をチャネルキャリ
アとし、該チャネルのキャリア数を制御するゲート電極
と、その両側にソース電極とドレイン電極とを具備した
ヘテロ接合を有する電界効果トランジスタにおいて、該
ヘテロ界面における価電子帯の不連続量ΔEvをソースか
らドレインに向って連続的に増加させたことを特徴とす
る電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8459284A JPH0654783B2 (ja) | 1984-04-26 | 1984-04-26 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8459284A JPH0654783B2 (ja) | 1984-04-26 | 1984-04-26 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60227479A JPS60227479A (ja) | 1985-11-12 |
| JPH0654783B2 true JPH0654783B2 (ja) | 1994-07-20 |
Family
ID=13834948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8459284A Expired - Lifetime JPH0654783B2 (ja) | 1984-04-26 | 1984-04-26 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654783B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056137A (ja) * | 2008-08-26 | 2010-03-11 | Sanken Electric Co Ltd | 半導体装置 |
-
1984
- 1984-04-26 JP JP8459284A patent/JPH0654783B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60227479A (ja) | 1985-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727403A (en) | Double heterojunction semiconductor device with injector | |
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| JP2500063B2 (ja) | 電界効果トランジスタ | |
| JP2604349B2 (ja) | 半導体装置 | |
| US4772925A (en) | High speed switching field effect transistor | |
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| US4967242A (en) | Heterojunction field effect transistor | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| JPH0828327B2 (ja) | 半導体デバイスの製造方法 | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JPH0654783B2 (ja) | 電界効果トランジスタ | |
| JPS6052060A (ja) | 電界効果トランジスタ | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JPH0260225B2 (ja) | ||
| JP3053862B2 (ja) | 半導体装置 | |
| JP2710312B2 (ja) | 半導体装置 | |
| JPH0371774B2 (ja) | ||
| JPH0131314B2 (ja) | ||
| JP3411511B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| EP0237029A2 (en) | A heterojunction field effect device operable at a high output current with a high withstand voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |