JPH0654212A - 復号装置 - Google Patents

復号装置

Info

Publication number
JPH0654212A
JPH0654212A JP5985893A JP5985893A JPH0654212A JP H0654212 A JPH0654212 A JP H0654212A JP 5985893 A JP5985893 A JP 5985893A JP 5985893 A JP5985893 A JP 5985893A JP H0654212 A JPH0654212 A JP H0654212A
Authority
JP
Japan
Prior art keywords
decoding
circuit
control circuit
search
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5985893A
Other languages
English (en)
Inventor
Toru Kitamoto
徹 北本
Toru Ozaki
透 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP5985893A priority Critical patent/JPH0654212A/ja
Publication of JPH0654212A publication Critical patent/JPH0654212A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【目的】 データ入力待ちによる復号処理および復元処
理の全体の停滞減らし、復号装置の処理の高速化を図
る。 【構成】 復号部5、復元部6にそれぞれ制御回路8、
制御回路9を設けて並行処理を可能とすると共に、復号
部5により符号データの復号処理を実行し、処理結果と
して得たランレンスグ情報および復号モード情報をレジ
スタ回路30に格納する。そして、復元部6では、この
レジスタ回路30に格納されたランレングス情報および
復号モード情報ならびに参照ラインのイメージデータに
基づき、復号ラインのイメージデータへの復元を実行す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高速ファクシミリ分野
で国際標準とされているMH符号およびMR符号を復号
し、元のイメージデータを復元する復号装置に関する。
【0002】
【従来の技術】従来、この種の復号装置は図7に示すよ
うな全体的構成であった。40はイメージパス41のイ
ンタフェース回路、42はシステムパス43のインタフ
ェース回路である。44はインタフェース回路42を通
じてシステムパス43より入力した符号データを、テー
ブル検索により復号するテーブル検索回路である。45
はテーブル検索回路から出力されるランレングス情報か
らアドレス情報を算出する演算回路、46はテーブル検
索回路44から出力される復号モード情報、演算回路4
5のアドレス演算結果、およびイメージパス41からイ
ンタフェース回路40を介して入力した参照ラインのイ
メージデータより、復号ラインのイメージデータを復元
し、そのイメージデータをイメージパス41へ出力する
画像復元回路である。47は上記各部の制御および装置
全体のシーケンス制御を行う制御回路である。
【0003】この従来の復号装置の動作を図8のタイミ
ング図を用いて説明する。制御回路47はシステムパス
より処理開始を指示されると、検索イネーブル信号Aを
オンし、テーブル検索回路44を起動してテーブル検索
処理を開始する(a点)。
【0004】一つの符号のテーブル検索を完了すると、
制御回路47は検索イネーブル信号Aをオフした後、必
要に応じて演算イネーブル信号Bをオンして演算回路4
5にアドレス演算を実行させる(b点)。
【0005】アドレス演算を完了すると、制御回路47
は演算イネーブル信号Bをオフし、復元イネーブル信号
Cをオンして復元回路46を起動し復元処理を開始する
(c点)。復元処理を完了すると、制御回路47は復元
イネーブル信号Cをオフし、再びテーブル検索処理を開
始する(d点)。
【0006】このように制御回路47の制御により、テ
ーブル検索回路44、演算回路45および画像復元回路
46を順に作動させ、復号処理と復元処理(アドレス演
算処理も復元処理に含める)をシリアルに実行する。
【0007】上記テーブル検索回路44の従来構成を図
9に示す。50は符号データのワードをロードしてシフ
トし、シリアルに出力するパラレル/シリアル変換回路
である。この符号データのロードおよびシフトは制御回
路47により制御される。
【0008】51はそのシリアルデータおよび前回の検
索で得られたテーブルアドレス情報から、今回の復号テ
ーブル52の検索アドレスを発生するアドレス発生回路
である。
【0009】復号テーブル52は符号器によるMHおよ
びMR符号の復号を行うためのテーブルであり、出力イ
ネーブル信号(制御回路47より供給される)がオンす
ると検索結果(検索完了時)、あるいは次回検索のため
のテーブルアドレス情報(検索未完了時)を出力する。
テーブル検索には色情報などの検索モード情報が必要で
あるが、画像復元回路46の復元完了後に制御回路47
で検索モードを確定して復号テーブル52に設定する。
【0010】53はテーブル検索結果を一時的に保持す
るラッチ回路である。そのラッチタイミングは制御回路
47により制御される。次回検索のためのテーブルアド
レス情報はラッチ回路53よりアドレス発生回路51へ
帰還される。
【0011】54はラッチ回路53にラッチされたテー
ブル検索結果から復号モード情報およびランレングス情
報を発生するとともに、検索状態(検索完了など)の通
知を行う復号モード発生回路である。
【0012】ここでライン端検出に関連して説明する。
ライン終端符号が挿入された符号データの場合、復号モ
ード発生回路54からのライン終端符号の検出通知によ
り制御回路47はライン端を認識し、次ラインの先頭符
号の検索モードを設定することができる。
【0013】他方、MMR符号化方式の符号データの場
合、ライン終端符号は挿入されないため、画像復元回路
46での復元完了後に制御回路47はライン端を認識す
ることになる。その時の検索モードが適切であれば復元
結果は有効である。しかし、次ラインの先頭符号の検索
モードの色が″黒″であった場合、その復元結果は無効
であるので、検索済み符号データについて再検索を行
う。この検索済み符号データは既にハラレル/シリアル
変換回路50から失われているため、制御回路47はそ
の符号データのロードおよびシフトの制御を改めて行
い、また検索モードを設定し直し、テーブル再検索を実
行させる。
【0014】
【発明が解決しようとする課題】上述のように従来の復
号装置は、復号処理と復元処理(アドレス演算も含む)
を一つの制御回路47により制御し、各処理をシリアル
に実行する構成であるため、各処理の時間の合計が全体
処理時間となり、処理全体の高速化が困難であるという
問題があった。
【0015】また、復号処理が符号データの入力待ちで
中断し復号処理の完了が遅れると、この遅れ時間だけ復
元処理の開始も遅れ、逆にイメージデータの入力待ちで
復元処理が中断すると、次の符号に関する復号処理の開
始も遅れる。このように、各処理のデータ入出力待ち時
間がそのまま処理全体時間に反映し、データ入出力によ
り処理全体の速度が低下するという問題があった。
【0016】さらに、MMR符号化方式による符号デー
タのライン端でのテーブル再検索は、検索済みデータを
再ロードして実行するため、テーブル再検索処理にかか
る時間が長く、これにより処理速度が低下するという問
題があった。
【0017】本発明は、上述の問題点に鑑みてなされた
もので、処理全体の高速化を図った復号装置を提供する
ことを目的とする。
【0018】
【課題を解決するための手段】本発明は上記問題点を解
決するために、符号データの復号処理を実行し、処理結
果としてランレングス情報および復号モード情報を出力
する復号手段と、この復号手段による復号処理を制御す
る第1の制御手段と、前記復号手段から出力されるラン
レングス情報および復号モード情報を一時的に記憶する
記憶手段と、この記憶手段に記憶されたランレングス情
報および復号モード情報ならびに参照ラインのイメージ
データに基づき、復号ラインのイメージデータを復元す
る復元手段と、この復元手段による復元処理を制御する
第2の制御手段とを備えたものである。
【0019】
【作用】上述の構成により、復号処理または復元処理の
一方がデータ入力待ちにより中断しても、他方の処理は
必ずしも中断されないため、データ入力待ちによる処理
全体の遅れを減らすことができる。
【0020】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
【0021】図1は本発明の第1の実施例による復号装
置の概略構成図である。この復号装置は例えばファクシ
ミリ装置のイメージパス1とシステムパス2との間に設
けられ、システムパス2から入力するMHまたはMR符
号データを復号し、そのランレングス情報および復号
(符号)モード情報とイメージパス1から入力した参照
ラインのイメージデータから、復号ラインのイメージデ
ータを復元してイメージパス1へ出力するものである。
【0022】この復号装置は、各パス1,2とのインタ
フェース回路3,4、復号部5、復元部6および全体の
処理シーケンスを制御するシーケンス制御部7の各部か
ら構成されるが、復号処理と復元処理とを独立に並行的
に実行可能にするため、復号部5および復元部6にはそ
れぞれの制御のための制御回路8,9がそれぞれ設けら
れている。
【0023】インタフェース回路3は、イメージパス1
とのイメージデータのワード単位の入出力およびインタ
フェース信号の交換を行う回路であり、またインタフェ
ース回路4はシステムパス2との符号データのワード単
位の入力およびインタフェース信号の交換を行う回路で
ある。
【0024】復号部5はテーブル検索により符号データ
を復号し、復号モード情報およびランレングス情報を出
力するテーブル検索回路11と上記制御回路8よりな
る。制御回路8はテーブル検索モードの制御、符号デー
タのロード制御などを含む復号処理制御を行うもので、
テーブル検索またはテーブル再検索に関連して色フラグ
12、Aカウンタ13、Bカウンタなどを持っている。
【0025】復元部6はランレングス情報を用いてアド
レス演算を行う演算回路16、アドレス演算結果および
復号モード情報、参照ラインのイメージデータを用いて
復号ラインのイメージデータを生成する画像復元回路1
7、および上記制御回路9より構成されている。画像復
元回路17による復元処理のための参照ラインおよび復
号ラインのワードおよびビットアドレスならびに色は制
御回路9で管理され、各ラインのイメージデータの入出
力は制御回路9がシーケンス制御回路7を介して制御す
る。1ラインの復元の完了/未完了は制御回路9よりシ
ーケンス制御回路7へ通知される。
【0026】シーケンス制御部7は、制御回路8との間
の制御線19を介して復号部5の起動制御や状態監視な
どを行い、演算回路16との間の制御線20および制御
回路9との間の制御線21を介して復元部17の起動制
御や状態監視などを行うことにより、復号処理と復元処
理を並行的に実行させる。
【0027】図2はテーブル検索回路11の内部構成図
である。23は符号データのパラレル/シリアル変換回
路であり、制御回路8からロードパルスを与えられると
インタフェース回路4より入力する符号データの1ワー
ドをロードし、制御回路8からのシフトパルスに同期し
て該符号データをシフトしつつ先頭ビットよりシリアル
に出力する回路である。このシリアルデータはデータ選
択回路24およびシフトレジスタ25に入力する。
【0028】シフトレジスタ25はテーブル検索済みの
符号データを一時的に記憶し、ライン端でのテーブル再
検索を効率的に実行できるようにする目的で追加された
ものである。パラレル/シリアル変換器23から出力さ
れるシリアル符号データは、制御回路8より供給される
シフトパルスに同期してシフトレジスタ25に順次取り
込まれてシフトされ、その蓄積データはパラレルに出力
される。
【0029】なお制御回路8は、ロードパルスを送出し
てからのシフトパルス数をAカウンタ13によってカウ
ントし、1ワード長までカウントアップしてAカウンタ
13からキャリーが出るとロードパルスを発生して次の
符号データ・ワードのロードを行う。つまり、Aカウン
タ13は符号データのワード管理用のカウンタである。
また制御回路8は、一つの符号のテーブル検索処理中に
発生したシフトパルス数(すなわち検索済み符号データ
のビット数)をBカウンタ14でカウントする。ただ
し、ライン端でのテーブル再検索の場合、Bカウンタ1
4はダウンカウンタとして動作する。
【0030】データ選択回路24は、通常のテーブル検
索のときはパラレル/シリアル変換器23からのシリア
ル符号データを選択してアドレス発生回路26へ送る
が、テーブル再検索のときはシフトレジスタ25のパラ
レル出力データよりBカウンタ14のカウント値に対応
したビット位置の1ビットを選択してアドレス発生回路
26へ送る。
【0031】このアドレス発生回路26は、データ選択
回路26より入力するデータと復号テーブル27から帰
還されるテーブルアドレス情報より、検索すべきテーブ
ルアドレスを発生して復号テーブル27に与える回路で
ある。
【0032】この復号テーブル27にはまた、制御回路
8より色フラグ12で示される色(白または黒)および
符号種別などの検索モード情報および出力イネーブル信
号が供給される。この出力イネーブル信号がオンする
と、信号テーブル27は検索結果を出力する。ただし、
検索が未完了のときは、次回のテーブル検索に用いるテ
ーブルアドレスを出力する。
【0033】なお、本実施例におけるテーブル検索の方
法は、符号データの1ビット毎に復号テーブルを検索
し、検索結果として出力される次回検索のためのテーブ
ルアドレスに基づいて、その符号のビット長さの回数だ
け検索を繰り返すことにより、一つの符号に対する検索
を完了するという、符号器を用いる方法である。
【0034】28は復号テーブル27の出力情報を、制
御回路8からのラッチパルスのタイミングでラッチする
ラッチ回路である。次回検索のためのテーブルアドレス
情報は、このラッチ回路27よりアドレス発生回路26
へ帰還される。
【0035】29はラッチ回路28からの入力情報から
演算回路16および画像復元回路17へそれぞれ送るた
めのランレングス情報および復号モード情報を生成する
とともに、テーブル検索の状態を制御回路8へ通知する
復号モード発生回路である。ライン終端符号の検出は、
この復号モード発生回路29より制御回路8へ通知され
る。また、この通知内容は制御回路8よりシーケンス制
御回路7へ伝えられる。
【0036】以上のように構成された復号装置につい
て、図3のタイミング図を参照しながら動作を説明す
る。なお、ここでは本発明の特徴が最もよく現れるMM
R符号化方式による符号データ処理するものとする。
【0037】システムパス2よりインタフェース回路4
にMMR復号コマンドが設定されると、その通知信号に
よりシーケンス制御回路7は起動し、MMR復号処理の
シーケンスを開始する。
【0038】シーケンス制御回路7はまず装置全体のイ
ニシャライズを行った後、復号部5の制御回路8に起動
をかけ、復号処理を開始させる。この時点が図3のa点
に対応する。
【0039】この時、制御回路8においては、テーブル
検索モードを色フラグ12(色情報)=″白″、符号種
別=MR符号のモードに設定し、内部のテーブル検索イ
ネーブル信号Aをオンし、制御線19を用いてテーブル
検索回路11を作動させる。なお、Aカウンタ13およ
びBカウンタ14はゼロクリアされる。
【0040】テーブル検索回路11において、パラレル
/シリアル変換回路23は制御回路8からのロードパル
スに応答してインタフェース回路4から1ワードの符号
データをロードし、次に供給されるシフトパルスに応答
して符号データワードを1ビットだけシフトして先頭ビ
ットを出力する。この時は再検索モードではないので、
この先頭ビットはデータ選択回路24を通じてアドレス
発生回路24に入力し、テーブルアドレスが生成され
る。なお、この時点ではラッチ回路28はリセットされ
ているので、アドレス発生回路26へ帰還される情報は
初期値(ゼロ)であり、また色情報は″白″である。
A,Bカウンタ13,14はそれぞれカウントアップし
て、その値は1になる。
【0041】制御回路8からの出力イネーブル信号がオ
ンし、アドレス発生回路26により生成されたテーブル
アドレスおよびテーブル検索モード情報に対応した検索
結果が復号テーブル27より出力し、これが制御回路8
からのラッチパルスのタイミングでラッチ回路28にラ
ッチされる。この検索結果に応じて、復号モード発生回
路29は一つの符号の復号のためのテーブル検索が完了
したか否かを制御回路19へ通知する。
【0042】テーブル検索が未完了の場合、制御回路8
はシフトパルスを送出し、パラレル/シリアル変換回路
23に1ビットシフトを行わせ、A,Bカウンタ13,
14を1だけカウントアップし、次に出力イネーブル信
号のオン、ラッチパルスの送出を行い、2回目のテーブ
ル検索を実行させる。
【0043】テーブル検索が未完了ならば、同様の制御
によりテーブル検索を繰り返し実行させる。なお、符号
データのワード管理のためのAカウンタ13からキャリ
ー出力が出ると、制御回路8はシーケンス制御回路7に
データ要求を出し、入力可能になるとロードパルスを出
して次の符号データワードをパラレル/シリアル変換回
路23にロードさせてから、同様のテーブル検索を続行
させる。
【0044】なお、各パス1,2のデータ入出力の可否
は、各インタフェース回路3,4からの入出力レディ信
号によりシーケンス制御回路7に通知される。制御回路
8,9からデータ入出力要求が出たときにパス1,2が
入出力不可能な場合、データの入出力待ちとなる。
【0045】このようにして一つの符号のテーブル検索
の完了(一つの符号の復号の完了)が復号モード発生回
路29より制御回路8に通知されると、制御回路8は内
部のテーブル検索イネーブル信号Aをオフし、シーケン
ス制御回路7にテーブル検索完了を通知するとともに、
色フラグ12を″黒″に変更する(ただし、復号モード
がPモードのときは、この色反転は行わない)。この時
点が第3図のb点である。
【0046】シーケンス制御回路7はこのテーブル検索
完了通知を受けると、演算イネーブル信号Bをオンし
(c点)、テーブル検索により確定したランレングス情
報を用いたアドレス演算を復元部6の演算回路16に実
行させる(復号モードがHモードの場合)。
【0047】演算回路16からアドレス演算の終了が通
知されると(d点)、シーケンス制御回路7は演算イネ
ーブル信号Bをオフし(d点)、次に復現イネーブル信
号Cをオンし、制御線21を介して制御回路9に起動を
かけ(e点)、その直後(f点)に復号イネーブル信号
Aを再度オンし、復号部11に次の符号の復号処理すな
わちテーブル検索処理を開始させる。
【0048】復元部6の制御回路9は、必要な参照ライ
ンのイメージデータの入力の制御および色指定(初め
は″白″)を行い、画像復元回路17で、そのイメージ
データ、演算回路16により求められたアドレス情報お
よびテーブル検索により確定した復号モード情報よりイ
メージデータの復元を実行させ、得られたイメージデー
タのワードのイメージパス1への出力を制御する。この
復元処理が完了すると、制御回路9は復元完了をシーケ
ンス回路7へ通知するとともに、色を反転させる(ただ
し、復元モードがPモードならば、この色反転を行わな
い)。
【0049】シーケンス制御回路7は、復元完了を通知
されると、復元イネーブル信号Cをオフする(h点)。
また、画像復元処理と並行して次の符号の復号のための
テーブル検索処理が実行されているが、その完了が通知
されるとシーケンス制御回路7は復号イネーブル信号A
をオフする(g点)。
【0050】同様の動作の繰り返しにより符号データの
復号、復元が順次行われていくが、従来のように復号処
理と復元処理とがシリアルに実行されるのではなく、復
号処理と復元処理とがそれぞれ独立の制御回路8,9の
制御により並行的に実行される。
【0051】また、従来のように各パス1,2の一方の
ビジーによって処理全体が常に中断されることはない。
すなわち、イメージパス1の入出力待ちにより復元部6
の画像復元処理が中断されたとしても、少なくとも次の
一つの符号についての復号処理は実行可能であり、逆に
システムパス2の入出力待ちにより復号部5の処理が中
断されたとしても、直前の符号について復元部6の処理
は実行可能である。
【0052】さて、ライン終端符号が挿入されるMR符
号化方式の符号データの場合であれば、テーブル検索の
段階でライン終端符号の検出により制御回路8はライン
端を認識し、色情報を″白″に設定して次ラインの符号
データについてのテーブル検索を開始させる。
【0053】しかし、ライン終端符号が挿入されないM
MR符号化方式の符号データの場合、テーブル検索の段
階ではライン端を検出できず、イメージデータの復元を
行って制御回路9からのライン端通知がシーケンス制御
回路7を経由して伝えられるまで、制御回路8はライン
端を認識できない。そのため、次ラインの先頭符号につ
いて色情報=″黒″の検索モードでテーブル検索を実行
してしまうことがある。このようなテーブル検索は無効
であるので、当該符号データについて色情報=″白″と
してテーブル検索をやり直す必要がある。
【0054】このテーブル再検索の対象となる検索済み
符号データビットはパラレル/シリアル変換回路23か
ら失われている。従来は、この検索済みの符号データビ
ットを含む1ワードまたは複数ワードの符号データをシ
ステムパス2から再度ロードする必要があり、その時間
だけ処理速度が低下してしまう。
【0055】しかし、本実施例装置においては、検索済
み符号データビットはシフトレジスタ25内に保存され
ており、その符号データをデータ選択回路24で選択可
能であり、またシフトレジスタ25内の再検索すべき先
頭ビット位置がBカウンタ14で管理されているため、
このようなライン端における再検索のための処理を、符
号データの再ロードを行うことなく高速に行うことがで
きる。これについて、図4を参照しながら説明する。
【0056】図4において、A,B,Cの各信号および
a点からh点までの動作は図3中のそれと同様である。
【0057】いま、図4中のh点で復元部6の制御回路
9よりライン端検出信号Dが制御線21を通じてシーケ
ンス制御回路7へ送られたとすると、f点からテーブル
検索を開始した符号データは次のラインの符号データで
ある。
【0058】シーケンス制御回路7は、g点で実行中の
テーブル検索処理の完了を確認し検索イネーブル信号A
をオフしたのち、制御線19を介して制御回路8内の色
フラグ12の状態を調べる。この色フラグ12が″白″
であれば、f点からg点までのテーブル検索の結果は正
しいため、その検索結果をそのまま次ラインの先頭符号
の復号結果として処理を継続させる。
【0059】しかし、色フラグ12=″黒″の場合、f
点からg点までのテーブル検索結果は誤りであり、その
符号データに関して色を″白″としてテーブル検索をや
り直す必要がある。
【0060】この場合、シーケンス制御回路7は制御線
21を通じて復元部6の制御回路9に対して当該符号の
復元結果の無効を通知するとともに、制御線19上の再
検索開始信号Eをオンする。これに応答して制御回路8
は、内部の再検索モード信号Fをオンするとともに色フ
ラグ12を″白″に変更する。これが図4の1点であ
る。この時点でのBカウンタ14のカウント値は、f点
からg点までの間にテーブル検索を行われた符号データ
のビット数であり、これはシフトレジスタ25内の符号
データの再検索開始ビット位置に対応する。
【0061】次にシーケンス制御回路7は通常のテーブ
ル検索と同様に制御回路8を起動し、検索イネーブル信
号Aをオンする。データ選択回路26は再検索モード信
号Fがオンしているので、Bカウンタ14のカウント値
に対応するビット位置のシフトレジスタ25の出力デー
タを選択してアドレス発生回路26に入力する。この
後、制御回路8は復号テーブル27に対して色情報=″
白″の検索モードを指定して出力イネーブル信号をオン
する。これで先頭の1ビットについてのテーブル再検索
が実行される。次にBカウンタ14は1だけカウントダ
ウンし、シフトレジスタ25の次の出力ビットが選択さ
れ、同様のテーブル再検索が実行される。
【0062】このようにして再検索が行われ、Bカウン
タ14がゼロまでカウントダウンしても復号モード発生
回路29より検索完了通知が出ない場合は、シフトレジ
スタ25内に一つの符号の全ビットが蓄積されていなか
ったということであるので、制御回路8は再検索モード
信号Fをオフし(図4のj点)、通常のテーブル検索の
ときと同様に、シフトパルスを順次送出して後続の符号
データビットをパラレル/シリアル変換回路4から入力
してテーブル検索を続ける。色は″白″のままである。
Aカウンタ13およびBカウンタ14はカウントアップ
する。そして、復号モード発生回路29より検索完了を
通知されると、制御回路8は検索イネーブル信号Aをオ
フする(k点)。Pモードでなければ色フラグ12を″
黒″に変更する。
【0063】また、Bカウンタ14のカウント値がゼロ
になる前に検索完了通知が出ると、制御回路8は検索イ
ネーブル信号Aをオフし、一つの符号の復号を終了す
る。復号モードがPモードでなければ色フラグ12を″
黒″に変更する。その後、制御回路8は再び再検索モー
ドでシフトレジスタ25から符号データを入力してテー
ブル検索を行わせる制御を行い、Bカウンタ14がゼロ
になると後続の符号データビットをパラレル/シリアル
変換回路23より入力するように制御しテーブル検索を
続行する。
【0064】上述のように、本実施例によれば、復号処
理および復元処理を制御を独立させて並行的に実行する
とともに、検索済み符号データのテーブル再検索をデー
タを再ロードすることなく行うため、MMR符号化方式
などのライン終端符号を持たない符号データの復号、復
元処理を従来に比べて大幅に高速化することが可能であ
る。
【0065】図5は本発明の第2実施例による復号装置
の概略構成図であって、図1と同一符号は同様部を示
す。
【0066】本実施例においては、パスビジーによる処
理中断の防止をさらに確実化するため、復号部5と復元
部6との間にテーブル検索結果を一時的に保持するため
のレジスタ回路30が設けられている。このレジスタ回
路30は制御線31を介してシーケンス制御回路7によ
り制御される。
【0067】次に本実施例の復号装置について、図6の
タイミング図を用い、MMR符号化方式による符号デー
タの処理動作を説明する。
【0068】なお、図6中の*印が付加された各信号は
ロー・アクティブ信号である。*AENBLはシーケン
ス制御回路7から制御回路8への検索起動信号、*AC
PMは制御回路8からシーケンス制御回路7への検索完
了通知信号、*ARDYはインタフェース回路4からシ
ーケンス制御回路7へのデータ入力レディ信号である。
MODはラッチ回路30に保持されたテーブル検索結果
情報(ランレングス情報および復号モード情報)、*B
ENBLはシーケンス制御回路7から制御回路9への復
元起動信号、*BCPMは制御回路9からシーケンス制
御回路7への復元完了通知信号、*BRDYはインタフ
ェース回路3からシーケンス制御回路7へのデータ入出
力レディ信号である。
【0069】インタフェース回路4を通じてシステムパ
ス2より処理開始を指示されると、シーケンス制御回路
7は*AENBL信号をオンしてテーブル検索処理を起
動する(a点)。
【0070】復号部5において、制御回路8はシーケン
ス制御回路7に符号データの入力要求を出す。図6の例
では*ARDYがオンしているので、制御回路8は直ち
に1ワードの符号データをインタフェース回路4からテ
ーブル検索回路11にロードし、テーブル検索処理を開
始させる。1符号に対するテーブル検索が完了し、その
復号モード情報およびランレングス情報が確定すると、
制御回路8は*ACMP信号をオンする(b点)。
【0071】シーケンス制御回路7は、*ACPM信号
のオンを検知すると、*AENBL信号をオフし直ちに
再びオンして次の符号についてのテーブル検索処理を開
始させ(c点)、同時にa点からb点で得られたランレ
ングス情報および復号モード情報をレジスタ回路30に
ラッチさせる。
【0072】次にシーケンス制御回路7は必要に応じて
演算回路16にアドレス演算を実行させた後、*BEN
BL信号をオンし画像復元回路17による画像復元処理
を起報する(d点)。
【0073】画像復元回路17は、制御回路9の制御の
下で、レジスタ回路30から復号モード情報を取り込
み、この復号モード情報、演算回路16から出力された
アドレス情報、およびイメージパス1より入力した参照
ラインのイメージデータを用いてイメージデータの復元
処理を行う。
【0074】図6に示した例では、*BRDYがオフで
あるため、画像復元処理は待ち状態となる。ただし、こ
の間においてもテーブル検索処理は実行され、a点から
b点の間で復号された符号についての画像復元が完了す
る前のe点で、次の符号についてのテーブル検索が完了
し、その検索結果情報MODはレジスタ回路30にラッ
チされ、またテーブル検索処理が再び起動される(f
点)。
【0075】その後、*BRDY信号をオンすると、画
像復元処理が実行される。そして、復元イメージデータ
の出力も含めて画像復元処理を完了すると、制御回路9
は*BCPM信号がオンする(g点)。
【0076】シーケンス制御回路7は、*BCPM信号
のオンを検知すると、その時に次の符号についてのテー
ブル検索が完了しているので、必要に応じて演算回路1
6にアドレス演算を実行させてから*BENBL信号を
オンする(h点)。復元部6の画像復元回路17は、制
御回路9の制御の下で、レジスタ回路30から復号モー
ド情報を取り込み、この情報、アドレス情報、および参
照ラインのイメージ情報を用いてイメージデータの復元
および出力を実行する。このように、復号処理と復元処
理とを独立に制御して並行的に実行するため、各処理を
シリアルに実行する方式に比べ、処理時間のオーバラッ
プにより処理全体を高速化することができる。さらに復
号部5および復元部6は他方がデータ入出力待ち状態に
なっても、レジスタ回路30に次に処理すべきテーブル
検索結果が未処理のまま消失するまでの間は処理を実行
可能であるため、上記第1実施例の復号装置よりも入出
力待ちによる処理全体の速度低下を一層確実に回避でき
る。
【0077】
【発明の効果】以上説明したように本発明は、復号手段
による復号処理を制御する第1の制御手段と、復号手段
から出力されるランレングス情報および復号モード情報
を一時的に記憶する記憶手段と、復元手段による復元処
理を制御する第2の制御手段とを備えたことにより、デ
ータ入力待ちによる処理全体の停滞を確実に減らすこと
ができ、復号装置の処理を大幅に高速化できるという効
果を有するものである。
【図面の簡単な説明】
【図1】本発明の第1実施例による復号装置の概略構成
【図2】第1図中のテーブル検索回路の概略構成図
【図3】第1図装置の通常動作説明用タイミング図
【図4】第1図装置のテーブル再検索動作説明用タイミ
ング図
【図5】本発明の第2実施例による復号装置の概略構成
【図6】図5装置の動作説明用タイミング図
【図7】従来の復号装置の概略構成図
【図8】第7図装置の動作説明用タイミング図
【図9】図7中のテーブル検索回路の概略構成図
【符号の説明】
1 イメージパス 2 システムパス 3,4 インタフェース回路 5 復号部 6 復元部 7 シーケンス制御部 8 復号部の制御回路 10 復元部の制御回路 11 テーブル検索回路 12 色フラグ 13 Aカウンタ 14 Bカウンタ 16 演算回路 17 画像復元回路 23 パラレル/シリアル変換回路 24 データ選択回路 25 検索済み符号データ記憶用シフトレジスタ 30 テーブル検索結果記憶用レジスタ回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 符号データの復号処理を実行し、処理結
    果としてランレングス情報および復号モード情報を出力
    する復号手段と、この復号手段による復号処理を制御す
    る第1の制御手段と、前記復号手段から出力されるラン
    レングス情報および復号モード情報を一時的に記憶する
    記憶手段と、この記憶手段に記憶されたランレングス情
    報および復号モード情報ならびに参照ラインのイメージ
    データに基づき、復号ラインのイメージデータを復元す
    る復元手段と、この復元手段による復元処理を制御する
    第2の制御手段とを備えた復号装置。
JP5985893A 1993-03-19 1993-03-19 復号装置 Pending JPH0654212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5985893A JPH0654212A (ja) 1993-03-19 1993-03-19 復号装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5985893A JPH0654212A (ja) 1993-03-19 1993-03-19 復号装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63104568A Division JPH01274565A (ja) 1988-04-27 1988-04-27 復号装置

Publications (1)

Publication Number Publication Date
JPH0654212A true JPH0654212A (ja) 1994-02-25

Family

ID=13125306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5985893A Pending JPH0654212A (ja) 1993-03-19 1993-03-19 復号装置

Country Status (1)

Country Link
JP (1) JPH0654212A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134575A (en) * 1979-04-06 1980-10-20 Fujitsu Ltd Restoring system for compressed data
JPS61123278A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd デイザ画像デ−タ復元回路
JPS62283778A (ja) * 1986-02-28 1987-12-09 Toshiba Corp 2値デ−タ伸長処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134575A (en) * 1979-04-06 1980-10-20 Fujitsu Ltd Restoring system for compressed data
JPS61123278A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd デイザ画像デ−タ復元回路
JPS62283778A (ja) * 1986-02-28 1987-12-09 Toshiba Corp 2値デ−タ伸長処理装置

Similar Documents

Publication Publication Date Title
JP2535518B2 (ja) デ−タ処理システム
US4800441A (en) Binary data compression and expansion processing apparatus
US20010024448A1 (en) Data driven information processing apparatus
US5390224A (en) Clock control apparatus
JPH0220195B2 (ja)
GB2029612A (en) Data buffer control system
JPH05145770A (ja) 符号・復号化装置
JPH0654212A (ja) 復号装置
US5617433A (en) Serial data transfer apparatus
US5481753A (en) I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data
US5020081A (en) Communication link interface with different clock rate tolerance
JPH0575310B2 (ja)
JP2002077637A (ja) 画像符号化装置及び画像符号化方法
US6088400A (en) Receiving device for synchronous serial transmission data
JPS62141875A (ja) 復号誤り伝播防止方式
JPS6054042A (ja) デ−タ転送方法及び装置
EP0273119A2 (en) Addressing circuit for a vector processor
US6925111B2 (en) Data communication method and communication control apparatus
JPH05100883A (ja) データ処理用半導体装置
JP2799404B2 (ja) 符号化・復号化装置
JPH0254328A (ja) プリンタにおけるタイムオーバ防止方式
JPS58178468A (ja) デ−タ処理システムの割込方式
JPH0258977A (ja) 符号化・復号化システム
JP2643399B2 (ja) 情報処理装置
JPH02237375A (ja) 二次元逐次符号化データの復元方式