JPH0653840A

JPH0653840A - 可変長復号器

Info

Publication number: JPH0653840A
Application number: JP20242792A
Authority: JP
Inventors: Shinichi Uramoto; 紳一浦本; Akihiko Takahata; 明彦高畠
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-07-29
Filing date: 1992-07-29
Publication date: 1994-02-25
Anticipated expiration: 2015-01-31
Also published as: FR2694425B1; DE4322995A1; JP3003894B2; DE4322995C2; FR2694425A1

Abstract

(57)【要約】【目的】テーブルメモリの容量を小さくすることによ
り、集積化に適したより小さな回路規模を有する可変長
復号器を提供することである。【構成】複数の可変長符号が各可変長符号の所定のビ
ット列に基づいて複数のグループＧ１〜Ｇ４に分類され
る。テーブルメモリ２１ａのアドレス空間が複数のグル
ープＧ１〜Ｇ４に対応する複数のバンクＢＡ０〜ＢＡ３
に分割される。各グループの符号情報が、対応するバン
クにおいて対応する可変長符号の所定のビット列により
指定されるアドレスに格納される。バンク選択回路２２
は、与えられた可変長符号の所定のビット列Ｂ０〜Ｂ５
に基づいてバンクＢＡ０〜ＢＡ３のいずれかを選択す
る。ビットセレクタ２３は、バンク選択回路２２の出力
に応答して、与えられた可変長符号の対応するビット列
を、テーブルメモリ２１ａにアドレス信号として与え
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は可変長復号器に関し、
特にテーブルルックアップを用いて可変長符号を復号す
る可変長復号器に関する。

【０００２】

【従来の技術】画像処理においては、画像信号の冗長度
を利用してデータ量を圧縮する画像の高能率符号化方式
が採用されている。また、この高能率符号化方式におい
てさらにデータ量を低減するために可変長符号化処理が
行なわれる。可変長符号化とは、確率的に出現頻度の高
い入力データに対してデータ長の短い符号を割当て、出
現頻度の低い入力データに対してデータ長の長い符号を
割当てることにより、総符号量を削減するものである。

【０００３】図１７に画像データの符号化処理を行なう
装置の構成を示し、図１８に圧縮された画像データの復
号処理を行なう装置の構成を示す。

【０００４】図１７において、ＤＣＴ（Ｄｉｓｃｒｅｔ
ｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ）処理装置１０
０は、画像データに直交変換処理（ＤＣＴ処理）を施し
てＤＣＴ係数を出力する。このＤＣＴ係数は画像の空間
周波数成分に相当する。このＤＣＴ処理によって画像デ
ータが有する空間的な冗長度が抽出される。量子化器２
００は、ＤＣＴ係数に量子化処理を施して固定長データ
からなる量子化インデックスを出力する。それにより、
抽出された冗長度が取除かれる。可変長復号器３００
は、固定長データからなる量子化インデックスを可変長
符号に符号化する。それにより、圧縮された画像データ
が得られる。

【０００５】図１８において、可変長復号器４００は、
可変長符号で表わされた圧縮データを固定長データに復
号し、それを量子化インデックスとして出力する。逆量
子化器５００は、量子化インデックスに逆量子化処理を
施してＤＣＴ係数を出力する。このＤＣＴ係数は画像の
空間周波数成分に相当する。逆ＤＣＴ処理装置６００
は、ＤＣＴ係数に直交変換処理（逆ＤＣＴ処理）を施し
て画像データを再生する。

【０００６】このように、画像データの復号処理におい
ては、可変長符号からなる圧縮データを固定長データか
らなる量子化インデックスに復号するために可変長復号
器４００が用いられる。

【０００７】図１９は、従来の可変長復号器の構成を示
すブロック図である。この可変長復号器は、テーブルル
ックアップを用いて復号処理を行なう。

【０００８】可変長符号入力回路１０には、信号線Ｌ１
を介して可変長符号がシリアルに与えられる。可変長符
号入力回路１０は、シリアルに与えられる可変長符号を
パラレル形式の可変長符号に変換し、パラレルな可変長
符号を信号線Ｌ２を介して復号テーブル２０のアドレス
入力端子Ａに与える。また、可変長符号入力回路１０
は、信号線Ｌ５を介して制御信号ＣＮＴを復号テーブル
２０に与える。

【０００９】復号テーブル２０は、制御信号ＣＮＴに応
答して可変長符号を復号し、固定長データをデータ入力
端子Ｄから信号線Ｌ３に出力する。同時に、復号テーブ
ル２０は、可変長符号の符号長を信号線Ｌ４を介して可
変長符号入力回路１０に与える。信号線Ｌ２は、可変長
符号の最大符号長に相当する信号線幅を有する。

【００１０】図２０は、従来の可変長復号器に含まれる
復号テーブルの構成を示す図である。復号テーブル２０
はテーブルメモリ２１を含む。テーブルメモリ２１は、
たとえば図２１に示す対応テーブルを記憶している。こ
の対応テーブルは、可変長符号、固定長データおよび可
変長符号の符号長の間の対応を示している。以下、固定
長データとそれに対応する可変長符号の符号長とを総称
して符号情報と呼ぶ。

【００１１】実際には、テーブルメモリ２１のアドレス
空間において、固定長データおよび符号長からなる各符
号情報が、対応する可変長符号により示されるアドレス
に格納される。

【００１２】たとえば、アドレス“１ＸＸＸＸＸＸＸＸ
ＸＸ”には固定長データ“０”および符号長“１”が格
納され、アドレス“０１１ＸＸＸＸＸＸＸＸ”には固定
長データ“１”および符号長“３”が格納される。ここ
で、Ｘは０または１を表わしている。また、アドレス
“００００００１１０００”には固定長データ“３２”
および符号長“１１”が格納される。図２１の例では、
可変長符号の最大符号長は１１である。

【００１３】図２０のテーブルメモリ２１には、パラレ
ルな可変長符号が、１１ビットの信号線幅を有する信号
線Ｌ２を介してアドレス信号として与えられる。最大符
号長よりも短い符号長の可変長符号が与えられるときに
は、アドレス信号の１１ビットＡ０〜Ａ１０のうち、そ
の可変長符号に相当する上位のビットが有効ビットとな
り、残りの下位のビットが無効ビットとなる。

【００１４】たとえば、可変長符号が“１”であれば、
アドレス信号の最上位ビットＡ０のみが有効ビットであ
り、残りの下位１０ビットＡ１〜Ａ１０は無効ビットで
ある。また、可変長符号が“０１１”であれば、アドレ
ス信号の上位３ビットＡ０，Ａ１，Ａ２が有効ビットで
あり、残りの下位８ビットＡ３〜Ａ１０が無効ビットで
ある。

【００１５】したがって、無効ビットがいずれの値であ
っても与えられた可変長符号に対応する正しい符号情報
を得るためには、テーブルメモリ２１のアドレス空間に
おいて、有効な上位ビットが共通するすべてのアドレス
に同一の符号情報を格納する必要がある。

【００１６】たとえば、固定長データ“０”および符号
長“１”は、２¹⁰個のアドレス“１０００００００００
０”，“１０００００００００１”，…，“１１１１１
１１１１１１”に格納され、固定長データ“１”および
符号長“３”は、２⁸個のアドレス“０１１０００００
０００”，“０１１０００００００１”，…，“０１１
１１１１１１１１”に格納される。また、固定長データ
“３２”および符号長“１１”は、アドレス“００００
００１１０００”に格納される。

【００１７】次に、図１９の可変長復号器の動作の一例
を図２２を参照しながら説明する。たとえば可変長符号
“１００１１０１１０００００１１１…”が信号線Ｌ１
を介して可変長符号入力回路１０にシリアルに与えられ
る。可変長符号入力回路１０は、シリアルな可変長符号
の最初の１１ビット“１００１１０１１０００”をアド
レス信号として復号テーブル２０にパラレルに与える。
復号テーブル２０は、制御信号ＣＮＴに応答して、テー
ブルメモリ２１（図２０）のアドレス“１００１１０１
１０００”から固定長データ“０”および符号長“１”
を読出す。符号長“１”は信号線Ｌ４を介して可変長符
号入力回路１０に与えられる。

【００１８】可変長符号入力回路１０は、符号長“１”
に基づいて、シリアルな可変長符号の最初の１ビット
“１”を破棄し、続く１１ビット“００１１０１１００
００”をアドレス信号として復号テーブル２０にパラレ
ルに与える。復号テーブル２０は、制御信号ＣＮＴに応
答して、テーブルメモリ２１のアドレス“００１１０１
１００００”から固定長データ“３”および符号長
“４”を読出す。符号長“４”は、信号線Ｌ４を介して
可変長符号入力回路１０に与えられる。

【００１９】可変長符号入力回路１０は、符号長“４”
に基づいて、シリアルな可変長データの最初の４ビット
“００１１”を破棄し、続く１１ビット“０１１０００
００１１１”をアドレス信号として復号テーブル２０に
パラレルに与える。復号テーブル２０は、制御信号ＣＮ
Ｔに応答して、テーブルメモリ２１のアドレス“０１１
０００００１１１”から固定長データ“１”および符号
長“３”を読出す。

【００２０】このようにして、テーブルルックアップに
よって復号テーブル２０から可変長符号に対応する固定
長データおよび符号長が順次出力される。

【００２１】

【発明が解決しようとする課題】上記のように従来の可
変長復号器の復号テーブルでは、最大符号長よりも短い
符号長の可変長符号が与えられたときには、アドレス信
号の一部の上位ビットのみが可変長符号により決定さ
れ、残りの下位ビットは無効になる。そのため、同一の
符号情報をテーブルメモリ２１の複数のアドレスに格納
する必要があり、余分なアドレス空間が必要となる。

【００２２】可変長符号の最大符号長をＮとすると、テ
ーブルメモリ２１に必要なアドレス空間は２^Nワードと
なる。たとえば、図２１に示す可変長符号の場合、最大
符号長が１１ビットであり、符号の数は３３個である。
それにもかかわらず、図２０に示される復号テーブル２
０の構成によれば、テーブルメモリ２１は、２¹¹＝２０
４８ワードのアドレス空間を必要とする。このように、
符号の数と比較して非常に大きなアドレス空間が必要と
なる。

【００２３】大きなアドレス空間を有するメモリは大き
な面積を有し、かつその消費電力も大きくなる。そのた
め、特に半導体集積回路により可変長復号器を構成する
場合には、可変長復号器の集積化が妨げられ、さらに、
可変長復号器を含む画像復号化装置の集積化も妨げられ
る。

【００２４】この発明の目的は、最大符号長よりも短い
符号長の可変長符号が格納される余分な格納領域が低減
され、集積化に適したより小さな回路規模を有する可変
長復号器を提供することである。

【００２５】

【課題を解決するための手段】（１）第１の発明第１の発明に係る可変長復号器は、記憶手段、バンク選
択手段およびビット選択手段を備える。

【００２６】記憶手段は、複数のバンクに分割されたア
ドレス空間を有し、複数の可変長符号と複数の可変長符
号をそれぞれ復号するための複数の情報との対応を示す
テーブルを記憶する。

【００２７】テーブルの複数の可変長符号および複数の
情報は、各可変長符号の予め定められた１以上のビット
からなる第１のビット列に基づいて複数のグループに分
類される。複数のグループは複数のバンクにそれぞれ対
応する。

【００２８】記憶手段は、各グループ内の各情報を、対
応するバンクにおいて、対応する可変長符号の１以上の
ビットからなる第２のビット列が示すアドレスに記憶す
る。第２のビット列は各グループごとに定められる。

【００２９】バンク選択手段は、与えられた可変長符号
の第１のビット列に基づいて記憶手段の複数のバンクの
いずれかを選択する。

【００３０】ビット選択手段は、バンク選択手段の出力
信号に応答して、与えられた可変長符号の対応する第２
のビット列を選択し、それをアドレス信号として記憶手
段に与える。

【００３１】（２）第２の発明第２の発明に係る可変長復号器は、記憶手段、領域選択
手段、バンク選択手段およびビット選択手段を備える。

【００３２】記憶手段は、各々が複数のバンクに分割さ
れた複数の領域を含むアドレス空間を有し、複数の可変
長符号と複数の可変長符号をそれぞれ復号するための複
数の情報との対応をそれぞれ示す複数種類のテーブルを
記憶する。

【００３３】複数の領域は複数種類のテーブルにそれぞ
れ対応する。各テーブルの複数の可変長符号および複数
の情報は、各可変長符号の予め定められた１以上のビッ
トからなる第１のビット列に基づいて複数のグループに
分類される。複数のグループは対応する領域内の複数の
バンクに対応する。

【００３４】記憶手段は、各テーブルの各グループ内の
各情報を、対応する領域内の対応するバンクにおいて、
対応する可変長符号の１以上のビットからなる第２のビ
ット列が示すアドレスに記憶する。第２のビット列は各
グループごとに定められる。

【００３５】領域選択手段は、所定の信号に応答して、
複数種類のテーブルのいずれかを選択するために記憶手
段の複数の領域のいずれかを選択する。

【００３６】バンク選択手段は、与えられた可変長符号
の第１のビット列に基づいて記憶手段の選択された領域
内の複数のバンクのいずれかを選択する。

【００３７】ビット選択手段は、バンク選択手段の出力
信号に応答して、与えられた可変長符号の対応する第２
のビット列を選択し、それをアドレス信号として記憶手
段に与える。

【００３８】（３）第３の発明第３の発明に係る可変長復号器は、記憶手段、バンク選
択手段およびビット選択手段を備える。

【００３９】記憶手段は、複数のバンクに分割されたア
ドレス空間を有し、複数の可変長符号と複数の可変長符
号をそれぞれ復号するための複数の情報との対応を示す
テーブルを記憶する。

【００４０】テーブルの複数の可変長符号および複数の
情報は、各可変長符号の予め定められた１以上のビット
からなる第１のビット列に基づいて複数のグループに分
類される。複数のグループは複数のバンクにそれぞれ対
応する。

【００４１】記憶手段は、各グループ内の各情報を、対
応するバンクにおいて、対応する可変長符号の１以上の
ビットからなる第２のビット列が示すアドレスに記憶す
る。第２のビット列は各グループごとに定められる。

【００４２】バンク選択手段は、与えられた可変長符号
の第１のビット列に基づいて記憶手段の複数のバンクの
いずれかをソフトウェアによる条件判断によって選択す
る。

【００４３】ビット選択手段は、バンク選択手段の出力
信号に応答して、与えられた可変長符号の対応する第２
のビット列を選択し、それをアドレス信号として記憶手
段に与える。

【００４４】

【作用】第１、第２および第３の発明に係る可変長復号
器においては、複数の可変長符号が各可変長符号の第１
のビット列（ビットフィールド）に基づいて複数のグル
ープのいずれかに分類され、各グループが記憶手段の異
なるバンクに割当てられる。各グループの各情報は、対
応するバンクにおいて対応する可変長符号の第２のビッ
ト列（ビットフィールド）により示されるアドレスに格
納される。

【００４５】そのため、与えられた可変長符号の第１の
ビット列に基づいてバンクが選択され、その可変長符号
の第２のビット列に基づいて、選択されたバンク内のア
ドレスが指定される。その結果、同一の情報が格納され
るアドレスの数が低減される。

【００４６】このように、可変長符号の一部のビットを
用いて記憶手段のアドレス指定が行なわれるので、テー
ブルを記憶するために必要なアドレス空間を小さくする
ことができる。すなわち、可変長符号の符号列（ビット
列）に固有の性質を利用して、記憶手段のアドレス空間
の有効利用が図られる。

【００４７】特に、第２の発明に係る可変長復号器によ
れば、複数種類のテーブルを小さなアドレス空間により
記憶することができる。

【００４８】また、第３の発明に係る可変長復号器によ
れば、ソフトウェアにより可変長符号を復号することが
できる。

【００４９】

【実施例】（１）第１の実施例図１は、第１の実施例による可変長復号器の構成を示す
ブロック図である。図１の可変長復号器が図１９の可変
長復号器と異なるのは、復号テーブル２０ａの構成が復
号テーブル２０の構成と異なる点である。他の部分の構
成は、図１９に示される構成と同様である。

【００５０】図２は、復号テーブル２０ａの構成を示す
ブロック図である。復号テーブル２０ａは、テーブルメ
モリ２１ａ、バンク選択回路２２およびビットセレクタ
２３を含む。

【００５１】テーブルメモリ２１ａのアドレス空間は複
数のバンクに分割されている。この実施例では、図３に
示すように、テーブルメモリ２１ａのアドレス空間は４
つのバンクＢＡ０，ＢＡ１，ＢＡ２，ＢＡ３に分割され
ている。

【００５２】テーブルメモリ２１ａは、たとえばＲＯＭ
（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）からなる。この
ＲＯＭは、７ビットのアドレス入力を有し、１２８ワー
ドのデータを記憶する。各データのビット幅は１０ビッ
トである。

【００５３】図２において、信号線Ｌ２には、図１の可
変長符号入力回路１０から１１ビットＢ０〜Ｂ１０のパ
ラレルな可変長符号が与えられる。可変長符号の上位６
ビットＢ０〜Ｂ５はバンク選択回路２２に与えられ、可
変長符号の全ビットＢ０〜Ｂ１０がビットセレクタ２３
に与えられる。

【００５４】バンク選択回路２２は、可変長符号の６ビ
ットＢ０〜Ｂ５に応答して、２ビットのバンク選択信号
ＢＳＬを発生する。バンク選択信号ＢＳＬは、アドレス
信号の上位２ビットＡ０，Ａ１としてテーブルメモリ２
１ａに与えられる。また、バンク選択信号ＢＳＬはビッ
トセレクタ２３にも与えられる。

【００５５】ビットセレクタ２３は、バンク選択信号Ｂ
ＳＬに応答して、可変長符号の１１ビットＢ０〜Ｂ１０
のうち５ビットを選択し、選択された５ビットをアドレ
ス信号の下位５ビットＡ２〜Ａ６としてテーブルメモリ
２１ａに与える。

【００５６】アドレス信号の上位２ビットＡ０，Ａ１に
よりテーブルメモリ２１ａ内の４つのバンクＢＡ０〜Ｂ
Ａ３の１つが選択される。また、アドレス信号の下位５
ビットＡ２〜Ａ６により、各バンク内のアドレスが指定
される。制御信号ＣＮＴに応答して、選択されたバンク
内のアドレスから符号情報が読出され、データ出力端子
Ｄを介して信号線Ｌ３，Ｌ４に与えられる。

【００５７】テーブルメモリ２１ａには、たとえば図４
に示す対応テーブルが記憶されている。対応テーブル
は、可変長符号と符号情報（固定長データおよび符号
長）との対応を示している。

【００５８】図４の対応テーブル内の可変長符号および
符号情報は、次の規則に従って第１ないし第４のグルー
プＧ１〜Ｇ４に分類される。ここで、最大符号長（１１
ビット）の可変長符号の左端のビットを最上位ビットＢ
₀とし、右端のビットを最下位ビットＢ₁₀とする。

【００５９】上位４ビットＢ₀〜Ｂ₃について次の関係
を満足する可変長符号を第１のグループＧ１に分類す
る。

【００６０】Ｂ₀＋Ｂ₁＋Ｂ₂＋Ｂ₃≠０ …（１）上位５ビットＢ₀〜Ｂ₄について次の関係を満足する可
変長符号を第２のグループＧ２に分類する。

【００６１】Ｂ₀＋Ｂ₁＋Ｂ₂＋Ｂ₃＝０かつＢ₄＝１ …（２）上位６ビットＢ₀〜Ｂ₅について次の関係を満足する可
変長符号を第３のグループＧ３に分類する。

【００６２】Ｂ₀＋Ｂ₁＋Ｂ₂＋Ｂ₃＋Ｂ₄＝０かつＢ₅＝１ …（３）上位６ビットＢ₀〜Ｂ₅について次の関係を満足する可
変長符号を第４のグループＧ４に分類する。

【００６３】Ｂ₀＋Ｂ₁＋Ｂ₂＋Ｂ₃＋Ｂ₄＋Ｂ₅＝０ …（４）第１ないし第４のグループＧ１，Ｇ２，Ｇ３，Ｇ４は、
テーブルメモリ２１ａのバンクＢＡ０，ＢＡ１，ＢＡ
２，ＢＡ３にそれぞれ割当てられる。

【００６４】第１のグループＧ１内の各符号情報は、対
応する可変長符号の上位５ビットＢ ₀〜Ｂ₄により指定
されるバンクＢＡ０内のアドレスに格納される。第２の
グループＧ２内の各符号情報は、対応する可変長符号の
５ビットＢ₄〜Ｂ₈により指定されるバンクＢＡ１内の
アドレスに格納される。第３のグループＧ３内の各符号
情報は、対応する可変長符号の５ビットＢ₆〜Ｂ₁₀によ
り指定されるバンクＢＡ２内のアドレスに格納される。
第４のグループＧ４内の各符号情報は、対応する可変長
符号の５ビットＢ₆〜Ｂ₁₀により指定されるバンクＢＡ
３内のアドレスに格納される。

【００６５】図５、図６、図７および図８は、テーブル
メモリ２１ａのバンクＢＡ０，ＢＡ１，ＢＡ２，ＢＡ３
にそれぞれ格納される符号情報を示す図である。

【００６６】図５に示すように、たとえば、バンクＢＡ
０内のアドレス“１ＸＸＸＸ”には固定長データ“００
００００”（＝“０”）および符号長“０００１”（＝
“１”）が格納される。バンクＢＡ０内のアドレス“０
１１ＸＸ”には固定長データ“０００００１”（＝
“１”）および符号長“００１１”（＝“３”）が格納
される。

【００６７】図６に示すように、たとえば、バンクＢＡ
１内のアドレス“１１１ＸＸ”に固定長データ“０００
１１１”（＝“７”）および符号長“０１１１”（＝
“７”）が格納される。また、バンクＢＡ１内のアドレ
ス“１１０ＸＸ”に固定長データ“００１０００”（＝
“８”）および符号長“０１１１”（＝“７”）が格納
される。

【００６８】図７に示すように、たとえば、バンクＢＡ
２内のアドレス“１１ＸＸＸ”には固定長データ“００
１１０１”（＝“１３”）および符号長“１０００”
（＝“８”）が格納される。また、バンクＢＡ２内のア
ドレス“１０ＸＸＸ”には固定長データ“００１１１
０”（＝“１４”）および符号長“１０００”（＝
“８”）が格納される。

【００６９】図８に示すように、たとえば、バンクＢＡ
３内のアドレス“１１１１１”には固定長データ“０１
１００１”（＝“２５”）および符号長“１０１１”
（＝“１１”）が格納される。また、バンクＢＡ３内の
アドレス“１１１１０”には固定長データ“０１１０１
０”（＝“２６”）および符号長“１０１１”（＝“１
１”）が格納される。

【００７０】このように、固定長および符号長からなる
各符号情報が、対応する可変長符号の５ビットにより指
定されるアドレスに格納される。

【００７１】図９は、バンク選択回路２２の構成の一例
を示す回路図である。また、図１０は、バンク選択回路
２２の真理値表を示す図である。

【００７２】図９のバンク選択回路２２は、ＮＯＲゲー
ト２２１、ＡＮＤゲート２２２，２２３，２２４、ＯＲ
ゲート２２５，２２６およびインバータ２２７，２２８
を含む。

【００７３】第１のグループＧ１の可変長符号が与えら
れると、その可変長符号のビットＢ０〜Ｂ３の少なくと
も１つは“１”である。それにより、ＮＯＲゲート２２
１の出力は“０”となり、ＡＮＤゲート２２２，２２
３，２２４の出力が“０”となる。したがって、ＯＲゲ
ート２２５，２２６の出力が共に“０”となる。その結
果、バンク選択信号ＢＳＬのビットＡ０が“０”とな
り、ビットＡ１も“０”となる。それにより、バンクＢ
Ａ０が選択される。

【００７４】第２のグループＧ２の可変長符号が与えら
れると、その可変長符号のビットＢ０〜Ｂ３はすべて
“０”でありかつビットＢ４は“１”である。それによ
り、ＮＯＲゲート２２１の出力が“１”となり、ＡＮＤ
ゲート２２２の出力が“１”となる。ＡＮＤゲート２２
３，２２４の出力は“０”となる。したがって、ＯＲゲ
ート２２５の出力が“１”となり、ＯＲゲート２２６の
出力が“０”となる。その結果、バンク選択信号ＢＳＬ
のビットＡ０が“０”となり、ビットＡ１が“１”とな
る。それにより、バンクＢＡ１が選択される。

【００７５】第３のグループＧ３の可変長符号が与えら
れると、その可変長符号のビットＢ０〜Ｂ４はすべて
“０”でありかつビットＢ５は“１”である。それによ
り、ＮＯＲゲート２２１の出力が“１”となり、ＡＮＤ
ゲート２２３の出力が“１”となる。ＡＮＤゲート２２
２，２２４の出力は“０”となる。したがって、ＯＲゲ
ート２２５の出力が“０”となり、ＯＲゲート２２６の
出力が“１”となる。その結果、バンク選択信号ＢＳＬ
のビットＡ０が“１”となり、ビットＡ１が“０”とな
る。それにより、バンクＢＡ２が選択される。

【００７６】第４のグループＧ４の可変長符号が与えら
れると、その可変長符号のビットＢ０〜Ｂ５はすべて
“０”である。それにより、ＮＯＲゲート２２１の出力
が“１”となり、ＡＮＤゲート２２４の出力が“１”と
なる。ＡＮＤゲート２２２，２２３の出力は“０”とな
る。したがって、ＯＲゲート２２５の出力が“１”とな
り、ＯＲゲート２２６の出力も“１”となる。その結
果、バンク選択信号ＢＳＬのビットＡ０が“１”とな
り、ビットＡ１も“１”となる。それにより、バンクＢ
Ａ３が選択される。

【００７７】図１１は、ビットセレクタ２３の構成の一
例を示す図である。図１１のビットセレクタ２３は、デ
コーダ２３０およびセレクタ２３１，２３２，２３３，
２３４，２３５を含む。

【００７８】デコーダ２３０は、バンク選択信号の２ビ
ットＡ０，Ａ１をデコードし、選択信号Ｓ１，Ｓ２，Ｓ
３，Ｓ４のいずれか１つを“１”にする。セレクタ２３
１〜２３５の各々は、４つの入力端子Ｉ１，Ｉ２，Ｉ
３，Ｉ４および１つの出力端子を有する。各セレクタ
は、選択信号Ｓ１〜Ｓ４に応答して、入力端子Ｉ１〜Ｉ
４に与えられる信号のいずれか１つを選択して出力端子
に与える。

【００７９】セレクタ２３１の入力端子Ｉ１，Ｉ２，Ｉ
３には可変長符号のビットＢ０，Ｂ４，Ｂ６がそれぞれ
与えられる。セレクタ２３２の入力端子Ｉ１，Ｉ２，Ｉ
３には可変長符号のビットＢ１，Ｂ５，Ｂ７がそれぞれ
与えられる。セレクタ２３３の入力端子Ｉ１，Ｉ２，Ｉ
３には可変長符号のビットＢ２，Ｂ６，Ｂ８がそれぞれ
与えられる。セレクタ２３４の入力端子Ｉ１，Ｉ２，Ｉ
３には可変長符号のビットＢ３，Ｂ７，Ｂ９がそれぞれ
与えられる。セレクタ２３５の入力端子Ｉ１，Ｉ２，Ｉ
３には可変長符号のビットＢ４，Ｂ８，Ｂ１０がそれぞ
れ与えられる。各セレクタの入力端子Ｉ４には入力端子
Ｉ３と同じビットが与えられる。

【００８０】セレクタ２３１〜２３５から出力されるビ
ットがそれぞれアドレス信号のビットＡ２〜Ａ６として
テーブルメモリ２１ａに与えられる。

【００８１】バンク選択信号のビットＡ０，Ａ１が共に
“０”のときには、選択信号Ｓ１が“１”となる。それ
により、セレクタ２３１〜２３５からそれぞれビットＢ
０〜Ｂ４が出力される。バンク選択信号のビットＡ０，
Ａ１がそれぞれ“０”および“１”であると、選択信号
Ｓ２が“１”になる。それにより、セレクタ２３１〜２
３５からそれぞれビットＢ４〜Ｂ８が出力される。

【００８２】バンク選択信号のビットＡ０，Ａ１がそれ
ぞれ“１”および“０”であると、選択信号Ｓ３が
“１”になる。それにより、セレクタ２３１〜２３５か
らそれぞれビットＢ６〜Ｂ１０が出力される。バンク選
択信号のビットＡ０，Ａ１が共に“１”であると、選択
信号Ｓ４が“１”となる。それにより、セレクタ２３１
〜２３５からそれぞれビットＢ６〜Ｂ１０が出力され
る。

【００８３】図１２は、ビットセレクタ２３の構成の他
の例を示す図である。図１２のビットセレクタ２３は、
セレクタ２４１〜２４５を含む。セレクタ２４１〜２４
５の各々には、バンク選択信号のビットＡ０，Ａ１が与
えられる。各セレクタは、ビットＡ０，Ａ１に応答し
て、入力端子Ｉ１，Ｉ２，Ｉ３，Ｉ４に与えられる信号
のいずれか１つを選択し、それを出力端子に与える。

【００８４】図１１のビットセレクタ２３では５つのセ
レクタ２３１〜２３５に共通にデコーダ２３０が設けら
れているのに対して、図１２のビットセレクタ２３では
５つのセレクタ２４１〜２４５の各々がデコード機能を
有する。図１２のビットセレクタ２３の全体の動作は、
図１１のビットセレクタ２３の動作と同様である。

【００８５】次に、図２に示す復号テーブル２０ａの動
作を説明する。たとえば、復号されるべき可変長符号が
“０１１”であるならば、信号線Ｌ２の上位３ビットに
可変長符号“０１１”が与えられ、残りのビットには８
ビットの無効データが与えられる。この無効データは、
次に復号されるべき可変長符号の一部または全部を含
む。

【００８６】ここでは、信号線Ｌ２に“０１１００００
０１１１”が与えられるものとする。信号線Ｌ２の可変
長符号の上位６ビットＢ０〜Ｂ５（“０１１０００”）
がバンク選択回路２２に与えられ、全ビットＢ０〜Ｂ１
０（“０１１０００００１１１”）がビットセレクタ２
３に与えられる。

【００８７】バンク選択回路２２は、それらのビットＢ
０〜Ｂ５に応答して、バンク選択信号ＢＳＬの２ビット
Ａ０，Ａ１をそれぞれ“０”，“０”にする。それによ
り、テーブルメモリ２１ａのバンクＢＡ０が選択される
（図３参照）。また、ビットセレクタ２３は、バンク選
択信号ＢＳＬに応答して、ビットＢ０〜Ｂ１０のうち５
ビットＢ０〜Ｂ４（“０１１０００”）を選択し、それ
をテーブルメモリ２１ａにアドレス信号として与える。
それにより、バンクＢＡ０内のアドレス“０１１００”
が指定される。その結果、そのアドレス“０１１００”
から固定長データ“０００００１”（＝“１”）および
符号長“００１１”（＝“３”）が読出される。

【００８８】ここでは、一例として、第１のグループＧ
１に属する可変長符号“０１１”の復号処理を説明した
が、他の可変長符号についても同様の処理が行なわれ
る。

【００８９】従来の可変長復号器では、図２１に示す対
応テーブルを記憶するために２０４８ワードのアドレス
空間を有するテーブルメモリ２１が必要である。それに
対して、この実施例による可変長復号器では、図４に示
す対応テーブルを記憶するために１２８ワードのアドレ
ス空間を有するテーブルメモリ２１ａで十分である。

【００９０】このように、この実施例で用いられるテー
ブルメモリ２１ａの容量は、従来のテーブルメモリ２１
の容量の１６分の１となっている。また、テーブルメモ
リ２１ａのビット幅構成はテーブルメモリ２１のビット
幅構成と同じであるので、結果的にテーブルメモリ２１
ａの総ビット数も従来のテーブルメモリ２１の総ビット
数の１６分の１となる。

【００９１】上記実施例では、バンク選択回路２２から
出力される同一のバンク選択信号ＢＳＬがテーブルメモ
リ２１ａおよびビットセレクタ２３の両方に与えられて
いるが、グループの分類を示す異なる信号をテーブルメ
モリ２１ａおよびビットセレクタ２３に与えてもよい。

【００９２】また、上記実施例では、テーブルメモリ２
１ａにＲＯＭを用いているが、テーブルメモリ２１ａを
ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）
で構成することも可能である。

【００９３】さらに、上記実施例では、テーブルメモリ
２１ａのバンクＢＡ０，ＢＡ１，ＢＡ２，ＢＡ３をテー
ブルメモリ２１ａのアドレスの上位ビットで切換えてい
るが、必ずしも上位ビットで切換える必要はない。たと
えば、テーブルメモリ２１ａの最下位から数ビットを用
いてバンクを切換えることも可能である。

【００９４】（２）第２の実施例図２は、第２の実施例による可変長復号器に用いられる
復号テーブルの構成を示すブロック図である。第２の実
施例による可変長復号器の全体の構成は、図１に示され
る構成と同様である。

【００９５】可変長復号器２０ｂは、テーブルメモリ２
１ｂ、バンク選択回路２２およびビットセレクタ２３を
含む。テーブルメモリ２１ｂはＲＯＭからなる。そのＲ
ＯＭは、８ビットのアドレス入力を有し、２５６ワード
のデータを記憶する。各データのビット幅は１０ビット
である。

【００９６】テーブルメモリ２１ｂのアドレス空間は、
各々が複数のバンクに分割された複数の領域を含む。こ
の実施例では、図１４に示すように、テーブルメモリ２
１ｂのアドレス空間が２つの領域Ｒ１，Ｒ２を含む。各
領域は４つのバンクＢＡ０，ＢＡ１，ＢＡ２，ＢＡ３に
分割されている。

【００９７】アドレス信号のビットＡ７によりテーブル
メモリ２１ｂ内の２つの領域Ｒ１，Ｒ２の一方が選択さ
れる。アドレス信号のビットＡ０，Ａ１により各領域内
の４つのバンクＢＡ０〜ＢＡ３の１つが選択される。ア
ドレス信号の５ビットＡ２〜Ａ６により各バンク内のア
ドレスが指定される。

【００９８】テーブルメモリ２１ｂの領域Ｒ１，Ｒ２に
は、それぞれ異なる種類の対応テーブルが記憶されてい
る。領域Ｒ１には第１の実施例におけるテーブルメモリ
２１ａと同様に、たとえば図４に示される対応テーブル
が記憶され、領域Ｒ２には、図４の対応テーブルとは異
なる対応テーブルが記憶される。領域Ｒ２に記憶される
対応テーブルも、図４の対応テーブルと同様に第１ない
し第４のグループＧ１〜Ｇ４に分類され、それぞれバン
クＢＡ０〜ＢＡ３に記憶される。

【００９９】テーブルメモリ２１ｂから信号線Ｌ３，Ｌ
４に出力される符号情報は符号切換信号発生回路３０に
与えられる。符号切換信号発生回路３０は、符号情報に
基づいて符号切換信号ＣＳＷを発生し、それをアドレス
信号のビットＡ７としてテーブルメモリ２１ｂに与え
る。符号切換信号ＣＳＷに応答して領域Ｒ１，Ｒ２に記
憶される対応テーブルの一方が選択され、選択された対
応テーブルを用いて可変長符号が復号される。

【０１００】バンク選択回路２２およびビットセレクタ
２３の構成は、図２に示されるバンク選択回路２２およ
びビットセレクタ２３の構成と同様である。

【０１０１】図１５は、符号切換信号発生回路３０の動
作の一例を示すフローチャートである。ここで、領域Ｒ
１に記憶される対応テーブルをＣＴ１とし、領域Ｒ２に
記憶される対応テーブルをＣＴ２とする。

【０１０２】まず、符号切換信号発生回路３０は、符号
切換信号ＣＳＷを“０”にする。それにより、領域Ｒ１
に記憶される対応テーブルＣＴ１が選択される（ステッ
プＳ１）。次に、符号切換信号発生回路３０は、符号切
換信号ＣＳＷを“１”に設定する。それにより、領域Ｒ
２に記憶される対応テーブルＣＴ２が選択される（ステ
ップＳ２）。

【０１０３】符号切換信号発生回路３０は、テーブルメ
モリ２１ｂから出力される固定長データが“ＥＯＢ”
（エンドオブブロック）であれば、符号切換信号ＣＳＷ
を“０”に設定する。それにより、再び対応テーブルＣ
Ｔ１が選択される（ステップＳ１）。

【０１０４】一方、ステップＳ３において、テーブルメ
モリ２１から出力される固定長データが“ＥＯＢ”でな
いならば、符号切換信号発生回路３０は、符号切換信号
ＣＳＷを“１”に保つ。それにより、対応テーブルＣＴ
２が選択される（ステップＳ２）。

【０１０５】このように、対応テーブルＣＴ１の選択
後、テーブルメモリ２１ｂから“ＥＯＢ”を示す固定長
データが出力されるまで、対応テーブルＣＴ２が繰返し
選択される。

【０１０６】復号テーブル２０ｂを含む可変長復号器
は、異なる対応テーブルを用いて復号される複数種類の
可変長符号が時分割で与えられる場合に用いられる。た
とえば、第１の種類の可変長符号を復号するための対応
テーブルＣＴ１がテーブルメモリ２１ｂの領域Ｒ１に記
憶され、第２の種類の可変長符号を復号するための対応
テーブルＣＴ２がテーブルメモリ２１ｂの領域Ｒ２に記
憶される。

【０１０７】実際には、第１の種類の可変長符号に対応
する符号情報が領域Ｒ１内の対応するバンクに格納さ
れ、第２の種類の可変長符号に対応する符号情報が領域
Ｒ２の対応するバンクに格納される。

【０１０８】符号切換信号ＣＳＷは現在入力されている
可変長符号が第１の種類の可変長符号であるか第２の種
類の可変長符号であるを示す。与えられる可変長符号の
種類が予め定められた規則に従って切換えられる場合に
は、符号切換信号発生回路３０は、その規則に従って符
号切換信号ＣＳＷを発生する。また、与えられる可変長
符号の種類が復号された符号情報に従って決定される場
合には、符号切換信号発生回路３０は、テーブルメモリ
２１ｂから出力される符号情報に基づいて符号切換信号
ＣＳＷを発生する。

【０１０９】このように、上記実施例による可変長復号
器では、複数種類の可変長符号が時分割で与えられる場
合に、符号切換信号ＣＳＷに応答してテーブルメモリ２
１ｂ内の領域を選択することにより、参照すべき対応テ
ーブルの種類が切換えられる。したがって、１つのテー
ブルメモリ２１ｂを用いて複数種類の可変長符号を復号
することが可能となる。

【０１１０】（３）第３の実施例第３の実施例による可変長復号器の復号テーブルはマイ
クロプロセッサまたはデジタルシグナルプロセッサ（Ｄ
ＳＰ）により構成される。この場合、図２に示されるバ
ンク選択回路２２およびビットセレクタ２３の機能は、
ソフトウェア処理により達成される。

【０１１１】図１６は、バンク選択回路２２の機能を実
現するための処理を説明するためのフローチャートであ
る。ここでは、テーブルメモリ２１ａには図４の対応テ
ーブルが記憶されているものとする。その対応テーブル
は、式（１）〜（４）に示す規則に従って第１〜第４の
グループに分類されている。

【０１１２】復号テーブルには、復号されるべき可変長
符号を含む最大符号長形式の可変長符号が入力される。
復号されるべき可変長符号が最大符号長よりも短い符号
長を有する場合には、最大符号長形式の可変長符号の上
位ビットが有効な可変長符号であり、下位ビットが無効
ビットである。まず、上位４ビットＢ０〜Ｂ３がすべて
“０”であるかどうかが判断される（ステップＳ１
１）。上位４ビットＢ０〜Ｂ３のいずれかが“１”であ
れば、バンクＢＡ０が選択される（ステップＳ１２）。

【０１１３】ステップＳ１１において、上位４ビットＢ
０〜Ｂ３がすべて“０”であれば、第５ビットＢ４が
“０”であるかどうかが判断される（ステップＳ１
３）。第５ビットＢ４が“１”であれば、バンクＢＡ１
が選択される（ステップＳ１４）。

【０１１４】ステップＳ１３において、第５ビットＢ４
が“０”であれば、第６ビットＢ５が“０”であるかど
うかが判断される（ステップＳ１５）。第６ビットＢ５
が“１”であれば、バンクＢＡ２が選択される（ステッ
プＳ１６）。

【０１１５】ステップＳ１５において、第６ビットＢ５
が“０”であれば、バンクＢＡ３が選択される（ステッ
プＳ１７）。

【０１１６】図１６に示す各条件判断は、マイクロプロ
セッサまたはデジタルシグナルプロセッサが有する命令
のうちの条件分岐命令により実行することができる。

【０１１７】図１６の処理によりバンクが選択される
と、マイクロプロセッサまたはデジタルシグナルプロセ
ッサに内蔵されたシフタを用いて、入力された可変長符
号がグループに応じて適宜シフトされる。そのシフトさ
れた可変長符号をテーブルメモリ２１ａにアドレス信号
として与えることにより、テーブルメモリ２１ａ内のア
ドレスにアクセスすることができる。

【０１１８】このように、ソフトウェア処理により、第
１の実施例と同様の機能を有する可変長復号器が実現で
きる。

【０１１９】この場合にも、可変長符号を復号するため
にテーブルメモリ２１ａのアドレス空間は１２８ワード
で足りる。したがって、従来のテーブルメモリの１６分
の１のワード数のみが必要となる。

【０１２０】

【発明の効果】第１、第２および第３の発明によれば、
可変長符号の一部のビットを用いて記憶手段のアドレス
指定が行なわれるので、テーブルを記憶するために必要
なアドレス空間を小さくすることができる。したがっ
て、集積化に適したより小さな回路規模を有し、かつ消
費電力が少ない可変長復号器が得られる。

【０１２１】特に、第２の発明によれば、異なる種類の
可変長符号を複数種類の対応テーブルを用いて復号する
ことが可能となる。

【０１２２】また、第３の発明によれば、ソフトウェア
処理により構成される可変長復号器が得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施例による可変長復号器の
全体の構成を示すブロック図である。

【図２】図１の可変長復号器に用いられる復号テーブル
の構成を示すブロック図である。

【図３】図２の復号テーブルに含まれるテーブルメモリ
のアドレス空間を示す図である。

【図４】可変長符号と符号情報との対応を示す対応テー
ブルの一例を示す図である。

【図５】テーブルメモリの１つのバンクに格納される符
号情報を示す図である。

【図６】テーブルメモリの他の１つのバンクに格納され
る符号情報を示す図である。

【図７】テーブルメモリの他の１つのバンクに格納され
る符号情報を示す図である。

【図８】テーブルメモリの残りの１つのバンクに格納さ
れる符号情報を示す図である。

【図９】バンク選択回路の構成の一例を示す回路図であ
る。

【図１０】図９のバンク選択回路の真理値表を示す図で
ある。

【図１１】ビットセレクタの構成の一例を示す図であ
る。

【図１２】ビットセレクタの構成の他の例を示す図であ
る。

【図１３】この発明の第２の実施例による可変長復号器
に用いられる復号テーブルの構成を示すブロック図であ
る。

【図１４】図１３の復号テーブルに含まれるテーブルメ
モリのアドレス空間を示す図である。

【図１５】符号切換信号発生回路の動作の一例を示すフ
ローチャートである。

【図１６】この発明の第３の実施例による可変長復号器
において行なわれるソフトウェア処理を示すフローチャ
ートである。

【図１７】画像データの符号化処理を行なう装置の構成
を示すブロック図である。

【図１８】圧縮された画像データの復号処理を行なう装
置の構成を示すブロック図である。

【図１９】従来の可変長復号器の全体の構成を示すブロ
ック図である。

【図２０】図１９の可変長復号器に用いられる復号テー
ブルの構成を示すブロック図である。

【図２１】可変長符号と符号情報との対応を示す対応テ
ーブルの一例を示す図である。

【図２２】可変長復号器の動作の一例を説明するための
図である。

【符号の説明】

１０可変長符号入力回路２０ａ，２０ｂ復号テーブル２１ａ，２１ｂテーブルメモリ２２バンク選択回路２３ビットセレクタ３０符号切換信号発生回路Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５信号線ＢＡ０，ＢＡ１，ＢＡ２，ＢＡ３バンクＧ１，Ｇ２，Ｇ３，Ｇ４グループなお、各図中同一符号は同一または相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 7/133 Ｚ

Claims

【特許請求の範囲】

【請求項１】可変長符号を復号するための可変長復号
器であって、複数のバンクに分割されたアドレス空間を有し、複数の
可変長符号と前記複数の可変長符号をそれぞれ復号する
ための複数の情報との対応を示すテーブルを記憶するた
めの記憶手段を備え、前記テーブルの前記複数の可変長符号および前記複数の
情報は、各可変長符号の予め定められた１以上のビット
からなる第１のビット列に基づいて複数のグループに分
類され、前記複数のグループは前記複数のバンクにそれ
ぞれ対応し、前記記憶手段は、各グループ内の各情報を、対応するバ
ンクにおいて、対応する可変長符号の１以上のビットか
らなる第２のビット列が示すアドレスに記憶し、前記第
２のビット列は各グループごとに定められ、与えられた可変長符号の前記第１のビット列に基づいて
前記記憶手段の前記複数のバンクのいずれかを選択する
バンク選択手段と、前記バンク選択手段の出力信号に応答して、前記与えら
れた可変長符号の対応する第２のビット列を選択し、そ
れをアドレス信号として前記記憶手段に与えるビット選
択手段とをさらに備えた、可変長復号器。
【請求項２】可変長符号を復号するための可変長復号
器であって、各々が複数のバンクに分割された複数の領域を含むアド
レス空間を有し、複数の可変長符号と前記複数の可変長
符号をそれぞれ復号するための情報との対応をそれぞれ
示す複数種類のテーブルを記憶するための記憶手段を備
え、前記複数の領域は前記複数種類のテーブルにそれぞれ対
応し、各テーブルの前記複数の可変長符号および前記複
数の情報は、各可変長符号の予め定められた１以上のビ
ットからなる第１のビット列に基づいて複数のグループ
に分類され、前記複数のグループは対応する領域内の複
数のバンクにそれぞれ対応し、前記記憶手段は、各テーブルの各グループ内の各情報
を、対応する領域内の対応するバンクにおいて、対応す
る可変長符号の１以上のビットからなる第２のビット列
が示すアドレスに記憶し、前記第２のビット列は各グル
ープごとに定められ、所定の信号に応答して、前記複数種類のテーブルのいず
れかを選択するために前記記憶手段の前記複数の領域の
いずれかを選択する領域選択手段と、与えられた可変長符号の前記第１のビット列に基づいて
前記記憶手段の選択された領域内の前記複数のバンクの
いずれかを選択するバンク選択手段と、前記バンク選択手段の出力信号に応答して、前記与えら
れた可変長符号の対応する第２のビット列を選択し、そ
れをアドレス信号として前記記憶手段に与えるビット選
択手段とをさらに備えた、可変長復号器。
【請求項３】可変長符号を復号するための可変長復号
器であって、複数のバンクに分割されたアドレス空間を有し、複数の
可変長符号と前記複数の可変長符号をそれぞれ復号する
ための複数の情報との対応を示すテーブルを記憶するた
めの記憶手段を備え、前記テーブルの前記複数の可変長符号および前記複数の
情報は、各可変長符号の予め定められた１以上のビット
からなる第１のビット列に基づいて複数のグループに分
類され、前記複数のグループは前記複数のバンクにそれ
ぞれ対応し、前記記憶手段は、各グループ内の各情報を、対応するバ
ンクにおいて、対応する可変長符号の１以上のビットか
らなる第２のビット列が示すアドレスに記憶し、前記第
２のビット列は各グループごとに定められ、与えられた可変長符号の前記第１のビット列に基づいて
前記記憶手段の前記複数のバンクのいずれかをソフトウ
ェアによる条件判断によって選択するバンク選択手段
と、前記バンク選択手段の出力信号に応答して、前記与えら
れた可変長符号の対応する第２のビット列を選択し、そ
れをアドレス信号として前記記憶手段に与えるビット選
択手段とをさらに備えた、可変長復号器。