JPH06509938A - 論理レベルの電流および電圧に独立な抑制システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 論理し・＼ルの電流もよび層重−に独立な抑制システム発明のＭ景 この発明は、一般に、電源から複数の個別の負荷へ、配電システムの流れに沿っ て上流および下流に複数の遮断器を分けて設ける閏の配電システムに関する。

より詳しくは、この発明は、出力駆動回路に独立な出力駆動信号を発生する型の 配電ノステｌ−に用いる、進んだ論理レベルの電流およびＫＩＩに独立な抑制ン ステ１、に関する。

配電ンステｌ、の技術て一般によく知られているように、電源から複数の電気負 荷へ、配電システムの流れに沿って」電流および下流に主・タイ（ｔｉｅ）およ び／または分岐の遮断器なとの複数の保護装置か一般に分けて設けられている。

遮断器は、接続する電気４体やその他の配電設備か１員傷を受けないように、過 剰の電流を遮断するのに用いる。一般に配電システムは、電源の近くに設けて、 その電源から電気をｌｊ給する全ての電気負荷を遮断することかできる上流の保 護装置（すｆ、Ｌｈち主遮断器）を備える。更に、この上流の保護装置に続いて 、遮断能力か次第に小さくなる複数の上流の保護装置（すなわち分岐遮断器）を 備える。対応する「流の各保護装置は、それぞれ保護を目的とする各電気負荷を 遮断することかできる。

動作不良を起こして故障状聾になった場所に最も近い遮断器（すなわち分岐遮断 器）を聞役イーなわち１・・ル・プさせて故障を電源から切り離し、上流（こあ る遮断器（すなわち主またはタイ遮断器）は遮断しないようにするのか一般に望 ましい。

ぞの理由は、主またはタイ遮断器かトリップすると、分岐遮断器に接続する故障 した負荷たけてなく、全配電システムの大きな部分か電源から切り離されるから である。

ｉ＆−て十およびタイ遮断器は、故障条件を検出してからトす・ノブ動作を起こ すまでに、長い遅イ１を持一つ必要かある。各種の故障（すなわち過電流、短絡 、接地）に対して故障条イ′またけを切り離すように主・タイ・分岐遮断器の遅 れ時間を協調させるのは、抑制システムの制御、すなわち抑制信号によって行わ れる。例えば、ある下流の遮断器か故障を検出すると、１つまたは複数の上流の 遮断器に活動状態抑制信号を送って、それらの上流の遮断器か選択された、すな わちプログラムされた時間だけ遅れるよう指示する。しかし上流の遮断器が下流 の遮断器から遅れ信号、すなわち抑制信号を受けない場合は、プログラムされた トリップ遅れ設定か無視されるので、故障条件を検知すると直ちに動作する。

第１図は、同し配電システム内の池の遮断器と通信する従来の抑制システムを示 す。図１は、Ｎチャンネル電界効果トランジスタ２の形の単一の出力駆動装置を 備える。上流抑制信号はトランジスタのソース電極で発生して、出力端子６を介 して複数の抑制負荷４に接続する。この抑制信号を用いて、多数の上流の遮断器 に短絡または接地の故障情報を与える。抑制負荷４は上流の遮断器の数によって 定義されるので、この負荷は時間によって増加する。ソース電極に流れる駆動電 流の量は、ゲート対ソース電圧Ｖ。８によって決まることか知られている。

従って、上流の遮断器の数に応して負荷か増すにつれて、出力端子６の電圧、す なわちトランジスタ２のソース電極の電圧か上昇を開始し、電圧Ｖ。、は減少し てトランジスタ２は遮断し始める。ソース電圧が十分高くなると、トランジスタ の駆動電流か電圧Ｖ。８ては流れなくなる。その結果、出力端子６の電圧は活動 状態抑制信号を出すのに必要なレベルに達しない。すると、接地故障および短絡 情報を正しく伝えるために各種の下流の遮断器が受ける上流抑制信号は誤ったも のになる。

第２図は別の従来の抑制システムを示す。第２図は、ＮＰＮ型バイポーラトラン ジスタ２ａの形の単一の出力駆動装置を備える。上流抑制信号は、トランジスタ ２ａのエミッタで発生し、出力端子６を介し複数の抑制負荷４に接続する。エミ ッタの出力駆動の量についても、トランジスタ２ａの直流電流ゲインにそのベー ス電流を掛けたものに制限されることか知られている。従って、抑制負荷か増加 すると、出力端子６の電圧か同様に活動状態抑制信号に必要なレベル以下に減少 する。

？にって、出力駆動装置の駆動電１「／電；ｈ特性に独立な出力駆動を発生ずる 抑制システムか望まれる。従って、この発明は、第１図および第２図の従来の抑 制システムを改良したものを提供する。より詳しくいうと、この発明における論 理レベルの電流および７ｒｉ、千に独立な抑制システムは、第１１−ランジスタ 、第２トランジスタ、負荷抵抗器で構成する出力駆動回路を備える。

発明の概要 従って、この発明の一般的な目的は、比較的簡単にかつ経済的に製作し組み立て ることかできて、しかも従来の回路の欠点を克服する、配電システム用の進んだ 抑制システムを提供することである。

この発明の１つの目的は、出力駆動回路に独立な上流抑制信号を発生する、進ん だ抑制システムを提供することである。

この発明の別の目的は、出力駆動回路に独立て同時に短絡保護を与える出力駆動 信号を発生する、進んだ論理レベルの電流および電圧に独立な抑制システムを提 供することである。

この発明の更に別の目的は、第１トランジスタ、第２トランジスタ、負荷抵抗器 から構成する出力駆動回路を備える、進んだ論理レベルの電流および電圧（こ独 立な抑制システムを提供することである。

これらの目的に従って、この発明は電源から複数の別個の抑制負荷へ、配電シス テムの流れに沿って上流および下流に複数の遮断器を分けて設ける型の配電シス テムに用いる、論理レベルの電流および電圧の抑制システムを提供すること（こ 関する。この抑制システムは、出力駆動回路に独立な上流抑制信号を発生する。

この抑制システムは、論理制ｉ１＋回路および出力駆動回路を備える。論理制御 回路は、−上流の論理信号に応答して上流論理抑制信号を発生する。

出力駆動回路は、第１１・→〉ジスタ、第２トランノスタ、負荷抵抗器で構成す る。第１１・→ンノスタの一方の導通路電極は負荷抵抗器を介して電源電圧に接 続し、他方の導通路ａは接地ボテンシャルに接続する。第１トランジスタの制御 電極は、」電流抑制御３号を受けるように接続する。第２トランジスタの第１導 通路電極も電源電圧に接続し、他方の導通路電極は、出力駆動端１に結合して上 流抑制信号を発生ずる。第２トランンスタの制御電極は、負荷抵抗器と第１トラ ンジスタの−Ｉ〕−の・り通路電極の接合・、１人に接続する。複数の個別の抑 制負荷か出力端子に接続する。

図面の簡単な説明 この発明の上記およびその他の目的と利点は、添付の図面と共に以下の詳細な説 明を読めはよく理解できる。各図面の同し参照数字は対応する部分を示す。

第１図は、単一の電界効果トランジスタを用いる従来の抑制システムの回路図で ある。

第２図は、単一のバイポーラトランジスタを用いる従来の別の抑制システムの略 図である。

第３図は、この発明の原理に従って構成した抑制システムの回路図である。

望ましい実施態様の説明 第３図は、この発明の原理に従って構成した配電システム内の他の遮断器と通信 するのに用いる、論理レベルの電流および電圧に独立な抑制システム１０の回路 図である。抑制システム１０は論理レベル出力制御回路１２と出力駆動回路１４ を備える。抑制システムは、出力駆動回路１４の駆動電圧および電流特性に独立 な出力駆動、すなわち抑制出力信号Ｒ３を出力駆動端子１６に与えるように設計 される。抑制出力信号Ｒ３は、短絡または接地の故障条件に関連する下流の抑制 信号の活動または非活動情報の状態を与える。出力端子１６は複数の個別の抑制 負荷１８に接続する。個別の抑制負荷１８は可変で、任意の数の上流の遮断器に よって形成する。

論理レベル出力駆動回路１２は、対応する下流の抑制信号の活動または非活動情 報の状態を示す複数の下流の論理信号ＤＩ、Ｄ２１．．．　、Ｄｎを各入力端子 ２０ａ、２０ｂ５．、　．２Ｏｎに受ける。ＤｌからＤｎまでの各論理信号は高 論理レベルか低論理レベルである。論理回路１２は、下流の論理信号に基づいて 上流論理抑制信号ＵＲを出力端子２に発生する。上流論理抑制信号ＵＲの活動状 態は高論理レベルであり、その非活動論理状態は低論理レベルに対応する。通常 、上流論理抑制信号ＵＲは、非活動的、すなオ）ち抑制なしく低論理レベル）で ある。

出力駆動回路１４は、Ｎチャンネル電界効！＄１−ランジスタＱ１、ｐチャンネ ル電界２１１果トランジスタＱ２、第１抵抗器Ｒ１、第２抵抗ｋＲ２を備える。

Ｎチャシフ、ルＩ−ランノスタＱ１のゲート電極は、制御回路１２の出力端子２ ２に接続して上流論理抑制信号ＵＲを受ける。１〜ランジスタＱ１の１−レン電 極は、抵抗器Ｒ１の一端とｐチャンネルトランジスタＱ２のゲートに接続する。

第１抵抗器Ｒ１の他端は、一般に＋５．０ホルトの電源ポテンシャル、すなわち 電圧Ｖｄｄに接続する。トランジスタＱｌのソース電極は、接地ポテンシャルＧ ＮＤに接続する。

ｐチャンネルトランジスタＱ２のソースを極も電源電圧Ｖｄｄに接続する。トラ ンジスタＱ２のドレン電極は、第２抵抗器Ｒ２の一端に接続する。第２抵抗器Ｒ ２の他端は、出力駆動端子Ｉ６に接続して抑制出力信号Ｒ３を発生する。

この発明の抑制システムＩＯの動作を次に説明する。通常の動作状態（すなわち 抑制ないては、ＮチャンネルトランジスタＱｌのゲートは低論理レベルにある。

従ってトランジスタＱｌは非導通であり、従ってトランジスタＱ２も非導通であ る。その結果、出力駆動端子１６の抑制出力信号Ｒ３は非活動状態である。

しかし、１つまたは複数の下流の論理信号か活動状態になって、対応する下流の 遮断器か短絡または接地の故障条件になったことを示すと、これに応答して上流 論理抑制信号ＵＲか高論理レベルになり、トランジスタＱ１は、そのチーｌ−電 圧かゲート・ソース電圧しきい値を越えると、導通になる。

その結果、ｐチャンネルトランジスタＱ２のゲート電極は、接地ポテンシャルに 引っ張られ、トランジスタＱ２は導通になる。このようにして駆動電流か電源電 圧からソース・トレン導通路と第２抵抗器Ｒ２を通って抑制負荷１８に供給され る。出力端子１６に接続する上流の遮断器の数か増えることにより抑制負荷１８ か増加したとき、トランジスタＱ２の導通状態は、活動状態の抑制出力信号Ｒ３ の増加した電流によっては影響されない。その理由は、抑制負荷とは独立の第１ 抵抗器Ｒ１にかかる電圧降下によってゲート対ソース電圧ＶＧ８か決まるからで ある。

次に、抑制負荷を駆動する電流の量を抵抗器Ｒ２の値の選択によって決める。

元来、抵抗器Ｒ２と抑制負荷１８は、電源電圧Ｖｄｄの電圧分割器を形成する。

この抵抗器Ｒ２は電流制限抵抗の作用をして、出力駆動回路Ｉ４か短絡条件にな らないように保護することか分かる。

上に説明した抑制システムの開示を完全にするために、次の代表的な値と要素を 示すか、これに限られるわけてはない。これらの値と要素は、ここに記述した発 明の望ましい実施態様に用いたものである。

ＲＩ　ＩＯＫオーム Ｒ２６８０オーム ＱＩ　ＢＳ！７０ Ｑ２　Ｂ５２５０ 上に詳細に説明したことから、この発明か論理レベルの電流と電圧に独立な進ん た抑制システムであって、出力駆動回路に独立な上流抑制信号を発生することか わかる。この抑制システムは、第１トランジスタ、第２トランジスタ、負荷抵抗 器から構成される出力駆動回路を備える。

現在、この発明の望ましい実施態様と考えられるものを図示して説明したが、こ の技術に精通した人は、この発明の真の範囲から逸れることなく、各種の変形や 変更か可能であり、同等品で要素を代替してよいことが理解てきる。更に、中心 の範囲から逸脱することなく、特定の状態または材料をこの発明の開示に適用し てよい。従って、この発明は、開示した特定の実施態様がこの発明を実施するの に最良であるとして限定するものではなく、請求の範囲に含まれる全ての実施態 様を含むものである。

ｄｄ ＣＣ

Claims (1)

1. 【特許請求の範囲】 １．電源から複数の個別の抑制負荷へ配電システムの流れに沿って上流と下流に 複数の遮断器を分けて設ける型の配電システムにおいて、出力駆動回路に独立に 上流抑制信号を発生する抑制システムは、下流の論理信号に応答して上流論理抑 制信号を発生する論理制御手段（１２）と、 第１トランジスタ（Ｑ１）、第２トランジスタ（Ｑ２）、負荷抵抗器（Ｒ１）で 構成する出力駆動回路（１４）と、 一方の導通路電極を前記負荷抵抗器（Ｒ１）を介して電源電圧（Ｖｄｄ）に接続 し、他方の導通電極を接地ポテンシャル（ＧＮＤ）に接続する前記第１トランジ スタ（Ｑ１）と、 制御電極に上流論理抑制信号を受けるように接続する前記第１トランジスタ（Ｑ １）と、 一方の導通路電極を同様に電源電圧に接続し、他方の導通路電極を出力駆動端子 （１６）に結合して、前記上流抑制出力信号を発生する前記第２トランジスタ（ Ｑ２）と、 制御電極を前記負荷抵抗器と前記第１トランジスタの前記一方の導通路電極との 接合部に接続する前記第２トランジスタ（Ｑ２）と、前記出力端子に接続する複 数の別個の抑制負荷（１８）と、を備える配電システム。 ２．請求項１記載の配電システムにおいて、前記上流抑制出力信号が活動状態に あるとき、前記システムは前記出力端子に接続する抑制負荷の数の増加によって 増加する電流によって影響されない配電システム。 ３．請求項１記載の配電システムにおいて、前記第１トランジスタはＮチャンネ ル電界効果トランジスタを含む配電システム。 ４．請求項３記載の配電システムにおいて、前記第２トランジスタはＰチャンネ ル電界効果トランジスタを含む配電システム。 ５．請求項４記載の配電システムにおいて、前記第２トランジスタのドレンと前 記出力端子の間に接続し、かつ前記出力駆動回路が短絡条件にならないように保 護する電流制限手段を更に備える配電システム。 ６．請求項５記載の配電システムにおいて、前記電流制限手段は抵抗器（Ｒ２） を含む配電システム。 ７．請求項３記載の配電システムにおいて、前記第１トランジスタの前記一方の 導通路電極はドレンであり、また前記第１トランジスタの前記他方の導通路電極 はソースである配電システム。 ８．請求項４記載の配電システムにおいて、前記第２トランジスタの前記一方の 導通路電極はソースであり、また前記第２トランジスタの前記他方の導通路電極 はドレンである配電システム。 ９．請求項１記載の配電システムにおいて、前記複数の個別の抑制負荷は複数の 上流の遮断器を含む配電システム。 １０．出力駆動回路に独立に上流抑制出力信号を発生する抑制システムであって 、 下流の論理信号に応答して上流論理抑制信号を発生する論理制御手段（１２）と 、 第１トランジスタ（Ｑ１）、第２トランジスタ（Ｑ２）、負荷抵抗器（Ｒ１）で 構成する出力駆動回路（１４）と、 一方の導通路電極を前記負荷抵抗器（Ｒ１）を介して電源電圧（Ｖｄｄ）に接続 し、他方の導通電極を接地ポテンシャル（ＧＮＤ）に接続する前記第１トランジ スタ（Ｑ１）と、 制御電極に上流論理抑制信号を受けるように接続する前記第１トランジスタ（Ｑ １）と、 一方の導通路電極を同様に電源電圧に接続し、他方の導通路電極を出力駆動端子 （１６）に結合して、前記上流抑制出力信号を発生する前記第２トランジスタ（ Ｑ２）と、 制御電極を前記負荷抵抗器と前記第１トランジスタの前記一方の導通路電極との 接合部に接続する前記第２トランジスタ（Ｑ２）と、前記出力端子に接続する複 数の別個の抑制負荷（１８）と、を備える抑制システム。 １１．請求項１０記載の抑制システムにおいて、前記上流抑制出力信号が活動状 態にあるとき、前記システムは前記出力端子に接続する抑制負荷の数の増加によ って増加する電流によって影響されない抑制システム。 １２．請求項１０記載の抑制システムにおいて、前記第１トランジスタはＮチャ ンネル電界効果トランジスタを含む抑制システム。 １３．請求項１２記載の抑制システムにおいて、前記第２トランジスタはＰチャ ンネル電界効果トランジスタを含む抑制システム。 １４．請求項１３記載の抑制システムにおいて、前記第２トランジスタのドレン と前記出力端子の間に接続して、かつ前記出力駆動回路が短絡条件にならないよ うに保護する電流制限手段を更に備える抑制システム。 １５．請求項１４記載の抑制システムにおいて、前記電流制限手段は抵抗器（Ｒ ２）を含む抑制システム。 １６．請求項１２記載の抑制システムにおいて、前記第１トランジスタの前記一 方の導通路電極はドレンであり、また前記第１トランジスタの前記他方の導通路 電極はソースである抑制システム。 １７．請求項１３記載の抑制システムにおいて、前記第２トランジスタの前記一 方の導通路電極はソースであり、また前記第２トランジスタの前記他方の導通路 電極はドレンである抑制システム。 １８．請求項１０記載の抑制システムにおいて、前記複数の個別の抑制負荷は複 数の上流の遮断器を含む抑制システム。 １９．抑制システムに使用され、その駆動電圧および電流特性に独立な上流抑制 出力信号を発生する出力駆動回路であって、一方の導通路電極を前記負荷抵抗器 （Ｒ１）を介して電源電圧（Ｖｄｄ）に接続し、他方の導通電極を接地ポテンシ ャル（ＧＮＤ）に接続する前記第１トランジスタ（Ｑ１）と、 制御電極に上流の論理抑制信号を受けるように接続する前記第１トランジスタ（ Ｑ１）と、 一方の導通路電極を同様に電源電圧に接続し、他方の導通路電極を出力駆動端子 （１６）に結合して、上流抑制出力信号を発生する第２トランジスタ（Ｑ２）と 、 制御電極を前記負荷抵抗器と前記第１トランジスタの前記一方の導通路電極との 接合部に接続する前記第２トランジスタ（Ｑ２）と、を備える出力回路。 ２０．一端を前記第２トランジスタの前記他方の導通路電極に接続し、他端を前 記出力端子に接続して、前記出力駆動回路が短絡条件にならないよう保護する電 流制限抵抗器（Ｒ２）を更に備える、請求項１９記載の出力駆動回路。