JPH06508722A - アンチヒューズ構造体およびその製造方法 - Google Patents

アンチヒューズ構造体およびその製造方法

Info

Publication number
JPH06508722A
JPH06508722A JP5500641A JP50064193A JPH06508722A JP H06508722 A JPH06508722 A JP H06508722A JP 5500641 A JP5500641 A JP 5500641A JP 50064193 A JP50064193 A JP 50064193A JP H06508722 A JPH06508722 A JP H06508722A
Authority
JP
Japan
Prior art keywords
antifuse
manufacturing
antifuse structure
forming
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5500641A
Other languages
English (en)
Inventor
ボードマン・ウィリアム・ジェイ.
チャン・デビッド・ポークワン
チャン・クァン−イェ
ガブリエル・カルビン・ティ.
ジェイン・ビベック
ナリアニ・サバッシュ・アール.
Original Assignee
ブイ エル エス アイ テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブイ エル エス アイ テクノロジー インコーポレイテッド filed Critical ブイ エル エス アイ テクノロジー インコーポレイテッド
Publication of JPH06508722A publication Critical patent/JPH06508722A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/055Fuse

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、非常に信頼性が高く、標準的なプロセスで容易に製造可能なアンチヒ ユーズ構造体を提供する。この結果、従来の一般的なヒユーズではなくアンチヒ ユーズを用いて、強力で信頼性の高いフィールドプログラマブル・アレイやPR OM等のデバイスを製造することが可能である。
このアンチヒユーズ構造体は、基板と、前記基板上に形成され、前記基板まで達 する開口部を有する絶縁層と、前記基板に接触するように前記開口部内に配置さ れたアンチヒユーズ材であって、境界面で互いに接合する側壁部と基底部とを何 する凹部を形成するように前記開口部の輪郭に整合的に設けられたアンチヒユー ズ材と、前記凹部の側壁部に設けられたスペーサと、を備える。前記スペーサは 、アモルファスシリコン層に存在するカスプを覆って、前記基底部の厚内の中央 領域のみがプログラミング電圧に曝されるようにする。
前記アンチヒユーズ材としてはアモルファスシリコンが選択され、また、アンチ ヒユーズ材に接触する導電性材料としては、アモルファスシリコン内部に有意な 程度には拡散しないチタンとタングステンの合金(TiW)を用いることが好ま しい。また、前記絶縁層及びスペーサは二酸化ケイ素を含むことが好ましい。
アンチヒユーズ構造体の製造法は、基板表面を準備する工程と、前記基板表面り に絶縁層を形成する工程と、前記基板表面まで達する開口部を前記絶縁層に形成 する工程と、境界面で互いに接合する側壁部と基底部とを有する凹部な形成する ように、前記開口部の輪郭に整合するアンチヒユーズ材を前記開口部内に堆積さ せるr程と、前記凹部内に、前記側壁部と前記基底部との間の前記境界を実質的 に覆うようにスペーサを形成する工程と、を備える。前記基板表面は、支持表面 上に導電性材料を堆積させ、前記導電性材料をパターン成形することによって形 成することが望ましい。
本発明の方法は、更に、前記アンチヒユーズ構造体の位置をマスクして、余分な スペーサ材料をエツチングで除去することにより、前記アンチヒユーズ構造体以 外の部分からスペーサ材料を除去する工程を備える。
本発明のスペーサは、アンチヒユーズ構造体の破損を実質的に減少させ、その特 表十〇−508722(4) 結果、所定の半導体ウェハに用いられる機能性デバイスの歩留まりを大幅に向上 させる。本発明の方法は、余分なスペーサ材料を取り除くことによって歩留まり を増加させることができ、かつ、標準的なプロセス工程で実現可能であるという 利壱がある。
本発明のL記や他の利点は、以下の本発明の詳細な説明並びにそれに伴う図面に 基づき、より一層明らかになるであろう。
図面の簡単な説明 図1は、アンチヒユーズ・アレイの概略図である。
図2は、本発明のプロセスを示すフローチャートである。
図3a−3hは、図2に示すプロセスに従ってアンチヒユーズ構造体を製造する 工程を示す図である。
図4は、図3の線4で囲まれたアンチヒユーズ・メモリー構造を示す拡大図であ る。
発明の最適な実施例 図1は、行R及び列Cに配列されたアンチヒユーズ構造体12のアレイ10を示 す。ロウ・デコーダ(行デコーダ)14は、ロウ・アドレスバス(行アドレスバ ス)16に連結される人力部を有し、更に、多くのロウ線18を介して行Rに接 続されている。同様に、カラム・デコーダ(列デコーダ)20は、カラム−アド レスバス(列アドレスバス)22に連結される入力部を有し、多くのカラム線2 4を介して列Cに接続されている。フィールドプログラマブル・ゲートアレイに おいては、アンチヒユーズ構造体12はゲートアレイの論理素子の間に接続され ており、また、FROMにおいては、アンチヒユーズ構造対12はビット線とワ ード線に接続されて、それらの論理状態を読み出すことができるようになってい る。
最初は、アレイ10はプログラムされていない状態、即ち、それぞれのアンチヒ ユーズ構造体12が高抵抗の状態にある。アレイ10のプログラムは、ロウ・デ コーダI4にロウアドレス(行番地)を割り当ててロウ線18の1つを選択し、 また、カラム−デコーダ20にカラムアドレス(列番地)を割り当ててカラム線 24の1つを選択することによって行なわれる。その結果、ロウ線とカラム線と の交点に配置されるアンチヒユーズ構造体!2が、永久的に、かつ、不可逆的に 低抵抗状態にプログラムされる。このようにして、個々のアンチヒユーズ構造体 12を次々とプログラミングすることにより、アレイ10全体をプログラムする ことができる。
図2は、改良されたアンチヒユーズ構造体を製造する基本工程26を示す。まず 、第1の工程28で、アンチヒユーズ構造体用の基板を用意する。この基板には 、通常、ロウ11+8あるいはカラム線24のいずれかを含む導電性ラインを備 えている。丁Fi1.30では、二酸化ケイ素(Si02)層等の絶縁層を基板 上に形成する。次の工程32及び34では、絶縁層に開口部を形成し、アンチヒ ユーズ材を開rJg内に堆積させる。アンチヒユーズ材は、開口部の輪郭に沿っ て形成される傾向にあり、従って、アンチヒユーズ材によって形成される凹部に おいて、開「[1部の側壁部と基底部との間の境界にカスブが形成されることが ある。最後に、アンチヒユーズ材の境界領域を覆うように、アンチヒユーズ材の 凹部の側壁部に沿って、スペーサを形成する。このように境界領域を覆うことに より、アレイ10の信頼性及び歩留まりを大幅に向上させることができる。
図3a〜3hは、上述したプロセス26の工程に従って製造される中間体構造を 順次に示すものである。図38においては、半導体ウェハの絶縁層40上に金属 層38が堆積される。絶縁層40は、好ましくは、6ないし8インチの直径のテ 導体級ノリコンウェハ上に形成された二酸化ケイ素層である。また、金属層38 は、屑39g、39b、39cを含む3層の金属サンドイッチ構造を有すること が好ましい。l1139aは、好ましくは22 : 78の割合のTiW合金か ら成る2000オングストロームの厚さの層であり、障壁層としての役割を果た す。また、Wi39bは、好ましくは99:lの割合のアルミニウムー鋼合金か ら成る厚さ4000オングストロームの肩である。層39cは、好ましくは非反 射被覆層として機能し、電界拡#!l(エレクトロマイグレー7Wン)の抑制に 寄与する800オングストロームの厚さのTiW層である。
複合金f!ANI38は、スバ、り堆積システムを用いて堆積させることが好ま しく、このようなシステムは、カリフ寸ルニア州バロアルトのパリアン(Var ian)社、カリフォルニア州すンタクララのアプライド・マテリアルズ(^p plied MaterialS)社等から市販されている。金属層38は、そ の後、フォトリソグラフィープロセスでパターン成形されて相互接続配線を形成 する。
フォトリソグラフィープロセスは、当業者に周知のものであり、金属層38にレ ジストを塗布し、接触リソグラフィーシステムあるいはステッパーリソグラツイ ーンステムによってレジストを露光し、レジストを現像してマスクを形成し、上 述のアプライド・マテリアルズ社等から市販されているプラズマエッチングンス テムを用いて金属層38をエツチングする工程を含んでいる。本明細書で用いら れている「パターン成形」という言葉は、層の上にマスクを形成し、マスクを介 して屑をエツチングして、その後、マスクを取り除くことを意味する。
次に、約1ミクロンの厚さの絶縁層42を、エツチングされた金属層38上に堆 積させる。絶縁層42は、典型的には二酸化ケイ素からなり、好ましくは、カリ フォルニア州すンノゼのノベラス(Novellus)社やアプライド拳マテリ アルズ社等から市販されている化学蒸着システムを用いて形成される。その後、 絶縁層42上に導電層44が形成される。導電層44は、好ましくは約2000 オングストロームの厚さのTiW層である。このチタン−タングステン(TiW )層は、アルミニウムと異なり、シリコン内部に有意な程度まで拡散せず、また 、表面が非常に滑らかであるという利点を有している。続いて、導電層44にパ ターン成形を行って、図1に示すロウ線18を形成する。図38の構造は、プロ セス26の工程28、即ち、アンチヒユーズ構造体用の基板表面を準備する工程 が終了した状態を示している。
次に、図3bに示すように、図3aで形成された構造の表面上に、絶縁層46が 形成される。絶縁層46は、好ましくは二酸化ケイ素からなり、約2000オノ グストロームの厚さに堆積される。次のパターン成形工程では、ロウ線18に達 する開口部48と貫通孔(グイアホール)50を絶縁層46に形成する。図3b の構造は、プロセス26の工程30及び32が終了した状態を示している。
続いて、図30に示すように、図3bの構造体の上、および、開口部48と貫通 孔50の内部に、アンチヒユーズ材52の層を堆積させる。この堆積プロセスは 実質的に整合的に行なわれるので、アンチヒユーズ材52は、開口部48の輪郭 に沿って堆積されて、側壁部56と基底部58とを有する凹部54を形成する。
アンチヒユーズ材52としては、アプライド・マテリアルズ社がら市販されてい るプリンノ「ン5000 CV D (Precision 5000 CVD )システム等のプラズマ化学Ml? (PECVD)システムを用いて比較的低 温で堆積されたアモルファスシリコンが好ましい。これまでに説明した図30の 構造は、プロセス26の工程34が終rした状態を示している。
更に、図30に示すように、アンチヒユーズ材52の上に、約2000オングス トロームの厚さの絶縁層60を堆積する。この絶縁層も、二酸化ケイ素で形成す ることが好ましい。次に、図3dに示すように、絶縁層6oに異方性エツチング を施し、III造体の鉛直面に接する二酸化ケイ素スペーサ64と、余分の材料 66.68のみを残して、これ以外の絶縁層を除去する。これによりプロセス2 6のスペーサを形成する工程36が達成される。
スペーサ64を形成した後、構造体の上にフォトレジストのマスク7oを形成し 、開口部48内のアンチヒユーズ材52及びスペーサ64を保護する。これによ り、図3eに示すように、フォトレジストマスク7oで覆われた部分と余分の材 料66.68で覆われた部分以外のアンチヒユーズ材52がエツチングで除去さ れる。あるいは、IO:1強度のフッ化水素酸(HF)溶液で構造体をウェット ・エツチングして、余分の材料66.68を先に除去してもよい。ウェット・工 ・lチングは本来、等方性であり、構造体の鉛直面から二酸化ケイ素の大部分が 取り除かれる。このように余分の材料を除去することにより、製品の信頼性を高 めることができる。
アンチヒユーズ材52をエツチングする前に余分の材料68.68をウェット・ エツチングにより除去する場合には、図3fに示すように、はとんど全てのアン チヒユーズ材が除去される。しかし、次に行なう金属の段差被覆(ステップヵバ レー1))を8鵬にするために、構造体の鉛直面に接するコーナーにゎずがなア ンチヒユーズ材を残すことが好ましい場合もある。このような場合には、余分の 材料をウェット・エツチングして除去した後、残余アンチヒユーズ材72.74 を残すようにアンチヒユーズ材をエツチングする。次に、パターン成形を行い、 層46.42に金属層38まで達する貫通孔76を形成した後、マスク層を取り 除く。
続いて、図3gに示すように、導電層78を整合的に堆積させて構造体表面上を 覆い、また、金属層80で導電層を被覆する。導電層78は、層38と同様に、 TiW−AI TiWのサンドイッチ構造をとることが好ましい。具体的には、 導電層78は、約2000オングストロームの厚さのTiW下層と、約8500 オングストロームの厚さの99:lのAlCu中間層と、約800オングストロ ームの厚さのTiW上層とで構成される。金属層80は、8500オングストロ ームの厚さのアルミニウム層で構成されることが好ましい。このように構成され た構造体上に、更に、マスキング層82が形成される。
次に、図3hに示すように、マスキング層82を通して導電層78と金属層80 をエツチングした後、このマスキング層を除去する。この結果、これらの層78 .80の一部分78a180aが、ロウ線18と金属層38を電気的に接続する ための接続配線84を構成する。また、これらの層78.80の別の部分78b 、sobは、図1に示すアレイlOのカラム線24を構成する。従って、図3h に示される構造体は、1本のロウ線18と1本のカラム線24の接合点に形成さ れた1つのアンチヒユーズ構造体12を示している。
本発明のアンチヒユーズ構造体12は、既存のプロセスに可能な限り適合するよ うに、絶縁体42上に形成される。金属層38は、はとんど全ての場合、アルミ ニウムあるいはアルミニウム合金から形成され、シリコン層の表面上に形成され る様々なデバイスを相互に接続する役割を果たすものであるが、上述したように 、金属層にはアルミニウム拡散の問題があるので、アンチヒユーズ構造体を金属 層上に直接形成することは得策とはいえない。アンチヒユーズ構造体12を絶縁 層42上に形成することにより、金属層42や金属層42の下の回路からアンチ ヒユーズ構造体を分離させることができる。また、アンチヒユーズ構造体を絶縁 層42上に形成するプロセスは、金属層42を形成するプロセスとは完全に独ケ した付加的、モジュール的なプロセスである。
図4は、図3hにおいて線4で囲まれた部分の拡大図であり、本発明のアンチヒ ユーズ構造体12の詳細を示す図である。ロウ線18は、絶縁層42の上に配置 されている。アンチヒユーズ材52は、絶縁層46の開口部48内に整合的に堆 積して凹部54を形成している。この堆積プロセスのために、アンチヒユーズt 452は、凹部54の側壁部56と基底部58との間の境界86においてカスブ を有している。二酸化シリコン製のスペーサは、側壁部56に密着しており、ま た基底部58の一部と境界86を覆っている。導電層78と金属層8oの一部分 78b、80bは、それぞれカラム線24を形成する。
このアンチヒユーズ構造体12は、当初は1〜2ギガオームのオーダーの非常に 高い抵抗値を有している。ロウ[18とカラム線24との間に約10〜12ポル トのプログラミング電圧が印加されると、基底部58のアモルファスシリコンが 溶融し、この高電圧の印加が停止すると、溶融したシリコンが結晶化する。この 溶融参結晶化プロセスの後では、アンチヒユーズ構造体12の抵抗値は150オ ームのオーダーまで下がる。このように、アンチヒユーズ構造体に関連するロウ 線とカラム線との間にプログラミング電圧をかけることにより、そのアンチヒユ ーズ構造体造体12を恒久的、かつ、不可逆的にプログラムすることができる。
フィールドプログラマブル・ゲートアレイに用いられる場合には、導電性のアン チヒユーズは、選択された論理ゲート同士を接続してユーザーが設計した機能を 実現する。また、FROMのメモリセルに用いられた場合には、高抵抗のアンチ ヒユーズが第1の論理状態を表わし、また、低抵抗のアンチヒユーズが第2の論 理状態を表わす。
本究明のW4造がスペーサ64を備えない場合には、経路P等の低抵抗経路がロ ウ線18とカラム線24との間に形成される可能性がある。このような低抵抗経 路があると、未プログラム状態のアンチヒユーズ構造体12がプログラム済みの アンチヒユーズ構造体として誤読される恐れがあり、アレイ10全体の信頼性を 低ドさせる。また、カスブのある境界86が本発明のスペーサ64で覆われない 場合には、プログラミング電圧レベル以下の電圧で、経路Pに沿って薄いアンチ ヒユーズ材が溶融し、再結晶する可能性がある。スペーサ64を用いることによ って、カラム線24とアンチヒユーズ材の基底部58とを、基底部58の中央厚 内部で接触させることができる。従って、スペーサ64を加えることによって、 77チヒユ一ズt44Ti体アレイ10の信頼性を飛躍的に高めることができる 。
以上、本発明を好適な実施例に基づいて説明したが、本発明は上記実施例に限定 されるものではなく、様々な変更・変形が可能である。従って、以下に記載する クレームは、本発明の要旨を超えない範囲のこのような変形・変更をも含むもの である。
補正書の翻訳文提出書く特許法第184条の8)1.特許出願の表示 PCT/US92104662 2、発明の名称 アンチヒユーズ構造体およびその製造方法3、特許出願人 住 所 アメリカ合衆国 カリフォルニア州95131サン・ホセ、マツケイ・ ドライブ、1109名 K ブイ エルニス アイ テクノロジーインコーホレ イテッド (代表者) マルバニイ・トーマス・エフ。
4、代理人 住 所 〒460 名古屋市中区栄−丁目16番15号伏見トウービル6階 (1) 補正書の翻訳文 1通 (2) 上申書 1通 7、前記以外の発明者、特許出願人又は代理人(1)代理人 住 所 〒460 名古屋市中区栄−丁目16番15号伏見トウービル6階 約1メガオームcmの固有抵抗値を有するアモルファスシリコンを、約1〜2ギ ガオームの抵抗を有する1ミクロン幅のリンク路に成形する。これらのリンク路 は、10〜12ボルトの範囲の直流電圧を印加すると溶融して再結晶し、2oO オ一ム未満の抵抗値を有するリンク路を形成することができる。これらの低抵抗 値のリンク路は、ゲートアレイがユーザー指定の機能を実行したり、FROMの 記憶セルとして機能したりするように、フィールドプログラマブル・ゲートアレ イの論理素子を相互に接続することができる。
電子デバイスにおいては、アンチヒユーズに比べて製造が容易であり、がっ、信 頼性が高いことから、今日ではヒユーズが主に用いられている。アンチヒユーズ には、アンチヒユーズ構造の破損につながる可能性のある「カスプ」と呼ばれる ヒダ−シワなどの欠陥を含み易いという問題があった。不幸にもデバイスの中に 一つでも不良のヒユーズやアンチヒユーズがあると、それがデバイス全体の欠陥 につながる場合が多い。
従来のアンチヒユーズデバイスでは、カスプの問題を解決することができない。
例えば、エルスワース(Ellsworth )らの米国特許No、4,651 .409には、n十導電層を堆積させ、この導電層上に酸化物層を堆積させて形 成したアンチヒユーズ凹部が開示されており、また、ヨーロッパ特許出願No、 416903A2には、誘電体層を堆積させ、この誘電体層上にアンチヒユー1 層を堆積させたアンチヒユーズ凹部が開示されている。しかし、このいずれの従 来技術も、アンチヒユーズ材に形成されるカスプに言及しておらず、また、カス プに起因するアンチヒユーズの意図しないプログラミングや破損について言及し ていない。
また、アンチヒユーズを製造する場合の問題点として、典型的なアンチヒユーズ 材料であるアモルファスシリコンがかなり鋭敏であることが挙げられる。例えば 、アモルファスシリコンにアルミニウムを接触させると、アルミニウムがシリコ ン内部に拡散して、アンチヒユーズが誤読を引き起こす可能性のある値にまでノ リコンの抵抗値を低下させることが知られている。
アンチヒユーズ構造体はヒユーズに比較して製造が困難であり、信頼性にも劣る という問題点があるが、その一方で、サイズが小さいという非常に好ましい利点 がある。例えば、ネック部の幅が2ミクロンで端部の幅が6ミクロンのTiW製 のヒユーズを用いる場合、典型的な一つのデバイスには約4千個のヒユーズを設 けることができる。一方、■または1.2ミクロンの直径のアンチヒユーズ路を 用いる場合には、一つのデバイスに8万〜10万個のアンチヒユーズを設けるこ とが可能である。このため、アンチヒユーズを用〜)ることによって、デバイス 内において非常に多くの相互接続が可能になり、ヒユーズ技術を用いたデバイス よりもはるかに多くの情報を格納することが可能になる。
発明の開示 本発明は、非常に信頼性が高く、襟章的なプロセスで容易に製造可能なアンチヒ ユーズ構造体を提供する。この結果、従来の一般的なヒユーズではなくアンチヒ ユーズを用いて、強力で信頼性の高いフィールドプログラマブル・アレイやPR OM等のデバイスをW造することが可能である。
請求の範囲 1、アンチヒユーズ構造体であって、 基板手段と、 前記基板手段上に形成され、前記基板手段まで連する開口部(48)を有する絶 縁手段(46)と、 前記基板手段に接触するように前記開口部内に配置されたアンチヒユーズ材であ って、境界面で1i−1に接合する側壁部(56)と基底部(58)とを有する 凹部(54)を前記開口部内に形成するように前記開口部の輪郭に整合的に設け られたアンチヒユーズ材(52)と、 前記アンチヒユーズ材の前記凹部内に配置されて、前記CI4壁部と前記基底部 との間の前記境界及び前記基底部を実質的に覆い、前記基底部を完全には覆わな い絶縁スペーサ手段(64)と、 を備えるアンチヒユーズ構造体。
2、請求項1記載のアンチヒユーズ構造体であって、前記絶縁スペーサ手段は、 前記側壁部を実質的に覆うアンチヒユーズ構造体。
3、請求項2記載のアンチヒユーズ構造体であって、前記基板手段は第1導電ラ イン(18)を備えるアンチヒユーズ構造体。
4、請求項3記載のアンチヒユーズ構造体であって、更に、前記アンチヒユーズ 材と前記絶縁スペーサ手段との上に形成された第2導電ライン(24)を備える アンチヒユーズ構造体。
5、請求項4記戦のアンチヒユーズ構造体であって、前記アンチヒユーズ材は比 較的高い抵抗値を有するアモルファスシリコンを含み、前記アモルファスシリコ ンは、前記第1導電ラインと前記第2導電ラインとの間にプログラミング電圧を 加えて前記アンチヒユーズ材内部に電流を通すことにより、比較的低い抵抗値を 有する結晶性シリコンに変換される材料であるアンチヒユーズ構造体。
6.請求項5記載のアンチヒユーズ構造体であって、前記第2導電ライン及び前 記第1導電ラインはタングステンを含むアンチヒユーズ構造体造体。
7、請求項6記戦のアンチヒユーズ構造体であって、前記第1導電ラインと前記 第2導電ラインとが、チタンとタングステンの合金から形成される層を備えるア ンチヒユーズ構造体。
8、請求項7記戦のアンチヒユーズ構造体であって、前記第2導電ラインが、更 に、アルミニウム層を備えるアンチヒユーズ構造体。
9、請求項5記載のアンチヒユーズ構造体であって、前記基板手段は、前記第1 導電ラインの下に設けられた絶縁基板層(42)と、前記絶縁層の下に設けられ た第3導電ライン(38)とを備えるアンチヒユーズ構造体。
10、請求項9記戦のアンチヒユーズ構造体であって、前記絶縁層は貫通孔(7 6)を備え、 前記アンチヒユーズ構造体が更に、前記貫通孔を介して前記第1導電ラインを前 記第3導電ラインに接続する導電性接続手段(84)を備えるアンチヒユーズ構 造体。
11、アンチヒユーズ構造体の製造方法であって、基板表面を伊備する工程と、 前記基板表面にに絶縁層(46)を形成する工程と、nil記基板基板表面達す る開口部(48)を前記絶縁層に形成する工程と、を備えるアンチヒユーズ構造 体の製造方法。
支持面上に導電材を堆積させる工程と、前記導電材にパターン成形を行なう工程 と、を備えるアンチヒユーズ構造体の製造方法。
国際調査報告 AN)−I AN3 ANNE:X ANNEEXE:フロントページの続き (72)発明者 チャン・ファン−イエアメリカ合衆国 カリフォルニア州95 0320ス・ガトス、フオレスト・ヒル・ドライブ、125 (72)発明者 ガブリエル・カルビン・ティ。
アメリカ合衆国 カリフォルニア州94044パシフィカ、ビーチビュウ・アベ ニュ +、 116 (72)発明者 ジェイン・ピベツク アメリカ合衆国 カリフォルニア州95035ミルピタス、キャレロ・ストリー ト。
(72)発明者 ナリアニ・サバッシュ・アール。
アメリカ合衆国 カリフォルニア州95131サン・ホセ、ジョイニリン・コー ト。

Claims (1)

  1. 【特許請求の範囲】 1.アンチヒューズ構造体であって、 基板手段と、 前記基板手段上に形成され、前記基板手段まで達する開口部(48)を有する絶 縁手段(46)と、 前記基板手段に接触するように前記開口部内に配置されたアンチヒューズ材であ って、境界面で互いに接合する側壁部(56)と基底部(58)とを有する凹部 (54)を前記開口部内に形成するように前記開口部の輪郭に整合的に設げられ たアンチヒューズ材(52)と、 前記アンチヒューズ材の前記凹部内に配置されて、前記側壁部と前記基底部との 間の前記境界を実質的に覆うスペーサ手段(64)と、を備えるアンチヒューズ 構造体。 2.請求項1記載のアンチヒューズ構造体であって、前記スペーサ手段は、前記 側壁部を実質的に覆うとともに、前記基底部を完全には覆わない絶縁体を備える アンチヒューズ構造体。 3.請求項2記載のアンチヒューズ構造体であって、前記基板手段は第1導電ラ イン(18)を備えるアンチヒューズ構造体。 4.請求項3記載のアンチヒューズ構造体であって、更に、前記アンチヒューズ 材と前記スペーサ手段との上に形成された第2導電ライン(24)を備えるアン チヒューズ構造体。 5.請求項4記載のアンチヒューズ構造体であって、前記アンチヒューズ材は比 較的高い抵抗値を有するアモルファスシリコンを含み、前記アモルファスシリコ ンは、前記第1導電ラインと前記第2導電ラインとの間にプログラミング電圧を 加えて前記アンチヒューズ材内部に電流を通すことにより、比較的低い抵抗値を 有する結晶性シリコンに変換される材料であるアンチヒューズ構造体。 6.請求項5記載のアンチヒューズ構造体であって、前記第2導電ライン及び前 記第1導電ラインはタングステンを含むアンチヒューズ構造体。 7.請求項6記載のアンチヒューズ構造体であって、前記第1導電ラインと前記 第2導電ラインとが、チタンとタングステンの合金から形成される層を備えるア ンチヒューズ構造体。 8.請求項7記載のアンチヒューズ構造体であって、前記第2導電ラインが、更 に、アルミニウム層を備えるアンチヒューズ構造体。 9.請求項5記載のアンチヒューズ構造体であって、前記基板手段は、前記第1 導電ラインの下に設げられた絶縁基板層(42)と、前記絶縁層の下に設げられ た第3導電ライン(38)とを備えるアンチヒューズ構造体。 10.請求項9記載のアンチヒューズ構造体であって、前記絶縁層は貫通孔(7 6)を備え、 前記アンチヒューズ構造体が更に、前記貫通孔を介して前記第1導電ラインを前 記第3導電ラインに接続する導電性接続手段(84)を備えるアンチヒューズ構 造体。 11.アンチヒューズ構造体の製造方法であって、基板表面を準備する工程と、 前記基板表面上に絶縁層(46)を形成する工程と、前記基板表面まで達する開 口部(48)を前記絶縁層に形成する工程と、境界面で互いに接合する側壁部( 56)と基底部(58)とを有する凹部(54)を形成するように、前記開口部 の輪郭に整合するアンチヒューズ材(52)を前記間口部内に堆積させる工程と 、 前記アンチヒューズ材の前記凹部内に、前記側壁部と前記基底部との間の前記境 界を実質的に覆うように、スペーサ(64)を形成する工程と、を備えるアンチ ヒューズ構造体の製造方法。 12.請求項11記載のアンチヒューズ構造体の製造方法であって、基板長面を 準備する前記工程は、 支持面上に導電材を堆積させる工程と、前記導電材にパターン成形を行なう工程 と、を備えるアンチヒューズ構造体の製造方法。 13.請求項11記載のアンチヒューズ構造体の製造方法であって、凹部内にス ペーサを形成する前記工程は、前記アンチヒューズ材上に絶縁スペーサ材を堆積 させる工程と、前記絶縁スペーサ材をエッチングして前記スペーサを残す工程と 、を備えるアンチヒューズ構造体の製造方法。 14.アンチヒューズ構造体のアレイを製造する方法であって、基板表面を準備 する工程と、 前記基板表面上に酸化物層(46)を堆積させる工程と、前記酸化物層をエッチ ングして、前記基板表面まで達する複数の開口部(48)を前記酸化物層に形成 する工程と、 前記複数の開口部の輪郭に整合し、それぞれの開口部内において、境界面で互い に接合する側壁部(56)と基底部(58)とを有する凹部(54)を形成する アモルファスシリコンを前記複数の開口部内に堆積させる工程と、前記アモルフ ァスシリコンの前記凹部内に、各凹部の前記側壁部と前記基底部との間の前記境 界を実質的に覆うように、酸化物スペーサ(64)を形成する工程と、 を備えるアンチヒューズ構造体アレイの製造方法。 15.請求項14記載のアンチヒューズ構造体アレイの製造方法であって、基板 表面を準備する前記工程は、更に、支持面上に導電材を堆積させる工程と、前記 導電材にパターン成形を行なう工程と、を備えるアンチヒューズ構造体アレイの 製造方法。 16.請求項15記載のアンチヒューズ構造体アレイの製造方法であって、前記 導電材が複数の第1アンチヒューズ構造体に電気的に接続されるアンチヒューズ 構造体アレイの製造方法。 17.請求項16記載のアンチヒューズ構造体アレイの製造方法であって、前記 導電材がチタンとタングステンの合金を含むアンチヒューズ構造体アレイの製造 方法。 18.請求項14記載のアンチヒューズ構造体アレイの製造方法であって、基板 表面を準備する前記工程は、更に、支持面上に第1の導電材を堆積させる工程と 、前記第1の導電材にパターン成形を行なう工程と、前記第1の導電材上に絶縁 材を堆積させる工程と、前記絶縁材上に第2の導電材を堆積させる工程と、前記 第2の導電材にパターン成形を行なう工程と、を備えるアンチヒューズ構造体ア レイの製造方法。 19.請求項18記載のアンチヒューズ構造体アレイの製造方法であって、前記 第1の導電材がアルミニウムを含み、前記第2の導電材がチタンとタングステン との合金を含むアンチヒューズ構造体アレイの製造方法。 20.請求項18記載のアンチヒューズ構造体アレイの製造方法であって、前記 第2の導電材が複数の第1アンチヒューズ構造体に電気的に接続されるアンチヒ ューズ構造体アレイの製造方法。 21.請求項20記載のアンチヒューズ構造体アレイの製造方法であって、更に 、 前記絶縁材に貫通孔(76)を形成する工程と、前記貫通孔を介して、前記第1 の導電材を前記第2の導電材に電気的に接続させる工程と、 を備えるアンチヒューズ構造体アレイの製造方法。 22.請求項14記載のアンチヒューズ構造体アレイの製造方法であうて、前記 酸化物スペーサを形成する工程は、更に、荊記凹部の輪郭に実質的に整合するよ うに、前記凹部内に酸化物を堆積させる工程と、 前記酸化物をエッチングすることによって、前記側壁スペーサを形成する工程と 、 を備えるアンチヒューズ構造体アレイの製造方法。 28.請求項22記載のアンチヒューズ構造体アレイの製造方法であって、前記 酸化物スペーサを形成する工程は、更に、前記アンチヒューズ材の前記凹部内の 前記側壁スペーサをマスキングする工程と、 前記アンチヒューズ材の前記凹部の外側に存在する残の酸化物をエッチングする 工程と、 を備えるアンチヒューズ構造体アレイの製造方法。 24.請求項23記載のアンチヒューズ構造体アレイの製造方法であって、前記 残余酸化物をエッチングする工程が、フッ化水素酸を含む溶液に前記残余酸化物 を接触させる工程を備えるアンチヒューズ構造体アレイの製造方法。 25.請求項16記載のアンチヒューズ構造体アレイの製造方法であって、更に 、 前記アモルファスシリコンと前記酸化物スペーサの上に導電材を堆積きせる工程 と、 前記導電材にパターン成形を行うことによって、直線的に配置されている前記第 1の複数のアンチヒューズ構造体と1つのアンチヒューズ構造体を共有する第2 の複数のアンチヒューズ構造体に、前記導電材を電気的に接続させる工程と、を 備えるアンチヒューズ構造体アレイの製造方法。 アンチヒューズ構造体およびその製造方法発明の詳細な説明
JP5500641A 1991-06-04 1992-06-04 アンチヒューズ構造体およびその製造方法 Pending JPH06508722A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/710,220 US5120679A (en) 1991-06-04 1991-06-04 Anti-fuse structures and methods for making same
PCT/US1992/004662 WO1992022088A1 (en) 1991-06-04 1992-06-04 Anti-fuse structures and methods for making same
US710,220 1996-09-13

Publications (1)

Publication Number Publication Date
JPH06508722A true JPH06508722A (ja) 1994-09-29

Family

ID=24853124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5500641A Pending JPH06508722A (ja) 1991-06-04 1992-06-04 アンチヒューズ構造体およびその製造方法

Country Status (4)

Country Link
US (1) US5120679A (ja)
EP (1) EP0587739A1 (ja)
JP (1) JPH06508722A (ja)
WO (1) WO1992022088A1 (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543656A (en) * 1990-04-12 1996-08-06 Actel Corporation Metal to metal antifuse
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US6171512B1 (en) 1991-02-15 2001-01-09 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5290734A (en) * 1991-06-04 1994-03-01 Vlsi Technology, Inc. Method for making anti-fuse structures
US5455430A (en) * 1991-08-01 1995-10-03 Sanyo Electric Co., Ltd. Photovoltaic device having a semiconductor grade silicon layer formed on a metallurgical grade substrate
US5110754A (en) * 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
US5244836A (en) * 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices
US5250457A (en) * 1992-02-19 1993-10-05 Micron Technology, Inc. Method of forming a buried bit line array of memory cells
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
US5250464A (en) * 1992-03-11 1993-10-05 Texas Instruments Incorporated Method of making a low capacitance, low resistance sidewall antifuse structure
DE69327824T2 (de) * 1992-07-31 2000-07-06 Stmicroelectronics, Inc. Programmierbare Kontaktstruktur
US5672905A (en) * 1992-08-26 1997-09-30 At&T Global Information Solutions Company Semiconductor fuse and method
US5963825A (en) * 1992-08-26 1999-10-05 Hyundai Electronics America Method of fabrication of semiconductor fuse with polysilicon plate
EP0592078A1 (en) * 1992-09-23 1994-04-13 Actel Corporation Antifuse element and fabrication method
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
US5373169A (en) * 1992-12-17 1994-12-13 Actel Corporation Low-temperature process metal-to-metal antifuse employing silicon link
US5301143A (en) * 1992-12-31 1994-04-05 Micron Semiconductor, Inc. Method for identifying a semiconductor die using an IC with programmable links
US5387311A (en) * 1993-02-16 1995-02-07 Vlsi Technology, Inc. Method for manufacturing anti-fuse structures
US5550404A (en) * 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5834125A (en) * 1993-06-16 1998-11-10 Integrated Device Technology, Inc. Non-reactive anti-reflection coating
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5587613A (en) * 1994-05-25 1996-12-24 Crosspoint Solutions, Inc. Low-capacitance, isotropically etched antifuse and method of manufacture therefor
US5493146A (en) * 1994-07-14 1996-02-20 Vlsi Technology, Inc. Anti-fuse structure for reducing contamination of the anti-fuse material
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
US6159836A (en) * 1994-09-16 2000-12-12 Stmicroelectronics, Inc. Method for forming programmable contact structure
US5756367A (en) * 1994-11-07 1998-05-26 Advanced Micro Devices, Inc. Method of making a spacer based antifuse structure for low capacitance and high reliability
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5663591A (en) * 1995-02-14 1997-09-02 Crosspoint Solutions, Inc. Antifuse with double via, spacer-defined contact
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
JP3027195B2 (ja) * 1995-06-02 2000-03-27 アクテル・コーポレイション 隆起タングステンプラグ アンチヒューズ及びその製造方法
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6111319A (en) * 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US5789795A (en) * 1995-12-28 1998-08-04 Vlsi Technology, Inc. Methods and apparatus for fabricationg anti-fuse devices
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5856213A (en) * 1996-07-25 1999-01-05 Vlsi Technology, Inc. Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure
US5753540A (en) * 1996-08-20 1998-05-19 Vlsi Technology, Inc. Apparatus and method for programming antifuse structures
US5899707A (en) * 1996-08-20 1999-05-04 Vlsi Technology, Inc. Method for making doped antifuse structures
US5986319A (en) * 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit
US5907175A (en) 1997-09-25 1999-05-25 Advanced Micro Devices, Inc Four transistor SRAM cell
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6156588A (en) * 1998-06-23 2000-12-05 Vlsi Technology, Inc. Method of forming anti-fuse structure
US6512284B2 (en) * 1999-04-27 2003-01-28 Hewlett-Packard Company Thinfilm fuse/antifuse device and use of same in printhead
US6251710B1 (en) * 2000-04-27 2001-06-26 International Business Machines Corporation Method of making a dual damascene anti-fuse with via before wire
US6232168B1 (en) * 2000-08-25 2001-05-15 Micron Technology, Inc. Memory circuitry and method of forming memory circuitry
US6376380B1 (en) 2000-08-30 2002-04-23 Micron Technology, Inc. Method of forming memory circuitry and method of forming memory circuitry comprising a buried bit line array of memory cells
US6423609B1 (en) 2001-05-18 2002-07-23 Micron Technology, Inc. Methods of forming capacitors on a wafer, photolithographic methods of forming capacitors on a wafer, and semiconductor wafer
US6542397B2 (en) 2001-06-25 2003-04-01 Lucent Technologies Inc. Read only memory structure
US6458676B1 (en) 2001-06-25 2002-10-01 Lucent Technologies Inc. Method of varying the resistance along a conductive layer
WO2006126110A1 (en) * 2005-05-24 2006-11-30 Nxp B.V. Anti-fuse memory device
CN102473674B (zh) * 2009-07-09 2015-08-12 株式会社村田制作所 反熔丝元件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
JPS60128640A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd 半導体装置の製造方法
US4651409A (en) * 1984-02-09 1987-03-24 Ncr Corporation Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
US5011791A (en) * 1989-02-03 1991-04-30 Motorola, Inc. Fusible link with built-in redundancy
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5066612A (en) * 1990-01-05 1991-11-19 Fujitsu Limited Method of forming wiring of a semiconductor device
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer

Also Published As

Publication number Publication date
EP0587739A1 (en) 1994-03-23
WO1992022088A1 (en) 1992-12-10
US5120679A (en) 1992-06-09

Similar Documents

Publication Publication Date Title
JPH06508722A (ja) アンチヒューズ構造体およびその製造方法
JP2759183B2 (ja) アンチヒューズ構造体およびその製造方法
USRE36893E (en) Anti-fuse structure for reducing contamination of the anti-fuse material
TW564427B (en) One time programmable fuse/anti-fuse combination based memory cell
US6774458B2 (en) Vertical interconnection structure and methods
TWI284413B (en) Cubic memory array
EP1547148B1 (en) Spacer integration scheme in mram technology
US5328865A (en) Method for making cusp-free anti-fuse structures
US5693556A (en) Method of making an antifuse metal post structure
US7122386B1 (en) Method of fabricating contact pad for magnetic random access memory
CN101809669B (zh) 相变存储器单元及方法
JP2003115575A (ja) 縦形ヒューズおよびダイオードに基づくワンタイムプログラマブル単位メモリセルおよびそれを用いるワンタイムプログラマブルメモリ
JPH11505071A (ja) マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法
KR20100011985A (ko) 계면 접착 가열 층을 가진 가변 저항 메모리 디바이스, 이를 이용한 시스템 및 이를 형성하는 방법
JP2000091438A (ja) 半導体デバイスとその製造方法
US8593850B2 (en) Diode-less array for one-time programmable memory
EP0660408A1 (en) A method of manufacturing antifuse devices
JP3287293B2 (ja) 半導体装置およびその製造方法
WO2009104343A1 (ja) 半導体装置および半導体装置の製造方法
JPH11260922A (ja) 半導体装置及びその製造方法
CN112614809B (zh) 相变存储器的制造方法及相变存储器
US5856213A (en) Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure
JP2020150212A (ja) 半導体メモリ装置
JP3625366B2 (ja) 半導体装置の製造方法
JPH0831944A (ja) 半導体集積回路装置およびその製造方法