JPH0650028Y2 - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JPH0650028Y2 JPH0650028Y2 JP1988162995U JP16299588U JPH0650028Y2 JP H0650028 Y2 JPH0650028 Y2 JP H0650028Y2 JP 1988162995 U JP1988162995 U JP 1988162995U JP 16299588 U JP16299588 U JP 16299588U JP H0650028 Y2 JPH0650028 Y2 JP H0650028Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- power supply
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は、リセット回路に関し、詳しくは、外部から
供給される電源電圧が所定値以下にあるときに強制的に
カウンタ等の内部回路の状態をリセットする信号を発生
させて各回路の状態を電源電圧の変動に応じて初期状態
に戻すことができるようなIC化回路に使用されるリセッ
ト回路に関する。
供給される電源電圧が所定値以下にあるときに強制的に
カウンタ等の内部回路の状態をリセットする信号を発生
させて各回路の状態を電源電圧の変動に応じて初期状態
に戻すことができるようなIC化回路に使用されるリセッ
ト回路に関する。
［従来の技術］ 従来のリセット回路を私有するIC回路では、外付け用コ
ンデンサを取付け、コンパレータ等によりコンデンサに
充電された電圧を監視し、充電電圧が所定値に達したと
きにリセット信号を発生させているのが一般的である。
ンデンサを取付け、コンパレータ等によりコンデンサに
充電された電圧を監視し、充電電圧が所定値に達したと
きにリセット信号を発生させているのが一般的である。
［解決しようとする課題］ このような従来のIC回路にあっては、動作途中で供給電
圧が低下したときに、コンデンサの充電電圧の放電が電
圧低下に応答しなかったり、電源供給時点や低下した電
源電圧がゆるやかに降下したときなどにリセット信号を
発生するコンパレータ等の動作が不確定となり、カウン
タ回路等にリセット信号が加わらない欠点がある。これ
は、特に、コンデンサの充電電圧と電源電圧とが対応し
て降下するのでリセット信号を受ける時点と内部回路が
正常に動作状態に入る時点とのタイミングが前後して、
リセット信号が作用しないことなどによる。
圧が低下したときに、コンデンサの充電電圧の放電が電
圧低下に応答しなかったり、電源供給時点や低下した電
源電圧がゆるやかに降下したときなどにリセット信号を
発生するコンパレータ等の動作が不確定となり、カウン
タ回路等にリセット信号が加わらない欠点がある。これ
は、特に、コンデンサの充電電圧と電源電圧とが対応し
て降下するのでリセット信号を受ける時点と内部回路が
正常に動作状態に入る時点とのタイミングが前後して、
リセット信号が作用しないことなどによる。
そのため。タイマー内部のカウンタ等の値が保証されな
くなって、誤動作したり、外部に誤信号を発生したりす
る欠点がある。得に、CPU（マイクロプロセッサ）等の
コントローラ内蔵のものでは、その内部状態によっては
プログラムの暴走が起こる危険性も生じる。
くなって、誤動作したり、外部に誤信号を発生したりす
る欠点がある。得に、CPU（マイクロプロセッサ）等の
コントローラ内蔵のものでは、その内部状態によっては
プログラムの暴走が起こる危険性も生じる。
この考案は、このような従来技術の問題点を解決するも
のであって、電源電圧が所定値以下となったときに強制
的にリセット信号を発生することができるリセット回路
を提供することを目的とする。
のであって、電源電圧が所定値以下となったときに強制
的にリセット信号を発生することができるリセット回路
を提供することを目的とする。
［課題を解決するための手段］ このような目的を達成するためのこの考案のリセット回
路の特徴は、電源ラインから定常状態で電圧V0の供給電
力を受け、回路動作開始電圧がV1であり、回路が正常に
動作する電圧がV2であって、V0＞V1＞V2の関係にあるリ
セット回路において、電源ラインから供給される電流が
順方向に流れるダイオードを有し供給電力の電圧が所定
の基準電圧V3（ただしV3＜V2、以下単に電圧V3）以上に
あるときにダイオードが導通して電圧V3の信号を発生す
るレベル信号発生回路と、電源ラインから電力の供給を
受けて動作し、電圧V3の信号が入力される、信号反転の
動作閾値レベルがV4のインバータとを備えていて、レベ
ル信号発生回路が、MOSトランジスタのカレントミラー
回路と、このカレントミラー回路の電流入力側のMOSト
ランジスタの下流に設けられたMOSトランジスタと、こ
のカレントミラー回路の電流出力側のMOSトランジスタ
の下流に設けられた前記のダイオードとからなり、前記
の下流のMOSトランジスタのゲートが基準電圧V3の信号
を受けるものであって、動作閾値レベルV4が電源電圧の
分圧値として与えられ、供給電力の電圧がV2とV1との間
にあるときには電圧V3の信号の電圧レベルがV4より高い
値となり、供給電力の電圧がV1とV0との間にあるときに
は電圧V3の信号の電圧レベルがV4より低い値となるよう
に動作閾値レベル電圧V4と電圧V3とが選択されていて、
インバータの出力をリセット信号として利用するもので
ある。
路の特徴は、電源ラインから定常状態で電圧V0の供給電
力を受け、回路動作開始電圧がV1であり、回路が正常に
動作する電圧がV2であって、V0＞V1＞V2の関係にあるリ
セット回路において、電源ラインから供給される電流が
順方向に流れるダイオードを有し供給電力の電圧が所定
の基準電圧V3（ただしV3＜V2、以下単に電圧V3）以上に
あるときにダイオードが導通して電圧V3の信号を発生す
るレベル信号発生回路と、電源ラインから電力の供給を
受けて動作し、電圧V3の信号が入力される、信号反転の
動作閾値レベルがV4のインバータとを備えていて、レベ
ル信号発生回路が、MOSトランジスタのカレントミラー
回路と、このカレントミラー回路の電流入力側のMOSト
ランジスタの下流に設けられたMOSトランジスタと、こ
のカレントミラー回路の電流出力側のMOSトランジスタ
の下流に設けられた前記のダイオードとからなり、前記
の下流のMOSトランジスタのゲートが基準電圧V3の信号
を受けるものであって、動作閾値レベルV4が電源電圧の
分圧値として与えられ、供給電力の電圧がV2とV1との間
にあるときには電圧V3の信号の電圧レベルがV4より高い
値となり、供給電力の電圧がV1とV0との間にあるときに
は電圧V3の信号の電圧レベルがV4より低い値となるよう
に動作閾値レベル電圧V4と電圧V3とが選択されていて、
インバータの出力をリセット信号として利用するもので
ある。
［作用］ このように、レベル信号発生回路をカレントミラー回路
で構成して基準電圧V3をカレントミラーの入力側の下流
に挿入されたMOSトランジスタのゲートに加えることに
より定電流を発生して、出力側に流し、これをダイオー
ドに流すようにして基準電圧V3を発生させるので、この
基準電圧が電源電圧の変動を受けない電圧になる。しか
も、ダイオードの順方向電圧を利用して電源電圧が電圧
V3以上あるときにダイオードを導通させることで電源電
圧が一定値以下のときには、電圧V3を発生させず、電源
電圧が電圧V3以上のときには、電源電圧が変動しても一
定値を保持する電圧V3を発生させる。一方、電圧V3を入
力とするインバータは、電源電圧でその閾値が変動する
ので、電圧V3と変動する閾値との関係によりリセット信
号を電源電圧の変動に応じて確実に発生させることがで
きる。
で構成して基準電圧V3をカレントミラーの入力側の下流
に挿入されたMOSトランジスタのゲートに加えることに
より定電流を発生して、出力側に流し、これをダイオー
ドに流すようにして基準電圧V3を発生させるので、この
基準電圧が電源電圧の変動を受けない電圧になる。しか
も、ダイオードの順方向電圧を利用して電源電圧が電圧
V3以上あるときにダイオードを導通させることで電源電
圧が一定値以下のときには、電圧V3を発生させず、電源
電圧が電圧V3以上のときには、電源電圧が変動しても一
定値を保持する電圧V3を発生させる。一方、電圧V3を入
力とするインバータは、電源電圧でその閾値が変動する
ので、電圧V3と変動する閾値との関係によりリセット信
号を電源電圧の変動に応じて確実に発生させることがで
きる。
すなわち、このインバータの動作閾値レベルV4が電源電
圧の分圧値として与えられるようにして、回路が正常に
動作すると電圧V2と回路動作開始し電圧V1との間に電源
電圧があるときには前記の電圧V3のレベルが電圧V4より
低い値となり、電圧V1と電圧V0との間に電源電圧がある
ときには前記の電圧V3のレベルが電圧V4より高い値にな
るようにV4とV3とを選択しているので、回路が動作する
電圧V2以上にあるときには、インバータの出力がHIGHレ
ベル（以下“H"）にあって、この電圧V1と回路が動作を
開始する電圧V2との間にあるときには、インバータの出
力が必ずLOWレベル（以下“L"）となる。したがって、
回路が動作する電圧V2から電圧V1になるときには、イン
バータの出力が必ず“H"から“L"に変化する信号が得ら
れ、電源供給後の電源電圧降下時点或いは、動作状態か
ら電源電圧が落ちて、電圧V2以下になったときには、確
実にリセット信号が発生する。
圧の分圧値として与えられるようにして、回路が正常に
動作すると電圧V2と回路動作開始し電圧V1との間に電源
電圧があるときには前記の電圧V3のレベルが電圧V4より
低い値となり、電圧V1と電圧V0との間に電源電圧がある
ときには前記の電圧V3のレベルが電圧V4より高い値にな
るようにV4とV3とを選択しているので、回路が動作する
電圧V2以上にあるときには、インバータの出力がHIGHレ
ベル（以下“H"）にあって、この電圧V1と回路が動作を
開始する電圧V2との間にあるときには、インバータの出
力が必ずLOWレベル（以下“L"）となる。したがって、
回路が動作する電圧V2から電圧V1になるときには、イン
バータの出力が必ず“H"から“L"に変化する信号が得ら
れ、電源供給後の電源電圧降下時点或いは、動作状態か
ら電源電圧が落ちて、電圧V2以下になったときには、確
実にリセット信号が発生する。
その結果、電源電圧の変動に対応して回路が正常に動作
する電圧V2から回路動作開始電圧V1に至るときに、電源
電圧の立下がり状態に影響されずにリセット信号を得る
ことができる。
する電圧V2から回路動作開始電圧V1に至るときに、電源
電圧の立下がり状態に影響されずにリセット信号を得る
ことができる。
［実施例］ 以下、この考案の一実施例について図面を用いて詳細に
説明する。
説明する。
第１図は、この考案におけるリセット回路を有するタイ
マーICの一実施例のリセット回路のブロック図であり、
第２図は、このリセット回路が内蔵されたタイマICの内
部構成図、第３図は、リセット回路の動作を説明するた
めのグラフ図である。
マーICの一実施例のリセット回路のブロック図であり、
第２図は、このリセット回路が内蔵されたタイマICの内
部構成図、第３図は、リセット回路の動作を説明するた
めのグラフ図である。
第２図において、10は、タイマICであって、その内部に
発振回路（OSC）11とカウンタ12、コントローラ13、そ
して、リセット回路１とから構成されていて、OSC11の
発振周波数を決定する外付け用のコンデンサと抵抗から
なる時定数回路14が外付けされている。
発振回路（OSC）11とカウンタ12、コントローラ13、そ
して、リセット回路１とから構成されていて、OSC11の
発振周波数を決定する外付け用のコンデンサと抵抗から
なる時定数回路14が外付けされている。
リセット回路１は、カウンタ12等のカウントをクリアす
るリセット信号を発生する回路であって、第１図に示す
ように、レベル信号発生回路２と、インバータ３とから
構成されている。なお、８は、リセット回路１からリセ
ット信号を得るリセット端子である。
るリセット信号を発生する回路であって、第１図に示す
ように、レベル信号発生回路２と、インバータ３とから
構成されている。なお、８は、リセット回路１からリセ
ット信号を得るリセット端子である。
レベル信号発生回路２は、そのゲートが接続されたｐ型
のMOSFET4a,4bからなるカレントミラー回路４と、MOSFE
T4aの下流に直列接続されたダイオードD1，D2、そし
て、ダイオード接続されたMOSFET4bの下流に接続された
ｎ型のMOSFET4cとからなり、電源電圧が1.2V以上に上が
ったときに、MOSFET4aとダイオードD1，D2との接続点ａ
に、この例では、1.2v（＝V3）の定電圧を発生する。な
お、ｎ型のMOSFET4cのゲートは、前記接続点ａに接続さ
れて、バイアスされていて、ｐ型のMOSFET4a,4bとｎ型
のMOSFET4cとでダイオードD1，D2に対して定電流を供給
する回路を構成している。
のMOSFET4a,4bからなるカレントミラー回路４と、MOSFE
T4aの下流に直列接続されたダイオードD1，D2、そし
て、ダイオード接続されたMOSFET4bの下流に接続された
ｎ型のMOSFET4cとからなり、電源電圧が1.2V以上に上が
ったときに、MOSFET4aとダイオードD1，D2との接続点ａ
に、この例では、1.2v（＝V3）の定電圧を発生する。な
お、ｎ型のMOSFET4cのゲートは、前記接続点ａに接続さ
れて、バイアスされていて、ｐ型のMOSFET4a,4bとｎ型
のMOSFET4cとでダイオードD1，D2に対して定電流を供給
する回路を構成している。
このレベル信号発生回路２は、カレントミラー回路を用
いることにより電源電圧が変動しても比較的正確な電圧
を発生する。その動作を具体的に説明すると、MOSFET4b
は、ゲートとドレインとが接続された、いわゆるダイオ
ード接続のトランジスタであって、この下流のMOSFET4c
とともにカレントミラーの入力側回路を構成し、1.2v以
下の状態での電源電圧の上昇のときには、不確定である
が、接続点ａがMOSFET4aのリーク電圧等によりMOSFET4c
をONさせる電圧になる。MOSFET4cがONしてMOSFET4bに電
流が流れ、これがカレントミラーの出力側回路であるMO
SFET4aに流れる。そこで、MOSFET4aは、電源が投入され
電源電圧が上昇してこのようなこときになるとON状態に
あるが、電源電圧がダイオードD1,D2をON状態にさせる
に足る電圧以下にあるとき、言い替えれば、ダイオード
の端子電圧が1.2v以下にあるときには、ダイオードD1,D
2がOFF状態にあるので電流は流れない。電源電圧が上昇
して接続点ａが1.2vになると、ダイオードD1,D2はONし
てこの電圧を保持する。しかも、この電圧1.2vがMOSFET
4cのゲート電圧に加わっている。これによりMOSFET4cの
ゲート電圧が一定に保持され、MOSFET4bとMOSFET4cとで
構成される入力側のカレントミラー回路は、電源電圧が
変動してもその影響を受けず、ここに定電流が流れる。
その結果、出力側のMOSFET4aにも定電流が流れる。そこ
で、ダイオードD1,D2にも定電流が流れ、これらの両端
に発生する前記の電圧1.2vは、安定した定電圧になる。
いることにより電源電圧が変動しても比較的正確な電圧
を発生する。その動作を具体的に説明すると、MOSFET4b
は、ゲートとドレインとが接続された、いわゆるダイオ
ード接続のトランジスタであって、この下流のMOSFET4c
とともにカレントミラーの入力側回路を構成し、1.2v以
下の状態での電源電圧の上昇のときには、不確定である
が、接続点ａがMOSFET4aのリーク電圧等によりMOSFET4c
をONさせる電圧になる。MOSFET4cがONしてMOSFET4bに電
流が流れ、これがカレントミラーの出力側回路であるMO
SFET4aに流れる。そこで、MOSFET4aは、電源が投入され
電源電圧が上昇してこのようなこときになるとON状態に
あるが、電源電圧がダイオードD1,D2をON状態にさせる
に足る電圧以下にあるとき、言い替えれば、ダイオード
の端子電圧が1.2v以下にあるときには、ダイオードD1,D
2がOFF状態にあるので電流は流れない。電源電圧が上昇
して接続点ａが1.2vになると、ダイオードD1,D2はONし
てこの電圧を保持する。しかも、この電圧1.2vがMOSFET
4cのゲート電圧に加わっている。これによりMOSFET4cの
ゲート電圧が一定に保持され、MOSFET4bとMOSFET4cとで
構成される入力側のカレントミラー回路は、電源電圧が
変動してもその影響を受けず、ここに定電流が流れる。
その結果、出力側のMOSFET4aにも定電流が流れる。そこ
で、ダイオードD1,D2にも定電流が流れ、これらの両端
に発生する前記の電圧1.2vは、安定した定電圧になる。
インバータ３は、ｐ型のMOSFETとｎ型のMOSFETとを積上
げ接続したCMOSのインバータ5,6,7を３段カスケード接
続したロジックインバータであって、最後のインバータ
７のｐ型のMOSFETのドレインとｎ型のMOSFETのドレイン
との間に抵抗Ｒが挿入されている。そして、このｎ型の
MOSFETのドレインがリセット端子８に接続された構成を
採り、リセット端子８に発生する信号がリセット信号と
してカウンタ12等に送出される。
げ接続したCMOSのインバータ5,6,7を３段カスケード接
続したロジックインバータであって、最後のインバータ
７のｐ型のMOSFETのドレインとｎ型のMOSFETのドレイン
との間に抵抗Ｒが挿入されている。そして、このｎ型の
MOSFETのドレインがリセット端子８に接続された構成を
採り、リセット端子８に発生する信号がリセット信号と
してカウンタ12等に送出される。
インバータ５により決定されるインバータ３の反転動作
をさせる入力側の動作閾値レベルV4は、ｐ型のMOSFETと
ｎ型のMOSFETとが積上げ接続されたCMOS構成であること
から、第３図の（ａ）に示すように、電源電圧のほぼ1/
2で推移し、最終的には、定状状態の安定化された電源
電圧VDD（＝V0）に対してV0/2となる。
をさせる入力側の動作閾値レベルV4は、ｐ型のMOSFETと
ｎ型のMOSFETとが積上げ接続されたCMOS構成であること
から、第３図の（ａ）に示すように、電源電圧のほぼ1/
2で推移し、最終的には、定状状態の安定化された電源
電圧VDD（＝V0）に対してV0/2となる。
さて、ここで、タイマIC10は、定常状態で電圧V0＝３〜
3.5Vの供給電力を受け、その回路動作開始電圧がV1＝2.
4Vであり、この回路が正常に動作する下限の電圧がV2＝
1.2であって、V0＞V1＞V2の関係にあるとして、以下、
第３図の（ｂ）に従ってその動作を説明すると、レベル
信号発生回路２により発生する接続点ａにおける電圧が
1.2Vであり、これは、外部からの供給電力の電源電圧VD
Dが1.2V以上に上昇したときに発生する。この電圧以下
では、レベル信号発生回路２のｐ型のMOSFET4a,4bとｎ
型のMOSFET4cには、電源電圧の上昇に応じた電圧が加わ
り、かつ、このとき、ダイオードD1，D2は“ON"状態に
はならず、接続点ａはグランド電位か、不確定な電位に
ある。そして、供給電源電圧が上昇して1.2Vを越える
と、接続点ａに1.2Vの電圧が生じる。
3.5Vの供給電力を受け、その回路動作開始電圧がV1＝2.
4Vであり、この回路が正常に動作する下限の電圧がV2＝
1.2であって、V0＞V1＞V2の関係にあるとして、以下、
第３図の（ｂ）に従ってその動作を説明すると、レベル
信号発生回路２により発生する接続点ａにおける電圧が
1.2Vであり、これは、外部からの供給電力の電源電圧VD
Dが1.2V以上に上昇したときに発生する。この電圧以下
では、レベル信号発生回路２のｐ型のMOSFET4a,4bとｎ
型のMOSFET4cには、電源電圧の上昇に応じた電圧が加わ
り、かつ、このとき、ダイオードD1，D2は“ON"状態に
はならず、接続点ａはグランド電位か、不確定な電位に
ある。そして、供給電源電圧が上昇して1.2Vを越える
と、接続点ａに1.2Vの電圧が生じる。
しかし、このときのインバータ３の動作閾値レベルは、
第３図の（ａ）に示されるように、電源電圧がほぼ1/2
の分圧されて発生するので、インバータ３の動作閾値レ
ベルV4が1.2V以下となっている。
第３図の（ａ）に示されるように、電源電圧がほぼ1/2
の分圧されて発生するので、インバータ３の動作閾値レ
ベルV4が1.2V以下となっている。
この場合、接続点ａの電圧V3（＝1.2V）は、インバータ
３の動作閾値レベルV4より高く設定されていることにな
り、インバータ３に対しては“H"の入力となるため、そ
のリセット端子８は、このとき“L"に固定される。ま
た、供給電力電圧値がさらに上昇して回路動作開始電圧
V1（＝2.4V）を越えて、V1とV0（2.4〜3.5V）の間にあ
るときには、接続点ａの電圧V3（＝1.2V）は、インバー
タ３の動作閾値レベルV4より低く設定されることにな
り、インバータ３に対しては“L"の入力となるため、そ
のリセット端子８は、このとき“H"に固定される。
３の動作閾値レベルV4より高く設定されていることにな
り、インバータ３に対しては“H"の入力となるため、そ
のリセット端子８は、このとき“L"に固定される。ま
た、供給電力電圧値がさらに上昇して回路動作開始電圧
V1（＝2.4V）を越えて、V1とV0（2.4〜3.5V）の間にあ
るときには、接続点ａの電圧V3（＝1.2V）は、インバー
タ３の動作閾値レベルV4より低く設定されることにな
り、インバータ３に対しては“L"の入力となるため、そ
のリセット端子８は、このとき“H"に固定される。
その結果、タイマーIC10が動作状態においては、第３図
の（ｂ）に示されるように、供給される電源VDDの電圧
が1.2〜2.4Vの間にあってはリセット端子８は必ず“L"
となり、タイマIC10の各回路が2.4V以上あるときには、
必ず“H"となる。そこで、電源VDDの電圧が2.4Vから低
下したときには、第３図の（ｂ）に示すように、リセッ
ト端子８は必ず“H"から“L"となり、この段階で立下が
るリセット信号が得られ、カウンタ12のカウント値はゼ
ロにリセットされることになる。
の（ｂ）に示されるように、供給される電源VDDの電圧
が1.2〜2.4Vの間にあってはリセット端子８は必ず“L"
となり、タイマIC10の各回路が2.4V以上あるときには、
必ず“H"となる。そこで、電源VDDの電圧が2.4Vから低
下したときには、第３図の（ｂ）に示すように、リセッ
ト端子８は必ず“H"から“L"となり、この段階で立下が
るリセット信号が得られ、カウンタ12のカウント値はゼ
ロにリセットされることになる。
したがって、リセット信号を電源電圧の変化の推移状態
に応じて発生させることができ、回路が誤動作する状態
の電圧V2以下に低下する以前に、カウンタ等をリセット
することが可能となる。
に応じて発生させることができ、回路が誤動作する状態
の電圧V2以下に低下する以前に、カウンタ等をリセット
することが可能となる。
なお、リセット端子８に発生する“H"から“L"に立下が
るリセット信号の発生を遅らせるには、リセット端子８
と接地間にコンデンサを取付けることができる。このよ
うにコンデンサを取付ければ、第３図の（ｂ）に示すよ
うに、リセット端子８に発生する“L"の信号がコンデン
サの要領と抵抗Ｒの抵抗値によって決まる時定数だけ遅
らせた信号を取出すことができる。
るリセット信号の発生を遅らせるには、リセット端子８
と接地間にコンデンサを取付けることができる。このよ
うにコンデンサを取付ければ、第３図の（ｂ）に示すよ
うに、リセット端子８に発生する“L"の信号がコンデン
サの要領と抵抗Ｒの抵抗値によって決まる時定数だけ遅
らせた信号を取出すことができる。
以上説明してきたが、実施例では、タイマICを例として
いるが、この考案は、これに限定されるものではなく、
レベル信号発生回路やインバータは、この実施例のほ
か、各種の構成を採ることができる。
いるが、この考案は、これに限定されるものではなく、
レベル信号発生回路やインバータは、この実施例のほ
か、各種の構成を採ることができる。
また、実施例では、リセット信号を“L"としとして立下
がり信号を利用しているが、インバータにより反転可能
であるので、これらは、“H"として立上がり信号であっ
てもよい。
がり信号を利用しているが、インバータにより反転可能
であるので、これらは、“H"として立上がり信号であっ
てもよい。
なお、この考案は、実施例における各電圧値の数値に限
定されないことはもちろんである。
定されないことはもちろんである。
［考案の効果］ 以上の説明から理解できるように、このこの考案にあっ
ては、レベル信号発生回路をカレントミラー回路で構成
して基準電圧V3をカレントミラーの入力側の下流に挿入
されたMOSトランジスタのゲートに加えることにより定
電流を発生して、出力側に流し、これをダイオードに流
すようにして基準電圧V3を発生させるので、この基準電
圧が電源電圧の変動を受けない電圧になる。しかも、ダ
イオードの順方向電圧を利用して電源電圧が電圧V3以上
あるときにダイオードを導通させることで電圧V3を発生
させるレベル発生回路を設け、これにより電源電圧が一
定値以下のときには電圧V3を発生させず、電源電圧が電
圧V3以上のときには、電源電圧が変動しても電圧V3を保
持させることにより、この電圧V3と電源電圧に応じて変
動するインバータの閾値との関係で確実にリセット信号
を発生させることができる。
ては、レベル信号発生回路をカレントミラー回路で構成
して基準電圧V3をカレントミラーの入力側の下流に挿入
されたMOSトランジスタのゲートに加えることにより定
電流を発生して、出力側に流し、これをダイオードに流
すようにして基準電圧V3を発生させるので、この基準電
圧が電源電圧の変動を受けない電圧になる。しかも、ダ
イオードの順方向電圧を利用して電源電圧が電圧V3以上
あるときにダイオードを導通させることで電圧V3を発生
させるレベル発生回路を設け、これにより電源電圧が一
定値以下のときには電圧V3を発生させず、電源電圧が電
圧V3以上のときには、電源電圧が変動しても電圧V3を保
持させることにより、この電圧V3と電源電圧に応じて変
動するインバータの閾値との関係で確実にリセット信号
を発生させることができる。
その結果、電源電圧の変動に対応して回路が正常に動作
する電圧V2から回路動作開始電圧V1に至るときに、電源
電圧の立下がり状態に影響されずにリセット信号を得る
ことができる。電源供給時の電源電圧上昇時点或いは、
動作状態から電源電圧が落ちて、電圧V2以下になったと
きには、確実にリセット信号を発生させることができ
る。
する電圧V2から回路動作開始電圧V1に至るときに、電源
電圧の立下がり状態に影響されずにリセット信号を得る
ことができる。電源供給時の電源電圧上昇時点或いは、
動作状態から電源電圧が落ちて、電圧V2以下になったと
きには、確実にリセット信号を発生させることができ
る。
第１図は、この考案におけるリセット回路を有するタイ
マーICの一実施例のリセット回路のブロック図であり、
第２図は、このリセット回路が内蔵されたタイマICの内
部構成図、第３図は、リセット回路の動作を説明するた
めのグラフ図である。 １……リセット回路、２……レベル信号発生回路、3,5,
6,7……インバータ、10……タイマIC、11……発振回路
（OSC）、12……カウンタ、13……コントローラ、D1，D
2……ダイオード。
マーICの一実施例のリセット回路のブロック図であり、
第２図は、このリセット回路が内蔵されたタイマICの内
部構成図、第３図は、リセット回路の動作を説明するた
めのグラフ図である。 １……リセット回路、２……レベル信号発生回路、3,5,
6,7……インバータ、10……タイマIC、11……発振回路
（OSC）、12……カウンタ、13……コントローラ、D1，D
2……ダイオード。
Claims (1)
- 【請求項１】電源ラインから定常状態で電圧V0の供給電
力を受け、回路動作開始電圧がV1であり、回路が正常に
動作する電圧がV2であって、V0＞V1＞V2の関係にあるリ
セット回路において、前記電源ラインから供給される電
流が順方向に流れるダイオードを有し前記供給電力の電
圧が所定の基準電圧V3（ただしV3＜V2）以上にあるとき
に前記ダイオードが導通して前記基準電圧V3の信号を発
生するレベル信号発生回路と、前記電源ラインから電力
の供給を受けて動作し、前記基準電圧V3の信号が入力さ
れる、信号反転の動作閾値レベルがV4のインバータとを
備え、前記レベル信号発生回路は、MOSトランジスタの
カレントミラー回路と、このカレントミラー回路の電流
入力側のMOSトランジスタの下流に設けられたMOSトラン
ジスタと、前記カレントミラー回路の電流出力側のMOS
トランジスタの下流に設けられた前記のダイオードとか
らなり、前記下流のMOSトランジスタのゲートが前記基
準電圧V3の信号を受け、前記動作閾値レベルV4が電源電
圧の分圧値として与えられ、前記供給電力の電圧がV2と
V1との間にあるときには前記基準電圧V3の信号の電圧レ
ベルがV4より高い値となり、前記供給電力の電圧がV1と
V0との間にあるときには前記基準電圧V3の信号の電圧レ
ベルがV4より低い値になるように前記動作閾値レベル電
圧V4と前記基準電圧V3とが選択されていて、前記インバ
ータの出力をリセット信号として利用することを特徴と
するリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988162995U JPH0650028Y2 (ja) | 1988-12-15 | 1988-12-15 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988162995U JPH0650028Y2 (ja) | 1988-12-15 | 1988-12-15 | リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284938U JPH0284938U (ja) | 1990-07-03 |
| JPH0650028Y2 true JPH0650028Y2 (ja) | 1994-12-14 |
Family
ID=31447324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988162995U Expired - Lifetime JPH0650028Y2 (ja) | 1988-12-15 | 1988-12-15 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650028Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108120A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Automatic clearing circuit |
| JPS5932024A (ja) * | 1982-08-13 | 1984-02-21 | Hitachi Ltd | 半導体集積回路 |
| JPS59198024A (ja) * | 1983-04-25 | 1984-11-09 | Mitsubishi Electric Corp | 信号発生回路 |
-
1988
- 1988-12-15 JP JP1988162995U patent/JPH0650028Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0284938U (ja) | 1990-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1608067B1 (en) | Reset circuit | |
| JP3650186B2 (ja) | 半導体装置および比較回路 | |
| US6794856B2 (en) | Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback | |
| KR100724662B1 (ko) | 파워 온 리셋 신호를 생성하는 반도체 장치 | |
| KR910006471B1 (ko) | 리세트 신호 발생회로 | |
| US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
| JPH0474015A (ja) | 半導体集積回路装置 | |
| KR100237623B1 (ko) | 기준 전압 회로의 전류 감지 스타트 업 회로 | |
| KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
| US9236858B2 (en) | Semiconductor device | |
| JPH07230331A (ja) | 起動回路を有する基準電圧発生回路 | |
| JP4047689B2 (ja) | パワーオンリセット回路 | |
| KR100593565B1 (ko) | 전력오프의매우빠른검출을사용하는전력온검출및인에이블링회로 | |
| US5612641A (en) | Circuit for covering initial conditions when starting-up an integrated circuit device | |
| JPH04351791A (ja) | 半導体メモリー装置のデータ入力バッファー | |
| US6870351B2 (en) | Voltage regulator circuit and integrated circuit device including the same | |
| JPH08186484A (ja) | パワーオン・リセット回路 | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| JPH0650028Y2 (ja) | リセット回路 | |
| US5747890A (en) | Power supply switch reference circuitry | |
| JP2523727Y2 (ja) | 起動信号発生回路を有するｉｃ | |
| JPH0468784B2 (ja) | ||
| JP2002043917A (ja) | バンドギャップ回路及びこれを用いたパワー・オン・クリア回路 | |
| KR100258362B1 (ko) | 반도체 소자의 기준전압 발생장치 | |
| JPH0446011B2 (ja) |