JPH0648711B2 - 電子コンポーネント用ヒート・シンク - Google Patents
電子コンポーネント用ヒート・シンクInfo
- Publication number
- JPH0648711B2 JPH0648711B2 JP3103713A JP10371391A JPH0648711B2 JP H0648711 B2 JPH0648711 B2 JP H0648711B2 JP 3103713 A JP3103713 A JP 3103713A JP 10371391 A JP10371391 A JP 10371391A JP H0648711 B2 JPH0648711 B2 JP H0648711B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat sink
- thickness
- copper substrate
- stiffening layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S165/00—Heat exchange
- Y10S165/905—Materials of manufacture
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、銅デバイスに関するも
のであり、具体的には、集積回路チップのような電子コ
ンポーネントを冷却するヒート・シンクに適した銅デバ
イスである。また、本発明は、熱伝導度が高いだけでな
く、電気抵抗も比較的大きい銅デバイスに関するもので
ある。
のであり、具体的には、集積回路チップのような電子コ
ンポーネントを冷却するヒート・シンクに適した銅デバ
イスである。また、本発明は、熱伝導度が高いだけでな
く、電気抵抗も比較的大きい銅デバイスに関するもので
ある。
【０００２】
【従来の技術】使用時、各種電気コンポーネントが熱を
発生するので、適正な機能を果たすには、熱を取り除く
必要がある。
発生するので、適正な機能を果たすには、熱を取り除く
必要がある。
【０００３】集積回路モジュールを含む電気コンポーネ
ントからこの熱を取り去るために、さまざまな方法が提
案されてきた。通常、こうしたモジュールには、周囲状
況から集積回路チップを保護するためのキャップが設け
られている。一般に、熱を散逸させるために用いられる
キャップは、アルミニウムであり、アルミニウムは、電
気コンポーネントと接触させられる場合、陽極酸化され
て、電気的な分離を与える酸化アルミニウム層を形成す
る。
ントからこの熱を取り去るために、さまざまな方法が提
案されてきた。通常、こうしたモジュールには、周囲状
況から集積回路チップを保護するためのキャップが設け
られている。一般に、熱を散逸させるために用いられる
キャップは、アルミニウムであり、アルミニウムは、電
気コンポーネントと接触させられる場合、陽極酸化され
て、電気的な分離を与える酸化アルミニウム層を形成す
る。
【０００４】さらに、電気コンポーネント（例えば、チ
ップ）からの熱をキャップに伝達し、その後、周囲環境
に熱を散逸させるさまざまな構造が提案されている。例
えば、米国特許第４,８４９，８５６号及び第４，７７
０，２４２号、及び、１９８４年１２月のＩＢＭ-Techn
ical Disclosure Bulletine, Vol.２７, No.７Ｂ, ４４
１３〜４４１５頁に掲載のYehによる“Bump Internal T
hermal Enhancement”参照のこと。
ップ）からの熱をキャップに伝達し、その後、周囲環境
に熱を散逸させるさまざまな構造が提案されている。例
えば、米国特許第４,８４９，８５６号及び第４，７７
０，２４２号、及び、１９８４年１２月のＩＢＭ-Techn
ical Disclosure Bulletine, Vol.２７, No.７Ｂ, ４４
１３〜４４１５頁に掲載のYehによる“Bump Internal T
hermal Enhancement”参照のこと。
【０００５】
【発明が解決しようとする課題】アルミニウムは、電子
デバイス用のヒート・シンクとしてかなり満足のゆくも
のであったが、デバイスのパワー要求が増すにつれて、
アルミニウムの熱散逸能力は、完全に十分なものではな
くなる可能性がある。
デバイス用のヒート・シンクとしてかなり満足のゆくも
のであったが、デバイスのパワー要求が増すにつれて、
アルミニウムの熱散逸能力は、完全に十分なものではな
くなる可能性がある。
【０００６】本発明の目的は、現在利用されているアル
ミニウムのヒート・シンクに比べて大幅に高い冷却能力
を有する銅のヒート・シンクを提供することである。
ミニウムのヒート・シンクに比べて大幅に高い冷却能力
を有する銅のヒート・シンクを提供することである。
【０００７】
【課題を解決するための手段】本発明の態様の１つによ
れば、銅基板と、ニッケル、クロム、コバルト、また
は、チタン等の前記基板上の金属層と、該金属層に被着
した非黒鉛硬化炭素層を備えたデバイスが提供される。
前記金属層は、厚さが約５０〜約２０００オングストロ
ームであり、前記炭素層は、厚さが約０．２〜約５ミク
ロンである。
れば、銅基板と、ニッケル、クロム、コバルト、また
は、チタン等の前記基板上の金属層と、該金属層に被着
した非黒鉛硬化炭素層を備えたデバイスが提供される。
前記金属層は、厚さが約５０〜約２０００オングストロ
ームであり、前記炭素層は、厚さが約０．２〜約５ミク
ロンである。
【０００８】本発明のもう１つの態様によれば、銅基板
と、該銅基板に被着した剛体化層と、該剛体化層に被着
した非黒鉛硬化炭素層を備えたデバイスが提供される。
前記剛体化層は、厚さが約２〜約１０ミクロンである。
と、該銅基板に被着した剛体化層と、該剛体化層に被着
した非黒鉛硬化炭素層を備えたデバイスが提供される。
前記剛体化層は、厚さが約２〜約１０ミクロンである。
【０００９】本発明は、また、集積回路チップ用のヒー
ト・シンクとして、剛体化層を含む上述のデバイスの利
用に関するものである。具体的には、本発明のデバイス
において、炭化層がチップの裏側と物理的に接触して配
置される。
ト・シンクとして、剛体化層を含む上述のデバイスの利
用に関するものである。具体的には、本発明のデバイス
において、炭化層がチップの裏側と物理的に接触して配
置される。
【００１０】
【実施例】図１には、本発明に基づく電子パッケージの
１つのタイプが示されている。一般に、該構造（１）に
は、基盤（２）が含まれ、その上にハンダ球（４）を利
用して集積回路チップ（３）が取りつけられる。チップ
（３）の裏側（すなわち、回路要素を含んでいる面とは
反対側の主表面）には、本発明のデバイスの硬化炭素層
（５）が接触しており、また、該炭素層（５）は、剛体
化層（６）に被着されている。剛体化層（６）は、ケイ
化物を形成する金属層（７）に被着されており、また、
該金属層（７）は、銅基板（８）に被着されている。
１つのタイプが示されている。一般に、該構造（１）に
は、基盤（２）が含まれ、その上にハンダ球（４）を利
用して集積回路チップ（３）が取りつけられる。チップ
（３）の裏側（すなわち、回路要素を含んでいる面とは
反対側の主表面）には、本発明のデバイスの硬化炭素層
（５）が接触しており、また、該炭素層（５）は、剛体
化層（６）に被着されている。剛体化層（６）は、ケイ
化物を形成する金属層（７）に被着されており、また、
該金属層（７）は、銅基板（８）に被着されている。
【００１１】銅基板（８）によって、熱伝導度の高いデ
バイスが得られる。図２には、mmで表わした典型的な寸
法を有する典型的な銅基板（８）が示されている。図２
の銅基板（８）は、単一の銅ブロックから作られてお
り、下方に延びるフィン（１１) に支持されたベース
（１０）上に位置する上部表面（９）を備えている。
バイスが得られる。図２には、mmで表わした典型的な寸
法を有する典型的な銅基板（８）が示されている。図２
の銅基板（８）は、単一の銅ブロックから作られてお
り、下方に延びるフィン（１１) に支持されたベース
（１０）上に位置する上部表面（９）を備えている。
【００１２】デバイスの熱性能が付随して低下すること
がないようにして、導電性の銅をチップから電気的に絶
縁するため、チップ（３）と銅基板（８）の間には硬化
炭素層（５）が設けられている。ただし、銅は、たわみ
性で、曲がりやすいので、直接銅基板（８）に炭素層
（５）を被着すると、硬化炭素層（５）のひび割れが極
めて生じやすい製品になる。
がないようにして、導電性の銅をチップから電気的に絶
縁するため、チップ（３）と銅基板（８）の間には硬化
炭素層（５）が設けられている。ただし、銅は、たわみ
性で、曲がりやすいので、直接銅基板（８）に炭素層
（５）を被着すると、硬化炭素層（５）のひび割れが極
めて生じやすい製品になる。
【００１３】さらに、炭素は、特に銅にはしっかりと接
着しない。従って、本発明によれば、構造に剛性を付与
し、また、硬化炭素層（５）の銅に対する接着性を高め
るための層が、銅基板（８）と硬化炭素層（５）の間に
挿入される。
着しない。従って、本発明によれば、構造に剛性を付与
し、また、硬化炭素層（５）の銅に対する接着性を高め
るための層が、銅基板（８）と硬化炭素層（５）の間に
挿入される。
【００１４】本発明によれば、この剛体化層（６）の厚
さを約２〜約１０ミクロンに、好ましくは、約２〜約６
ミクロンに、最も望ましいのは、約５ミクロンにするこ
とが、重要である。
さを約２〜約１０ミクロンに、好ましくは、約２〜約６
ミクロンに、最も望ましいのは、約５ミクロンにするこ
とが、重要である。
【００１５】構造を強化し、かつ、銅と硬化炭素との良
好な結合を助長する働きをするのに適した層には、シリ
コン、タングステン、炭化タングステン、窒化チタン、
窒化アルミニウム、及び、それらの混合物であり、シリ
コンが特に好ましい。最も望ましい剛体化層は、アモル
ファス・シリコンである。
好な結合を助長する働きをするのに適した層には、シリ
コン、タングステン、炭化タングステン、窒化チタン、
窒化アルミニウム、及び、それらの混合物であり、シリ
コンが特に好ましい。最も望ましい剛体化層は、アモル
ファス・シリコンである。
【００１６】剛体化層（６）は、蒸着、スパッタリン
グ、または、プラズマ付着といった任意の既知の技法で
被着させることができるが、化学蒸着が望ましい。例え
ば、アモルファス水素化シリコン層は、原料ガスとして
シランを用いるＲＦプラズマによって被着させることが
できる。図１におけるシリコン層（６）のプラズマ被着
温度は、特にクリティカルではなく、例えば、約１５０
℃〜約５００℃とすることができる。最も望ましい温度
は、３５０℃以上である。例えば、約１０sccm（単位立
方センチメートル／分）の流量、３０ミクロンの全圧、
及び、３０ＷのＲＦ出力で、アルゴン中に２５％のシラ
ン（ＳｉＨ4)を混合したガスによるプラズマ被着を施す
ことによって、アモルファス水素化シリコンａ−Ｓｉ：
Ｈ薄膜の被着が可能になる。約２〜約１０ミクロンの所
望の厚さが得られるまで、約５００〜約７００分間にわ
たって被着が続行される。被着時、基板は、約−５０ボ
ルト（直流）のバイアスがかかった状態に保たれる。
グ、または、プラズマ付着といった任意の既知の技法で
被着させることができるが、化学蒸着が望ましい。例え
ば、アモルファス水素化シリコン層は、原料ガスとして
シランを用いるＲＦプラズマによって被着させることが
できる。図１におけるシリコン層（６）のプラズマ被着
温度は、特にクリティカルではなく、例えば、約１５０
℃〜約５００℃とすることができる。最も望ましい温度
は、３５０℃以上である。例えば、約１０sccm（単位立
方センチメートル／分）の流量、３０ミクロンの全圧、
及び、３０ＷのＲＦ出力で、アルゴン中に２５％のシラ
ン（ＳｉＨ4)を混合したガスによるプラズマ被着を施す
ことによって、アモルファス水素化シリコンａ−Ｓｉ：
Ｈ薄膜の被着が可能になる。約２〜約１０ミクロンの所
望の厚さが得られるまで、約５００〜約７００分間にわ
たって被着が続行される。被着時、基板は、約−５０ボ
ルト（直流）のバイアスがかかった状態に保たれる。
【００１７】図１の硬化した、すなわち、ダイヤモンド
状の炭素層（５）は、図１の剛体化層（６）のプラズマ
被着と同じ真空システムで形成することができるので、
ガス混合物のプラズマ被着によって被着させるのが望ま
しい。ただし、図１のダイヤモンド状炭素層（５）は、
スパッタリングのような他の方法で被着させることが可
能である。プラズマ原料ガスは、プラズマに任意選択で
水素を含む、アセチレンのような炭化水素とすることが
できる。硬化炭素薄膜が、その無定形性を保持し、黒鉛
化（すなわち、軟化）しないようにするため、図１の炭
素層（５）のプラズマ被着に関する基板温度は、３２５
℃未満である。こうした被着は、約１４０〜約２５０℃
の温度で行なうのが望ましい。典型的な例の場合、アセ
チレン（Ｃ2 Ｈ2)を原料ガスとして、１３．５６ＭＨｚ
のＲＦプラズマが用いられ、プラズマは、プレート間の
間隔を２．５４cmとした、直径１２．７cmの２つの平行
なプレート間で容量性放電によって発生させた。炭素の
被着前に、成長表面にスパッタリングによるクリーニン
グを施すため、基板は、４５分間アルゴン・プラズマに
さらされる。
状の炭素層（５）は、図１の剛体化層（６）のプラズマ
被着と同じ真空システムで形成することができるので、
ガス混合物のプラズマ被着によって被着させるのが望ま
しい。ただし、図１のダイヤモンド状炭素層（５）は、
スパッタリングのような他の方法で被着させることが可
能である。プラズマ原料ガスは、プラズマに任意選択で
水素を含む、アセチレンのような炭化水素とすることが
できる。硬化炭素薄膜が、その無定形性を保持し、黒鉛
化（すなわち、軟化）しないようにするため、図１の炭
素層（５）のプラズマ被着に関する基板温度は、３２５
℃未満である。こうした被着は、約１４０〜約２５０℃
の温度で行なうのが望ましい。典型的な例の場合、アセ
チレン（Ｃ2 Ｈ2)を原料ガスとして、１３．５６ＭＨｚ
のＲＦプラズマが用いられ、プラズマは、プレート間の
間隔を２．５４cmとした、直径１２．７cmの２つの平行
なプレート間で容量性放電によって発生させた。炭素の
被着前に、成長表面にスパッタリングによるクリーニン
グを施すため、基板は、４５分間アルゴン・プラズマに
さらされる。
【００１８】ＲＦ出力は、１５ワット（１１０ｍｗ・cm
-2の表面出力密度に相当する）にセットされる。全圧
は、３０ミクロンで一定に保たれ、全ガス流量は、６
sccmにセットされる。基板電極は、被着時、約１５０ボ
ルトの負の直流バイアスが加えられた状態に保たれる。
約０．２〜約２ミクロンの必要とされる厚さが得られる
まで、約４０〜約４００分にわたって上記プロセスが続
行される。硬化炭素層（５）は、約０．２〜約５ミクロ
ンの厚さが望ましく、約０．２〜約２ミクロンの厚さが
より望ましく、約０．５ミクロンの厚さが最も望まし
い。
-2の表面出力密度に相当する）にセットされる。全圧
は、３０ミクロンで一定に保たれ、全ガス流量は、６
sccmにセットされる。基板電極は、被着時、約１５０ボ
ルトの負の直流バイアスが加えられた状態に保たれる。
約０．２〜約２ミクロンの必要とされる厚さが得られる
まで、約４０〜約４００分にわたって上記プロセスが続
行される。硬化炭素層（５）は、約０．２〜約５ミクロ
ンの厚さが望ましく、約０．２〜約２ミクロンの厚さが
より望ましく、約０．５ミクロンの厚さが最も望まし
い。
【００１９】図１の剛体化層（６）と図１の銅基板
（８）との間のしっかりした接着を確保するため、とり
わけ、図１の剛体化層（６）がシリコンの場合、金属の
ケイ化物を形成し得る金属から成る図１の層（７）が、
図１の層（６）と図１の基板（８）との間の銅基板に被
着させられる。図１のこの層（７）は、厚さが約５０〜
約２０００オングストロームである。用いられる金属に
は、ニッケル、クロム、コバルト、及び、チタンの全
て、または、そのいずれかが含まれるが、ニッケルが望
ましい。金属の被着は、スパッタリングや蒸着といった
任意の既知の方法で行なうことができるが、スパッタリ
ングが望ましい。剛体化層（６）が窒化チタンの場合、
しっかりと接着させるのに、層（７）を必要としない。
（８）との間のしっかりした接着を確保するため、とり
わけ、図１の剛体化層（６）がシリコンの場合、金属の
ケイ化物を形成し得る金属から成る図１の層（７）が、
図１の層（６）と図１の基板（８）との間の銅基板に被
着させられる。図１のこの層（７）は、厚さが約５０〜
約２０００オングストロームである。用いられる金属に
は、ニッケル、クロム、コバルト、及び、チタンの全
て、または、そのいずれかが含まれるが、ニッケルが望
ましい。金属の被着は、スパッタリングや蒸着といった
任意の既知の方法で行なうことができるが、スパッタリ
ングが望ましい。剛体化層（６）が窒化チタンの場合、
しっかりと接着させるのに、層（７）を必要としない。
【００２０】本発明のもう１つの態様によれば、半導体
チップに接触した挿入物またはピストンのような銅デバ
イスに対する耐磨耗層として、非黒鉛硬化炭素層が用い
られる。冷却ハードウェアとシリコンのようなチップ基
板との熱膨張係数の不一致のため、チップの電源がオン
になると、スクラッチングが生じる可能性がある。非黒
鉛硬化炭素層は、銅デバイスのスクラッチングを防止
し、金属チップの界面における熱抵抗が増大しないよう
にする。本発明のこの態様によるデバイスは、所望の場
合には、設けることができるが、剛体化層を必要とせ
ず、炭素層と銅とのしっかりした結合を確保するため、
ニッケル、クロム、コバルト、及び、チタン、及びそれ
らの混合物から成る、できれば、ニッケルから成る層
（７）を必要とする。層（７）は、通常、約５０〜約２
０００オングストロームの厚さであるが、約５００〜約
１５００オングストロームの厚さが望ましい。
チップに接触した挿入物またはピストンのような銅デバ
イスに対する耐磨耗層として、非黒鉛硬化炭素層が用い
られる。冷却ハードウェアとシリコンのようなチップ基
板との熱膨張係数の不一致のため、チップの電源がオン
になると、スクラッチングが生じる可能性がある。非黒
鉛硬化炭素層は、銅デバイスのスクラッチングを防止
し、金属チップの界面における熱抵抗が増大しないよう
にする。本発明のこの態様によるデバイスは、所望の場
合には、設けることができるが、剛体化層を必要とせ
ず、炭素層と銅とのしっかりした結合を確保するため、
ニッケル、クロム、コバルト、及び、チタン、及びそれ
らの混合物から成る、できれば、ニッケルから成る層
（７）を必要とする。層（７）は、通常、約５０〜約２
０００オングストロームの厚さであるが、約５００〜約
１５００オングストロームの厚さが望ましい。
【００２１】下記の非制限例は、本発明をより明らかに
するためのものである。
するためのものである。
【００２２】例
【００２３】図２に示すタイプの銅製ヒート・シンクの
上部表面に、厚さ約１０００オングストロームのニッケ
ル層を被着させる。このニッケル層の被着は、ニッケル
・ターゲットによるスパッタリングで行なわれる。次
に、アルゴン中シランが２５％の混合物によるプラズマ
強化した化学蒸着によって、ニッケル層に厚さ約４ミク
ロンのアモルファス・シリコン層を被着させる。アセチ
レンによるプラズマ強化した化学蒸着によって、シリコ
ン層に厚さ約５０００オングストロームの非黒鉛硬化炭
素層を被着させる。この結果、約１０ボルト（直流）の
電位で、０．５cm2の接触領域において、少なくとも１
０メグ・オームといった比較的大きい電気抵抗を示す装
置が得られる。
上部表面に、厚さ約１０００オングストロームのニッケ
ル層を被着させる。このニッケル層の被着は、ニッケル
・ターゲットによるスパッタリングで行なわれる。次
に、アルゴン中シランが２５％の混合物によるプラズマ
強化した化学蒸着によって、ニッケル層に厚さ約４ミク
ロンのアモルファス・シリコン層を被着させる。アセチ
レンによるプラズマ強化した化学蒸着によって、シリコ
ン層に厚さ約５０００オングストロームの非黒鉛硬化炭
素層を被着させる。この結果、約１０ボルト（直流）の
電位で、０．５cm2の接触領域において、少なくとも１
０メグ・オームといった比較的大きい電気抵抗を示す装
置が得られる。
【００２４】
【発明の効果】本発明は、高い冷却能力を有する銅製ヒ
ート・シンクを提供することができる。
ート・シンクを提供することができる。
【図１】本発明に基づくデバイスの概略図である。
【図２】本発明において用いることができる典型的な銅
基板の図である。
基板の図である。
１．電子パッケージの構造 ２．基板 ３．集積回路基板 ４．ハンダ球 ５．硬化炭素層 ６．剛体化層 ７．金属層 ８．銅基板 ９．銅基板の上部表面 １０. 銅基板のベース １１. 銅基板のフィン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ナニック・バクール アメリカ合衆国コネチカット州ダンバリ ー、タングルウッド・ドライブ24番地 (72)発明者 アルフレッド・ギル アメリカ合衆国ニューヨーク州オッシニン グ、モーニングサイド・ドライブ（番地な し) (72)発明者 エジディオ・マロッタ アメリカ合衆国ニューヨーク州ポーキプシ ー、キャロル・ストリート52番地 (72)発明者 バアナード・スチール・メイヤーソン アメリカ合衆国ニューヨーク州ヨークタウ ン・ハイツ、カルフォルニア・ロード235 番地 (72)発明者 ヴィシュヌバイ・ヴィ・パテル アメリカ合衆国ニューヨーク州・ヨークタ ウン・ハイツ、ウイロウエイ・ストリート 2289番地
Claims (17)
- 【請求項１】銅基板と、前記銅基板に接着される厚さが
約２〜約１０ミクロンの剛体化層と、前記剛体化層に被
着される厚さが約０．２〜約５ミクロンの非黒鉛硬化炭
素層と、を有して構成されるヒート・シンク。 - 【請求項２】前記剛体化層が、シリコン、窒化チタン、
タングステン、炭化タングステン、窒化アルミニウム、
及び、それらの混合物から選択されるということを特徴
とする、請求項１に記載のヒート・シンク。 - 【請求項３】前記剛体化層がシリコンであることを特徴
とする、請求項１に記載のヒート・シンク。 - 【請求項４】前記剛体化層が窒化チタンであることを特
徴とする、請求項１に記載のヒート・シンク。 - 【請求項５】前記銅基板と前記剛体化層の中間に配置さ
れた、ニッケル、クロム、コバルト、チタン、及び、そ
れらの混合物から選択される、厚さが約５０〜約２００
０オングストロームのケイ化物を形成する金属の層が、
さらに、含まれていることを特徴とする、請求項１に記
載のヒート・シンク。 - 【請求項６】前記金属がニッケルであることを特徴とす
る、請求項５に記載のヒート・シンク。 - 【請求項７】前記剛体化層がシリコンであることを特徴
とする、請求項５に記載のヒート・シンク。 - 【請求項８】集積回路チップと、前記チップの裏側に物
理的に接触したヒート・シンクから成り、前記ヒート・
シンクが、銅基板と、前記銅基板に接着された、厚さ約
２〜約１０ミクロンの剛体化層と、前記剛体化層に被着
した、厚さが約０．２〜約５ミクロンで、前記チップの
裏側に接触している非黒鉛硬化炭素層から構成されるこ
とを特徴とする電子パッケージ。 - 【請求項９】前記剛体化層が、シリコン、タングステ
ン、炭化タングステン、窒化チタン、窒化アルミニウ
ム、及び、それらの混合物から選択されることを特徴と
する、請求項８に記載の電子パッケージ。 - 【請求項１０】前記剛体化層がシリコンであることを特
徴とする、請求項８に記載の電子パッケージ。 - 【請求項１１】前記剛体化層が窒化チタンであることを
特徴とする、請求項８に記載の電子パッケージ。 - 【請求項１２】前記銅基板と前記剛体化層の中間に配置
された、ニッケル、クロム、コバルト、チタン及び、そ
れらの混合物から選択される、厚さが約５０〜約２００
０オングストロームのケイ化物を形成する金属の層が、
さらに含まれていることを特徴とする、請求項８に記載
の電子パッケージ。 - 【請求項１３】前記金属がニッケルであることを特徴と
する、請求項１２に記載の電子パッケージ。 - 【請求項１４】前記剛体化層がシリコンであることを特
徴とする、請求項１２に記載の電子パッケージ。 - 【請求項１５】銅基板と、前記銅基板に接着された、ニ
ッケル、クロム、コバルト、チタン、及び、それらの混
合物から選択される、厚さが約５０〜約２０００オング
ストロームの金属層と、前記金属層に被着した厚さ約
０．２〜約５ミクロンの非黒鉛硬化炭素層から構成され
る、ヒート・シンク。 - 【請求項１６】前記金属がニッケルであることを特徴と
する、請求項１５に記載のヒート・シンク。 - 【請求項１７】前記金属層が約５００〜約１５００オン
グストロームの厚さであることを特徴とする、請求項１
５に記載のヒート・シンク。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/504,496 US5031029A (en) | 1990-04-04 | 1990-04-04 | Copper device and use thereof with semiconductor devices |
| US504496 | 1990-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04226056A JPH04226056A (ja) | 1992-08-14 |
| JPH0648711B2 true JPH0648711B2 (ja) | 1994-06-22 |
Family
ID=24006521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3103713A Expired - Lifetime JPH0648711B2 (ja) | 1990-04-04 | 1991-03-14 | 電子コンポーネント用ヒート・シンク |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5031029A (ja) |
| EP (1) | EP0450315A1 (ja) |
| JP (1) | JPH0648711B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2726141B2 (ja) * | 1990-06-05 | 1998-03-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE59208893D1 (de) * | 1992-01-23 | 1997-10-16 | Siemens Ag | Halbleitermodul mit hoher Isolations- und Wärmefähigkeit |
| US5241131A (en) * | 1992-04-14 | 1993-08-31 | International Business Machines Corporation | Erosion/corrosion resistant diaphragm |
| US5804321A (en) * | 1993-07-30 | 1998-09-08 | The United States Of America As Represented By The Secretary Of The Navy | Diamond brazed to a metal |
| US5523260A (en) * | 1993-08-02 | 1996-06-04 | Motorola, Inc. | Method for heatsinking a controlled collapse chip connection device |
| US6130471A (en) * | 1997-08-29 | 2000-10-10 | The Whitaker Corporation | Ballasting of high power silicon-germanium heterojunction biploar transistors |
| US6040225A (en) * | 1997-08-29 | 2000-03-21 | The Whitaker Corporation | Method of fabricating polysilicon based resistors in Si-Ge heterojunction devices |
| KR100342589B1 (ko) * | 1999-10-01 | 2002-07-04 | 김덕중 | 반도체 전력 모듈 및 그 제조 방법 |
| US6657849B1 (en) * | 2000-08-24 | 2003-12-02 | Oak-Mitsui, Inc. | Formation of an embedded capacitor plane using a thin dielectric |
| US7276222B2 (en) | 2001-01-19 | 2007-10-02 | Chevron U.S.A. Inc. | Diamondoid-containing thermally conductive materials |
| EP1368832A2 (en) * | 2001-01-19 | 2003-12-10 | Chevron USA, Inc. | Diamondoid-containing materials in microelectronics |
| JP3530518B2 (ja) * | 2002-01-24 | 2004-05-24 | 日本電子材料株式会社 | プローブカード |
| JP2004104074A (ja) * | 2002-07-17 | 2004-04-02 | Sumitomo Electric Ind Ltd | 半導体装置用部材 |
| US20040200599A1 (en) * | 2003-04-10 | 2004-10-14 | Bradley Michael William | Amorphous carbon layer for heat exchangers and processes thereof |
| US7019394B2 (en) * | 2003-09-30 | 2006-03-28 | Intel Corporation | Circuit package and method of plating the same |
| US7109587B1 (en) * | 2004-05-25 | 2006-09-19 | National Semiconductor Corporation | Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices |
| TWI372111B (en) * | 2007-12-28 | 2012-09-11 | Ind Tech Res Inst | Structural material of diamond like carbon complex films and method of manufacturing the same |
| US8449995B2 (en) * | 2009-03-31 | 2013-05-28 | Seagate Technology Llc | Corrosion resistant coating for copper substrate |
| TW201213101A (en) * | 2010-09-29 | 2012-04-01 | Hon Hai Prec Ind Co Ltd | Roller |
| US12080620B2 (en) * | 2020-06-25 | 2024-09-03 | Intel Corporation | Additively manufactured structures for heat dissipation from integrated circuit devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8328474D0 (en) * | 1983-10-25 | 1983-11-23 | Plessey Co Plc | Diamond heatsink assemblies |
| JPS60126853A (ja) * | 1983-12-14 | 1985-07-06 | Hitachi Ltd | 半導体デバイス冷却装置 |
| US4665415A (en) * | 1985-04-24 | 1987-05-12 | International Business Machines Corporation | Semiconductor device with hole conduction via strained lattice |
| US4647494A (en) * | 1985-10-31 | 1987-03-03 | International Business Machines Corporation | Silicon/carbon protection of metallic magnetic structures |
| EP0221531A3 (en) * | 1985-11-06 | 1992-02-19 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | High heat conductive insulated substrate and method of manufacturing the same |
| US4728626A (en) * | 1985-11-18 | 1988-03-01 | International Business Machines Corporation | Method for making planar 3D heterepitaxial semiconductor structures with buried epitaxial silicides |
| JPH0770711B2 (ja) * | 1986-06-05 | 1995-07-31 | 株式会社日本自動車部品総合研究所 | 半導体装置 |
| US4809044A (en) * | 1986-08-22 | 1989-02-28 | Energy Conversion Devices, Inc. | Thin film overvoltage protection devices |
| US4849856A (en) * | 1988-07-13 | 1989-07-18 | International Business Machines Corp. | Electronic package with improved heat sink |
-
1990
- 1990-04-04 US US07/504,496 patent/US5031029A/en not_active Expired - Fee Related
-
1991
- 1991-03-02 EP EP91103152A patent/EP0450315A1/en not_active Ceased
- 1991-03-14 JP JP3103713A patent/JPH0648711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5031029A (en) | 1991-07-09 |
| JPH04226056A (ja) | 1992-08-14 |
| EP0450315A1 (en) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648711B2 (ja) | 電子コンポーネント用ヒート・シンク | |
| US7492041B2 (en) | Diamond-silicon hybrid integrated heat spreader | |
| US5402004A (en) | Heat transfer module for ultra high density and silicon on silicon packaging applications | |
| CA2138095C (en) | Thermal management of electronic components using synthetic diamond | |
| TWI273715B (en) | Structures and methods for heat dissipation of semiconductor integrated circuits | |
| US20060113546A1 (en) | Diamond composite heat spreaders having low thermal mismatch stress and associated methods | |
| US20060278901A1 (en) | In-chip structures and methods for removing heat from integrated circuits | |
| JP5662030B2 (ja) | ナノ要素を表面に接合させる方法、熱界面及び構造 | |
| CN1047278C (zh) | 改进散热性能的电子电路组件 | |
| JP3787366B2 (ja) | 背面を金属化した半導体及びその製造方法 | |
| JPWO2004053984A1 (ja) | 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 | |
| JP2006196885A (ja) | 半導体モジュールにおける熱放散のための方法および装置 | |
| US20060040104A1 (en) | Heat spreader | |
| JP2007189171A (ja) | ダイヤモンドヒートスプレッダの常温接合方法，及び半導体デバイスの放熱部 | |
| JPH0778908A (ja) | 改良された放熱能力を有する基板構造の製造方法 | |
| JPH08241942A (ja) | 薄膜積層体 | |
| US5241131A (en) | Erosion/corrosion resistant diaphragm | |
| JP2006245235A (ja) | 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置 | |
| KR20140111050A (ko) | 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조 | |
| JP3282496B2 (ja) | 半導体装置の製造方法 | |
| JPH1032213A (ja) | 半導体素子 | |
| US6914330B2 (en) | Heat sink formed of diamond-containing composite material with a multilayer coating | |
| JPH01181550A (ja) | 多層電子回路 | |
| JPH09283609A (ja) | 静電吸着装置 | |
| JPS60241239A (ja) | 半導体装置 |