JP5662030B2 - ナノ要素を表面に接合させる方法、熱界面及び構造 - Google Patents

ナノ要素を表面に接合させる方法、熱界面及び構造 Download PDF

Info

Publication number
JP5662030B2
JP5662030B2 JP2010013691A JP2010013691A JP5662030B2 JP 5662030 B2 JP5662030 B2 JP 5662030B2 JP 2010013691 A JP2010013691 A JP 2010013691A JP 2010013691 A JP2010013691 A JP 2010013691A JP 5662030 B2 JP5662030 B2 JP 5662030B2
Authority
JP
Japan
Prior art keywords
layer
metal
metal layer
active metal
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010013691A
Other languages
English (en)
Other versions
JP2010171431A (ja
Inventor
ビー． バルボッサ−カーター ウィリアム
ビー． バルボッサ−カーター ウィリアム
エフ． グロス アダム
エフ． グロス アダム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of JP2010171431A publication Critical patent/JP2010171431A/ja
Application granted granted Critical
Publication of JP5662030B2 publication Critical patent/JP5662030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12007—Component of composite having metal continuous phase interengaged with nonmetal continuous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Ceramic Products (AREA)

Description

本発明は概して、熱エネルギーのそのエネルギー源からの伝達、さらに具体的には、金属接合ナノチューブアレイに関するものである。
例えば銅製ヒート・シンク又はグラファイトベースのチップストラップ等のヒート・シンクの表面と、例えばマイクロプロセッサ、レーダー・アレイ、又はＭＭＩＣチップ等の熱源の表面を合わせて配置して熱経路を作り出すときに、熱源とヒート・シンクの間の表面粗さによって微小の隙間が形成される。このため、２つの表面の間の実際の接触領域が非常に小さくなる可能性があり、熱源とヒート・シンクの間でわずかな熱しか伝達することができない。この問題に対処するための現在の方法は、２つの表面の間に配置され、熱輸送を助ける熱界面物質（ＴＩＭ）として作用する、低い熱伝導性を有するポリマー又は熱グリースが挙げられる。柔軟な充填材により、熱源とヒート・シンクの間の接触領域がさらに大きくなる。しかし、この方法は一般に、２つの高い熱伝導性デバイス（熱源及びヒート・シンク）の間に低い熱伝導性物質（ポリマー又は熱グリース）を配置する。
上述した配置により、改良可能な熱のボトルネックができる。例えば、高い熱伝導性物質を熱界面物質として使用することは非常に有利である。しかしながら、現在使用されている唯一の高熱伝導性熱界面物質ははんだである。熱源とヒート・シンクを接合するのにはんだを使用すると、一以上のはんだ界面、熱源、又はヒート・シンクの亀裂を回避するために、ヒート・シンクと熱源が非常に似た熱膨張係数を有する必要があるため、不利である。
カーボン・ナノチューブ（ＣＮＴ）は非常に高い熱伝導性を持ち、ヒート・シンクと熱源との間で熱を輸送する熱界面物質として作用することができる。さらに具体的には、個々のナノチューブは柔軟で、対向面の粗さに適合するように屈曲することが可能である。加えて、界面は乾燥しており、グリース及び他のＴＩＭの場合のように、熱源とヒート・シンクの間の隙間からＴＩＭが流れ出る心配がない。最後に、ＣＮＴが、ヘアブラシの毛と同じように互いにほぼ隣接して整列しているとき、ＣＮＴは基板に対して垂直に整列しているため、チューブに沿った方向に対して直角に屈曲することにより熱膨張の差に適応することができる。
ＣＮＴを熱界面物質として使用することは良く知られている。しかしながら、ＣＮＴを熱源又はヒート・シンクに付着させることには、さらに特定の問題が生じる。例えば、ある場合にはＣＮＴを熱源又はヒート・シンクに直接形成することが可能である。しかし、このようなケースは、集積回路を破壊し、又はヒート・シンクにダメージを与えるナノチューブの＞６００℃の高い形成温度のために、まれである。他の全ての場合においては、ＣＮＴは形成基板上に形成してから、熱源又はヒート・シンクの事後加工に移さなくてはならない。
一態様では、ナノ要素を表面に接合させる方法が記載されている。本方法は、複数のほぼ整列したナノ要素の第１端部に第１金属層を適用し、第２金属層を第１金属層に面するように位置づけし、第２金属層に面するように基板を位置づけし、金属層がナノ要素と基板の間に、共晶接合、金属固溶体、及び合金接合のうちの少なくとも一つを形成するように、ナノ要素、金属層、及び基板全体に圧縮力を付加し、ナノ要素、金属層、及び基板の温度を上昇させることを含む。
別の態様では、熱界面が提供される。この熱界面は各々第１端部及び第２端部を有する複数のほぼ整列したナノ要素と、ナノ要素の第１端部に接合された第１金属層と、第１金属層に面し且つ第１金属層との間に、熱源とほぼ整列したナノ要素の間で熱を伝達するために操作可能な共晶接合、金属固溶体、及び合金接合のうちの少なくとも一つを有する第２金属層を含む。
更に別の実施形態では、ある構造が提供されている。この構造は各々第１端部及び第２端部を有する複数のほぼ整列したナノ要素と、前記ナノ要素の第１端部に接合された第１金属層と、前記第１金属層に面した第２金属層と、基板を含む。圧縮力と、ナノ要素、金属層、及び基板全体にわたる温度の上昇により、ナノ要素と基板の間に、共晶接合、金属固溶体、及び合金接合のうちの少なくとも一つが形成される。
図１はナノチューブアレイが接合されるべきシリコン基板と熱ストラップ上に形成されたカーボンナノチューブアレイの図である。 図２はナノチューブアレイと熱ストラップの両方への銅と金の蒸着を示す図である。 図３はカドミウム箔が２つの銅層／金層それぞれの間に配置された、ナノチューブアレイと熱ストラップの間の接合を示す図である。 図４はナノチューブアレイに銅層／金層が蒸着され、ヒート・シンク上にインジウム層が蒸着された、ナノチューブアレイとヒート・シンクの間の共晶接合を示す図である。 図５はガリウム窒素デバイスのアルミ板への熱的及び機械的付着を示す図である。 図６は共晶接合プロセスを示すフローチャートである。
本明細書で用いられているように、金属共晶接合されたナノチューブアレイは、熱源の熱制御にナノチューブを熱界面物質として使用するために、金属共晶接合を使用して熱源又はヒート・シンクに接合されたカーボンナノチューブ（ＣＮＴ）アレイである。金属固溶体接合を用いたプロセスもまた考慮される。本明細書に使用されているように、共晶接合とは、２つの金属の融点がいずれの金属の融点よりも低いことを示す。金属固溶体接合では、２つの金属の融点は２つの金属のうちの一つの融点よりも低い。本明細書では共晶接合に基づく実施形態を説明したが、記載した実施形態は金属固溶体接合によっても実現可能である。
共晶接合プロセスに関連したプロセスは、２つ以上の金属の共晶が形成されて、マイクロプロセッサに付着するダイス型のマイクロプロセッサ／通信チップ、ヒート・シンク、又はグラファイトチップであってよい表面上に垂直方向に配列したＣＮＴアレイの先端に接合する点において、従来の接合プロセスと異なる。共晶接合により、ナノチューブを、従来から使用されている拡散接合プロセスよりも大幅に低い圧力下で別の表面に接合させることが可能になる。
２つ以上の金属の間で共晶接合を使用することにより、低圧下でナノチューブアレイと別の基板とを付着させることが可能になる。本明細書にさらに説明するように、過剰な（又は高い）圧力下で付着させる方法はナノチューブアレイが恒久的に変形する結果を招きかねないため、低圧下での付着が望ましい。変形したナノチューブアレイは一般に、熱源及びヒート・シンク間の表面のでこぼこに適合しない。また、デバイス又はヒート・シンクにダメージを与える可能性があるため、比較的高い接合圧力を避けることも望ましい。
また、２つの金属のうちの一つの金属の共晶接合、及びナノチューブと新規の付着面（例えばヒート・シンクの側面等）のうちの一つあるいは両方にもう一つの金属を真空蒸着させるのに金属箔を使用することも、本明細書に開示されている。金属箔は、接合されるべき２つの表面間の隙間のどんなでこぼこにも適合することができる一方で、両方の対向面に共晶接合することによって、ナノチューブと付着面の両方を機械的に接合させることができる。
カーボンナノチューブを熱界面物質として使用するためには、熱源とヒート・シンクの間の界面にカーボンナノチューブを配置しなければならない。一つのオプションとして、ナノチューブから熱ガスケットを形成し、これを界面に配置する方法があり、また他には、ナノチューブを熱源又はヒート・シンクに付着させてナノチューブで隙間を埋める方法がある。いずれの場合においても、図１に示すように、ナノチューブ１０をシリコンウェハー１２上に成長させてから熱ストラップ１６等の別の表面に移し、次いでこの表面と接合させる必要がある。
さらに具体的には、ナノチューブアレイ１０を別の表面と接合させるために、アレイ１０をまず、アルミニウム遮断層と薄い鉄又はニッケル触媒層（これらの層は図示されていない）が蒸着されたシリコンウェハー１２上に成長させる。この基板（シリコンウェハー１２）を水素下で加熱し、最初に鉄又はニッケルから触媒ナノ粒子を形成し、次にナノチューブアレイ１０を有機物質（例えばエチレン、アセチレン、又はトルエン等）流及び水素下で成長させる。ガス混合物がウェハー表面上で鉄又はニッケルのナノ粒子と接触すると、カーボンナノチューブが形成される。形成過程の終了時には、垂直に整列したナノチューブアレイ１０がウェハー１２上に形成されている。アレイ１０は次にヒート・シンク又は熱源である別の基板上に移される。
金属は別の表面にナノチューブ、つまりナノチューブアレイを付着させるのに非常に有用である。これらの金属により高い熱伝導性接合が得られ、これらの金属はスパッタリング、蒸発、電着、化学気相成長法（ＣＶＤ）、又は有機金属気相成長法（ＭＯＣＶＤ）によって、ナノチューブアレイ及び／又は対向面上に蒸着させることができる。図２は、カーボンナノチューブアレイ１０上に蒸着された第１銅／金層２０と、熱ストラップ１６上に蒸着された第２銅／金層３０を示している。更に下に記載するように、比較的安い金属（例えば銅等）の第１層をナノチューブアレイ１０に形成して、共晶接合を形成するのに使用される金属（例えば金等）を塗布する前に、個々のナノ要素の端部を固定することができる。図示した実施形態では、金層を適用する前に、銅層をナノチューブアレイ１０に適用する。
金属層は拡散接合、固溶体接合、又は共晶接合によって互いに付着させることができる。拡散接合は、各金属の融点近くの又は融点よりも高い温度に金属を加熱して、両方の金属の原子を互いに拡散させることによって、２つの同じ金属を互いに接合させる。拡散接合に伴う一つの問題は、接合を形成するのに高い圧力が必要となることである。しかしながら、共晶接合は２つ以上の金属を互いに適合させ、ここでは２つ以上の金属を組み合わせた混合物の融点が、いずれの金属の溶融温度よりも低くなっている。固溶体接合では、この組み合わせた混合物の融点は、２つの金属のうちの一方の金属の溶融温度よりも低くなっている。
したがって、２つの金属が互いに圧着され、いずれの金属の融点よりも低いが共晶の融点よりも高い温度に加熱されたとき、これらの金属は界面において共に融解する。このプロセスにより、２つの表面間の表面のでこぼこ全てに適合する接合が形成され、２つの表面が互いにしっかりと接合する。共晶接合の別の利点は、共晶が形成される局所融解において、対向面の付着に非常に低い圧力が要求されることである。２つの金属の共晶混合物は、金属混合物の組成によって変化する融点を有する。最低溶融温度の組成で作られた共晶接合が加熱された場合、これを構成する複数の金属の拡散が起きて接合の融点が上がる可能性があり、これにより温度安定性が向上する。
例えば上述した銅／金の組み合わせ等の金属をナノチューブアレイ１０上に配置する方法が、付着を成功させるカギとなる。例えば、薄い金属箔をナノチューブアレイ１０と熱ストラップ１６の対向面の間に配置した場合、あるいは、薄い金属層をナノチューブアレイ１０上ではなく対向面上に蒸着させた場合に、ナノチューブ、金属箔、及び他の表面の積層体が加熱されると、金属は融解することはできるが、ナノチューブアレイ１０内には浸透することができない。したがって接合は形成されない。例えば銅／金層２０等の金属層が最初にナノチューブアレイ１０上に蒸着され、これにより個々のナノチューブの先端が固定される場合にのみ、接合が形成される。次に、この金属層を金属コーティングされたナノチューブアレイと共晶を形成するある金属を含む対向面上に接合させる。本明細書に記載したように、対向面は一般に熱源、ヒート・シンク、又は別の金属化ナノチューブアレイである。記載した全ての実施形態においては、金属接合は金属間に共晶を作ることによって行われる。
金属箔は常時使用されない。ある実施形態は、一つの金属をナノチューブアレイ１０の最上部に蒸着し、共晶を形成する別の金属をナノチューブアレイに接合する対向面（熱ストラップ１６）の最上部に蒸着させることによって形成される。次に、対向面（熱ストラップ１６）に当接して保持されたナノチューブアレイ１０を共晶融点よりも高い温度に加熱することによって接合が形成される。ある特定の実施形態では、対向面は熱分解グラファイト熱ストラップである。
別の実施形態では、一つの金属をナノチューブアレイ１０の最上部に蒸着し、共晶を形成する（そして対向面を湿らせる）別の金属箔をナノチューブと対向面の間に配置することによって接合が形成される。次に、ナノチューブアレイ１０を加熱し、金属箔を間に置きながらナノチューブアレイ１０を対向面に当接して保持し、加熱によりこの組み合わせの温度が共晶溶融温度よりも高くなることによって、接合が形成される。
更に別の実施形態は、一つの金属をナノチューブアレイ１０上と、ナノチューブアレイ１０に接合する対向面（熱ストラップ１６）にも蒸着することによって作製される。この実施形態を図３に示す。図示した実施形態ではカドミウムである、共晶を形成する第２金属の箔５０を、コーティングされたナノチューブアレイ１０とコーティングされた熱ストラップ１６（対向面）の間に配置する。次に、間に箔５０をはさみながら、ナノチューブアレイを対向面に当接して保持している間に、アセンブリを共晶溶融温度よりも高い温度まで加熱することによって共晶接合が形成される。図示しないが、接合が形成された後に、シリコンウェハー１２を除去することができる。
金属箔は図４に示すように常に使用されるわけではない。図４は、ナノチューブアレイ１０とヒート・シンク６０の間の共晶接合を示し、ここでは、銅／金層２０がナノチューブアレイ１０上に蒸着され、インジウム層６２がヒート・シンク６０上に蒸着される。さらに一般には、一つの金属がナノチューブアレイ１０の最上部に蒸着され、共晶を形成する別の金属が例えばヒート・シンク６０等の、ナノチューブアレイ１０に接合されるべき対向面の最上部に蒸着される。図示するように、接合はその後、ナノチューブアレイ１０を対向面（ヒート・シンク６０）に当接させて保持し７０、共晶溶融温度において、又は共晶溶融温度をわずかに上回る温度に加熱する７２ことによって形成される。一実施形態においては、アルゴン環境において接合が形成され、これには約６．１ｐｓｉの圧力が使われる。図４に関連して記載した特定の金属については、温度は摂氏約１６０度である。接合が完成し、共晶７４が形成された後に、シリコン基板１２を除去することができる。
別の実施例では、図５に示すように、アルミニウム製電子機器用ハウジングの代わりに、ガリウム窒素デバイスをアルミニウム板に熱的及び機械的に付着させる。前述の図に示すように、４ミクロンの銅、そして１ミクロンの金（例えば層２０）を、シリコンウェハー１２上に加工されたカーボンナノチューブアレイ１０の最上部に蒸着させた。カーボンナノチューブアレイ１０は例えば、かみそり刃等でシリコンウェハー１２から切り離し、ナノチューブアレイ１０のコーティングされていない端部がむき出しになるように、アレイ１０をひっくり返した。４ミクロンの銅、そして１ミクロンの金をカーボンナノチューブアレイ１０上に蒸着して層８０を形成した。
アルミニウム板（ヒート・シンク８２）は接着層として２０ナノメートルのチタンでコーティングし、その後４ミクロンの銅、そして１ミクロンの金でコーティングした。５５ミクロン厚のインジウム箔８４をナノチューブ金属化ガスケットとアルミニウム板の間に置き、６．１ｐｓｉの圧力を印加した。この積層体は１８０℃まで加熱され、その間積層体を圧力下に置きインジウムを溶解させた。インジウムによって、ナノチューブ１０上とヒート・シンク８２上に金が蒸着された固溶体（共晶８６）が形成された。その次に、第２の５５ミクロン厚のインジウム箔９０をガリウム窒素デバイス９２とカーボンナノチューブアレイ１０／ヒート・シンク８２アセンブリの間に置き、３．５ｐｓｉの圧力を印加して、アセンブリ全体を１８０℃まで加熱し共晶接合９６を形成した。
図６は、上述した熱界面と、後述する実施例の加工を行う方法をハイレベルで更に示すフローチャート１００である。具体的には、フローチャート１００はナノ要素を表面に接合させる方法を図示している。本方法は、共晶接合用の第１金属層をほぼ整列したナノ要素の第１端部に適用するステップ１０２を含む。共晶接合用の第２金属層は、第１金属層に面して配置される１０４。ナノ要素が接合されるべき、しばしば基板と称される物質は、第２金属層の別の側に面して配置される１０６。次に、まとめて構成要素と称されるナノ要素、金属層及び基板全体に圧縮力が負荷される１０８。その次に、構成要素の温度を上げることにより、第１金属層及び第２金属層がナノ要素と物質との間で共晶接合を形成する１１０。
２〜３の実施例に、上述した共晶接合の実施形態がさらに図示されている。第１の実施例においては、１００ミクロンの高さの、１平方センチメートルのカーボンナノチューブアレイと、マイクロプロセッサを保持しマイクロプロセッサから熱を運び出す熱分解グラファイト熱ストラップを両方とも最初に４ミクロンの銅でコーティングし、次に１ミクロンの金でコーティングする。０．００１インチのカドミウム箔５０を金属化ナノチューブの先端と金属化グラファイト熱ストラップの間に配置する。３．５ｐｓｉの圧力を印加し、アセンブリをアルゴン環境において約４５分間３５０℃まで加熱した。サンプルを冷却し、ナノチューブはグラファイト積層体に良好に接合していることが分かった。次いで、シリコンウェハーをナノチューブアレイの他の側から簡単に取り除いた。第１実施形態においては、Ａｕの融点は１０００℃を上回り、カドミウムの融点は３２１℃であり、Ｃｄ−Ａｕ共晶の最低融点は約３０８℃である。銅は不活性であり、５ミクロンの金を蒸着するよりも費用効率が高いため、最下部に銅層が蒸着される。
共晶接合において行われた別の試みは、カーボンナノチューブアレイを、間に金箔、及びカドミウム箔のみをはさんで、グラファイト熱ストラップに圧着させることである。これらの金属箔は共晶を形成したが、金属はカーボンナノチューブアレイに浸透せず、接合は形成されなかった。
別の実施例では、１００ミクロンの高さの、１平方センチメートルのカーボンナノチューブアレイと、銅製ヒート・シンクの代わりに銅板を両方とも最初に５ミクロンの銅でコーティングし、次に５ミクロンのインジウムでコーティングする。０．００１インチのカドミウム箔を金属化ナノチューブの先端と金属（インジウム）でコーティングされた銅の間に配置する。３．５ｐｓｉの圧力を印加し、アセンブリをアルゴン環境において約４５分間１２０℃まで加熱した。インジウムの融点は約１５７℃であり、カドミウムの融点は約３２１℃であり、カドミウム−インジウム共晶の最低融点は約７８℃である。サンプルを冷却し、ナノチューブは銅に良好に接合していることが分かり、さらにシリコンウェハーをナノチューブアレイの他の側から簡単に取り除いた。
この実施例の結果は、必要とされる圧力及び温度が拡散接合で要する圧力及び温度よりも低いことによる共晶接合の使用利点を表している。相対的に、１００ミクロンの高さの、１平方センチメートルのカーボンナノチューブアレイと、銅製ヒート・シンクの代わりに銅板を両方とも最初に５ミクロンの銅でコーティングし、次に５ミクロンのインジウムでコーティングする。インジウム面を互いに接合させるために、アレイをアルゴン環境において４５分間１６０℃まで加熱する必要があるが、印加圧力は２６ｐｓｉである。高い圧力を印加した結果、２つの金属化面が剥離した。加えて、接合のために印加された高圧によってナノチューブが光沢のある黒い表面に圧縮されるため、シリコンナノチューブ形成基板をアレイのほかの端部から取り除くことが難しくなる。上記圧縮により、ナノチューブが熱界面物質として表面のでこぼこに適合することが難しくなる。
第３の実施例では、１００ミクロンの高さの、１平方センチメートルのカーボンナノチューブアレイを最初に５ミクロンの銅でコーティングし、次に５ミクロンのインジウムでコーティングした。０．００１インチのカドミウム箔を金属化ナノチューブの先端とコーティングされていない一片の銅板の間に置いた。３．５ｐｓｉの圧力を印加し、積層体をアルゴン環境において４５分間１２０℃まで加熱した。インジウムの融点は１５７℃であり、カドミウムの融点は３２１℃であり、カドミウム−インジウム共晶の最低融点は７８℃である。サンプルを冷却した後に、ナノチューブは銅に良好に接合していることが分かり、さらにシリコンウェハーをナノチューブアレイの他の側から簡単に取り除いた。
更に別の実施例では、アルゴン環境内において、（共晶に類似しているが、可変組成を有する）インジウム／金固溶体を使用して、カーボンナノチューブを熱分解グラファイト熱チップ冷却ストラップに付着させた。４ミクロンの銅、そして１ミクロンの金をカーボンナノチューブアレイの最上部に蒸着した。５０ミクロン厚のインジウム箔をアレイと熱ストラップの間に置いた。接合を形成するために６．１ｐｓｉの圧力を印加し、圧力下でインジウムを溶融しながら、積層体を１８０℃まで加熱した。インジウムにより、ナノチューブ上に金が蒸着した固溶体が形成され、熱ストラップも湿潤された。液体金属接合を冷却し、シリコンウェハー基部を最終的にナノチューブから取り除いた。
最後の実施例では、セルフソルダリング箔を使用してカーボンナノチューブを熱ストラップに付着させた。この実施例はアルゴン環境において処理を行ったが、アルゴンは必須ではなく、このプロセスは大気環境において実施可能である。この実施例では、５ミクロンの銅、そして５ミクロンのインジウムをカーボンナノチューブアレイの最上部、及び熱ストラップ上にも蒸着させる。金属がコーティングされたカーボンナノチューブアレイと、金属がコーティングされた熱ストラップの間にセルフソルダリング箔を配置する。好適な一実施形態では、セルフソルダリング箔は例えばＲｅａｃｔｉｖｅ ＮａｎｏＴｅｃｈｎｏｌｏｇｉｅｓ社から供給されるような４０ミクロン厚のセルフソルダリング箔である。接合を形成するために、シリコン、カーボンナノチューブ、セルフソルダリング箔の積層体を２つのバインダークリップでまとめ、セルフソルダリング箔を９ボルトの電池から送られる電気パルスで液化する。次にシリコンウェハー基部をカーボンナノチューブから取り除く。共晶は形成されないが、この実施例は低温低圧接合を形成するのに用いることができる別の接合方法を示している。
記載した実施形態は、共晶接合によってカーボンナノチューブを表面に接合させることに言及しているが、本開示はカーボンナノチューブのみに限定されると考慮されるべきではないことを理解することは重要である。むしろ、これらの実施形態は、窒化ホウ素ナノチューブ、ホウ素ナノチューブ、又はナノ繊維、シリコンナノロッド、及び窒化アルミニウムナノチューブ又はナノ繊維にも適用可能である。さらに可能な接合用共晶混合物又は金属には、銀／ビスマス、銀／カドミウム、銀／インジウム、金／ビスマス、金／カドミウム、金／ゲルマニウム、金／インジウム、金／錫、インジウム／錫、銅／錫、ビスマス／カドミウム、ビスマス／インジウム、カドミウム／銅、及びインジウム／亜鉛が挙げられる。
上述した実施形態は、金属箔を使用してキャリア基板と、例えばカーボンナノチューブ等のナノチューブアレイの間に低温接合を作り出すことに言及している。ある特定の実施形態では、ナノチューブの一端に第１金属が蒸着され、これによりナノチューブとキャリア基板の間に置かれた第２金属との共晶接合が可能になる。材料の選択によっては、第１金属層が最初にキャリア基板上に蒸着されている場合に、ナノチューブのキャリア基板との接合を改善することができる。
金属箔の使用により、ナノチューブ（ＣＮＴ）と基板の間の接合が可能になり、比較的低い処理温度を用いて作られた高効率の熱界面を作製することができる。例えば拡散接合等の現在の方法では、カーボンナノチューブを高温（＞６００℃）で直接基板に形成することが要求される。上記温度に曝されることにより、精密部品にダメージを与える及び／又は劣った溶体が作られる。記載したプロセスにより低温（＜１００℃）での処理が可能になり、例えばダイス型処理チップからの熱伝達が改善される。上記実施形態は、例えば熱の除去が必要となる電子機器への適用等に応用される可能性が高い。
熱の除去により、例えばミサイル及び衛星等の様々な応用形態における処理能力が制限されるが、熱の除去が全機能に影響する問題となる他の多数の応用形態が存在する。改善された熱界面物質の使用により、これらの製品のシステム温度を下げることによって、より大きい処理性能と、より長い製品寿命を得ることが可能になる。最後に、記載した実施形態により、輸送手段及び非移動型デバイスの両方におけるパワーエレクトロニクス及び電子機器収納ボックスから熱を更に除去することが可能になる。
ここに書かれた説明では、最適な態様を含む本発明を開示するため、また当業者が全てのデバイス又はシステムの作製及び使用と、全ての組み込まれた方法の実施を含めて、本発明を実行することができるように、実施例を使用している。本発明の特許性のある範囲は請求項によって定義され、当業者が発想する他の実施例を含むことができる。上記のほかの実施例は、請求項の文言言語と異ならない構造要素を有する場合、又は請求項の文言言語とごくわずかに異なる同等の構造要素を含む場合に、請求項の範囲内にあるものとする。
１０ ナノチューブ
１２ シリコンウェハー
１６ 熱ストラップ
２０ 第１銅／金層
３０ 第２銅／金層
５０ 金属箔
６０ ヒート・シンク
６２ インジウム層
７０ 保持
７２ 加熱
７４ 共晶
８０ 層
８２ ヒート・シンク
８４ インジウム箔
８６ 共晶
９０ インジウム箔
９２ ガリウム窒素デバイス
９６ 共晶接合
１００ フローチャート

Claims (23)

  1. ナノ要素を表面に接合させる方法であって、ナノ要素はナノチューブ、ナノ繊維、及びナノロッドのうちの１つからなり、
    金属層を、複数のほぼ整列したナノ要素の、ナノ要素配列の上端に適用するステップであって、金属層は、複数の整列したナノ要素の先端に接合された不活性な金属の層と、不活性な金属の層の上に適用された第１の活性金属の第１の層を含み、不活性な金属は銅であり、
    第２の活性金属の層を第１の活性金属の第１の層に面するように位置づけするステップ、
    ナノ要素、金属層、及び、第２の活性金属の第２の層に面する基板全体に圧縮力を付加して、ナノ要素と表面の間の共晶接合、金属固溶体、及び合金接合のうちの少なくとも一つの形成を促進するステップ、
    第１および第２の活性金属が、ナノ要素と表面の間に、共晶接合、金属固溶体、及び合金接合のうちの少なくとも一つを形成するように、ナノ要素、金属層、及び基板の温度を上昇させるステップ
    を含む方法。
  2. 金属層を適用するステップが、金、銀、ビスマス、銅、錫、ゲルマニウム、カドミウム、インジウム、及び亜鉛のうちの少なくとも一つを含む第１の活性金属の第１の層を適用するステップからなる、請求項１に記載の方法。
  3. 第２の活性金属の層を位置づけするステップが、金、銀、ビスマス、銅、錫、ゲルマニウム、カドミウム、インジウム、及び亜鉛のうちの少なくとも一つの層を適用するステップからなり、第２の層の金属が第１の層の金属とは異なる、請求項２に記載の方法。
  4. 複数のほぼ整列したナノ要素をシリコンウェハー上に成長させるステップをさらに含む、請求項１に記載の方法。
  5. シリコンウェハーを、共晶接合されたナノ要素から取り除くステップをさらに含む、請求項４に記載の方法。
  6. 金属層を複数のほぼ整列したナノ要素の、ナノ要素配列の上端に適用するステップが、個々のナノ要素の端部を固定するステップからなる、請求項１に記載の方法。
  7. 金属層を適用するステップが、蒸着プロセスを用いて金属層を適用するステップからなり、
    第２の活性金属の第２の層を位置づけするステップが、第２の活性金属の箔を第１の活性金属に面するように配置するステップからなる、
    請求項１に記載の方法。
  8. 第１の活性金属の第２の層を表面上に蒸着させるステップ、及び
    表面上の第１の活性金属の第２の層とナノ要素上の第１の活性金属の第１の層との間に、第２の活性金属の層を配置するステップ
    をさらに含む、請求項１に記載の方法。
  9. 金属層を複数のほぼ整列したナノ要素の、ナノ要素配列の上端に適用するステップが、金層を含む第１の活性金属の第１の層を不活性な金属の層の上に適用するステップからなり、
    第２の活性金属の第２の層を位置づけするステップが、カドミウム層を金層に面するように配置するステップからなる、
    請求項１に記載の方法。
  10. 金属層を複数のほぼ整列したナノ要素の、ナノ要素配列の上端に適用するステップが、金属層を、ほぼ整列したカーボンナノチューブ、ほぼ整列した窒化ホウ素ナノチューブ、ほぼ整列したホウ素ナノチューブ、ほぼ整列したホウ素ナノ繊維、ほぼ整列したシリコンナノロッド、ほぼ整列した窒化アルミニウムナノチューブ、ほぼ整列した窒化アルミニウムナノ繊維のうちの少なくとも一つの、複数の第１端部に適用するステップからなる、請求項１に記載の方法。
  11. 第２の活性金属の層を第１の活性金属の第１の層に面するように位置づけするステップが、
    第２の活性金属を基板に適用するステップ、及び
    第１の活性金属と第２の活性金属が隣接するように基板を位置づけするステップ
    からなる、請求項１に記載の方法。
  12. 第１金属の層を、複数のほぼ整列したナノ要素の第２端部に適用するステップ、及び
    第２金属の層を第１金属の層に面するように位置づけするステップ
    をさらに含む、請求項１に記載の方法。
  13. 不活性な金属の層は複数のほぼ整列したナノ要素の少なくとも一部に浸透する、請求項１に記載の方法。
  14. 不活性な金属の層は不活性な金属のほぼ連続した層である、請求項１に記載の方法。
  15. 第１端部及び第２端部をそれぞれ有する複数のほぼ整列したナノ要素であって、ナノチューブ、ナノ繊維、及びナノロッドのうちの１つからなる、ナノ要素と、
    前記ナノ要素の第１端部に接合した金属層であって、金属層は、ナノ要素の先端に接合された不活性な金属の層と、不活性な金属の層の上に適用された第１の活性金属の第１の層を含み、不活性な金属は銅である、金属層と、
    前記第１の活性金属の層に面する第２の活性金属の層であって、第１の活性金属の層と第２の活性金属の層との間に、熱源と、ほぼ整列したナノ要素との間で熱を伝達するように、共晶接合、金属固溶体、及び合金接合のうちの少なくとも一つが形成される第２の活性金属の層と
    を含む熱界面。
  16. 前記複数のほぼ整列したナノ要素が、カーボンナノチューブ、窒化ホウ素ナノチューブ、ホウ素ナノチューブ、ホウ素ナノ繊維、シリコンナノロッド、窒化アルミニウムナノチューブ、及び窒化アルミニウムナノ繊維のうちの少なくとも一つを含む、請求項１５に記載の熱界面。
  17. 前記不活性な金属の層は、前記ナノ要素の第１端部を固定し、不活性な金属の層の上に蒸着される第１の活性金属の層は前記第２の活性金属の層と共晶接合を形成する、請求項１６に記載の熱界面。
  18. 第１の活性金属の層が、金、銀、ビスマス、銅、錫、ゲルマニウム、カドミウム、インジウム、及び亜鉛のうちの少なくとも一つを含み、
    第２の活性金属の層が、金、銀、ビスマス、銅、錫、ゲルマニウム、カドミウム、インジウム、及び亜鉛のうちの少なくとも一つを含み、第２の層の金属が第１の層の金属とは異なる、
    請求項１６に記載の熱界面。
  19. 第１の活性金属の層と同じ金属を含む第３の活性金属の層をさらに含み、第３の活性金属は熱源上に蒸着されており、第２の活性金属の層は第１及び第３の活性金属の層の間にある、請求項１５に記載の熱界面。
  20. 第１の活性金属の層及び第２の活性金属の層のうちの少なくとも一方が合金を含む、請求項１５に記載の熱界面。
  21. それぞれ第１端部及び第２端部を有する、複数のほぼ整列したナノ要素であって、ナノチューブ、ナノ繊維、及びナノロッドのうちの１つからなる、ナノ要素と、
    前記ナノ要素の第１端部に接合した金属層であって、金属層は、ナノ要素の先端に接合された不活性な金属の層と、不活性な金属の層に適用された第１の活性金属の第１の層を含み、不活性な金属は銅である、金属層と、
    前記第１の活性金属の層に面する第２の活性金属の層と、
    基板であって、ナノ要素、第１と第２の活性金属の層、及び基板全体にわたる温度の上昇と圧縮力とによって、ナノ要素と基板との間に、共晶接合、金属固溶体、及び合金接合のうちの少なくとも一つが形成される基板
    を含む構造。
  22. 前記ナノ要素の第２端部に接合した第１の活性金属の第２の層と、
    前記第１の活性金属の第２の層に面する第２の活性金属の第２の層と、
    第２の活性金属の第２の層に面するデバイスと
    をさらに含む、請求項２１に記載の構造。
  23. 第２の活性金属の第１の層及び第２の活性金属の第２の層が、
    蒸着プロセス及び蒸発プロセスのうちの少なくとも一方を用いて適用されるか、又は
    金属層に適用される箔を含む、
    請求項２２に記載の構造。
JP2010013691A 2009-01-26 2010-01-26 ナノ要素を表面に接合させる方法、熱界面及び構造 Active JP5662030B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/359,662 US20100190023A1 (en) 2009-01-26 2009-01-26 Metal bonded nanotube array
US12/359,662 2009-01-26

Publications (2)

Publication Number Publication Date
JP2010171431A JP2010171431A (ja) 2010-08-05
JP5662030B2 true JP5662030B2 (ja) 2015-01-28

Family

ID=42167245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010013691A Active JP5662030B2 (ja) 2009-01-26 2010-01-26 ナノ要素を表面に接合させる方法、熱界面及び構造

Country Status (5)

Country Link
US (1) US20100190023A1 (ja)
EP (1) EP2211383B1 (ja)
JP (1) JP5662030B2 (ja)
CA (1) CA2690795C (ja)
ES (1) ES2620825T3 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996890B (zh) * 2009-08-25 2012-06-20 清华大学 碳纳米管散热器的制备装置及方法
US8709538B1 (en) * 2009-09-29 2014-04-29 The Boeing Company Substantially aligned boron nitride nano-element arrays and methods for their use and preparation
WO2012044287A1 (en) * 2010-09-29 2012-04-05 Empire Technology Development Llc Phase change energy storage in ceramic nanotube composites
US9305777B2 (en) * 2011-03-31 2016-04-05 Council Of Scientific And Industrial Research Catalyst free synthesis of vertically aligned CNTs on SiNW arrays
WO2013044094A2 (en) 2011-09-21 2013-03-28 Georgia Tech Research Corporation Methods for reducing thermal resistance of carbon nanotube arrays or sheets
US9851161B2 (en) * 2012-01-03 2017-12-26 Lockheed Martin Corporation Heat exchanger construction using low temperature sinter techniques
US20140085813A1 (en) * 2012-09-27 2014-03-27 Liquidcool Solutions Film or composite that includes a nanomaterial
CN103094125A (zh) * 2013-01-16 2013-05-08 电子科技大学 一种碳纳米管散热结构与电子器件的集成方法
JP6046010B2 (ja) * 2013-09-09 2016-12-14 株式会社東芝 半導体装置及びその製造方法
CN104944409B (zh) 2014-03-31 2018-03-02 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
JP6398627B2 (ja) * 2014-11-10 2018-10-03 富士通株式会社 放熱シート、放熱シートの製造方法、及び電子装置の製造方法
US9640514B1 (en) 2016-03-29 2017-05-02 Globalfoundries Inc. Wafer bonding using boron and nitrogen based bonding stack
JP2020034348A (ja) * 2018-08-28 2020-03-05 イビデン株式会社 粒子状物質検出センサ素子
JP2020034349A (ja) * 2018-08-28 2020-03-05 イビデン株式会社 粒子状物質検出センサ素子
US11458538B2 (en) * 2018-11-19 2022-10-04 Honda Motor Co., Ltd. General synthetic strategy for fabrication of multi-metallic nanostructures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021300A (en) * 1989-09-05 1991-06-04 Raytheon Company Solder back contact
US6965513B2 (en) * 2001-12-20 2005-11-15 Intel Corporation Carbon nanotube thermal interface structures
JP3948377B2 (ja) * 2002-09-12 2007-07-25 株式会社豊田中央研究所 圧接型半導体装置
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US7273095B2 (en) * 2003-03-11 2007-09-25 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nanoengineered thermal materials based on carbon nanotube array composites
US7118941B2 (en) * 2003-06-25 2006-10-10 Intel Corporation Method of fabricating a composite carbon nanotube thermal interface device
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
US20060231946A1 (en) * 2005-04-14 2006-10-19 Molecular Nanosystems, Inc. Nanotube surface coatings for improved wettability
US20060258054A1 (en) * 2005-05-11 2006-11-16 Molecular Nanosystems, Inc. Method for producing free-standing carbon nanotube thermal pads
US20070116626A1 (en) * 2005-05-11 2007-05-24 Molecular Nanosystems, Inc. Methods for forming carbon nanotube thermal pads
CN1891780B (zh) * 2005-07-01 2013-04-24 清华大学 热界面材料及其制备方法
US7335983B2 (en) * 2005-12-16 2008-02-26 Intel Corporation Carbon nanotube micro-chimney and thermo siphon die-level cooling
EP2065932B1 (en) * 2006-09-22 2013-11-06 International Business Machines Corporation Method for manufacturing a thermal interface structure
US20090246507A1 (en) * 2008-01-15 2009-10-01 Georgia Tech Research Corporation Systems and methods for fabrication and transfer of carbon nanotubes

Also Published As

Publication number Publication date
ES2620825T3 (es) 2017-06-29
JP2010171431A (ja) 2010-08-05
EP2211383A2 (en) 2010-07-28
CA2690795C (en) 2014-01-14
EP2211383A3 (en) 2015-04-29
US20100190023A1 (en) 2010-07-29
EP2211383B1 (en) 2017-03-15
CA2690795A1 (en) 2010-07-26

Similar Documents

Publication Publication Date Title
JP5662030B2 (ja) ナノ要素を表面に接合させる方法、熱界面及び構造
EP2462613B1 (en) Nano-tube thermal interface structure
US10396009B2 (en) Heat dissipation material and method of manufacturing thereof, and electronic device and method of manufacturing thereof
KR101217204B1 (ko) 방열 재료 및 전자 기기 및 그 제조 방법
US20180158753A1 (en) Heat dissipating structure and manufacture
US20060258054A1 (en) Method for producing free-standing carbon nanotube thermal pads
US20070116957A1 (en) Carbon nanotube thermal pads
US20050255304A1 (en) Aligned nanostructure thermal interface material
TWI283031B (en) Method for integrating compound semiconductor with substrate of high thermal conductivity
US20070116626A1 (en) Methods for forming carbon nanotube thermal pads
US20060255450A1 (en) Devices incorporating carbon nanotube thermal pads
US20090246507A1 (en) Systems and methods for fabrication and transfer of carbon nanotubes
Dohle et al. A new bonding technique for microwave devices
EP2270852A2 (en) Thermal interface element and article including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141204

R150 Certificate of patent or registration of utility model

Ref document number: 5662030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250