JPH064577Y2 - IC package - Google Patents
IC packageInfo
- Publication number
- JPH064577Y2 JPH064577Y2 JP1987141052U JP14105287U JPH064577Y2 JP H064577 Y2 JPH064577 Y2 JP H064577Y2 JP 1987141052 U JP1987141052 U JP 1987141052U JP 14105287 U JP14105287 U JP 14105287U JP H064577 Y2 JPH064577 Y2 JP H064577Y2
- Authority
- JP
- Japan
- Prior art keywords
- die
- package
- terminal chip
- stage
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】 〔概要〕 ダイステージにターミナルチップを設けた型のICパッケ
ージの構造に関し， ダイボンディングの工程中に，ダイコレットがターミナ
ルチップに接触することを防止し，ターミナルチップの
位置ずれ，接着強度の減少をなくすることを目的とし， 主面上において凸型形状の凹部をもつパッケージ本体
と，該凹部の底面に設けられた半導体ダイを搭載する凸
型形状のダイステージと，該ダイステージ上において凸
型形状の突出部に設けられ，かつ該ダイステージに電気
的に導通されているターミナルチップとを有する構成と
する。[Detailed Description of the Device] [Outline] Regarding the structure of an IC package of a type in which a terminal chip is provided on the die stage, the die collet is prevented from contacting the terminal chip during the die bonding process, and the position of the terminal chip is prevented. A package body having a convex concave portion on the main surface for the purpose of eliminating misalignment and reduction in adhesive strength, and a convex die stage for mounting a semiconductor die provided on the bottom surface of the concave portion, A terminal chip is provided on a protrusion of a convex shape on the die stage and electrically connected to the die stage.
本考案はダイステージにターミナルチップを設けた型の
ICパッケージの構造に関する。The present invention is of a type in which a terminal chip is provided on the die stage.
Regarding the structure of IC packages.
通常，リードフレームを用いたモールド型のパッケージ
では半導体ダイ（チップ）を搭載するダイステージはリ
ードと同時にリードフレームで形成されているが，サー
ディップ等のセラミックパッケージにおいては，熱放散
上，加工精度上ダイステージはセラミックパッケージ本
体上に金属粉末のメタライズで形成する場合が多い。Normally, in a mold type package that uses a lead frame, the die stage on which the semiconductor die (chip) is mounted is formed by the lead frame at the same time as the leads. However, in a ceramic package such as sardip, heat dissipation and processing accuracy are required. The upper die stage is often formed by metallizing metal powder on the ceramic package body.
このようなパッケージにおいては，ターミナルチップは
ダイステージに電気的導通をとるために設けられてい
る。In such a package, the terminal chip is provided to electrically connect to the die stage.
ICの組み立て工程において，ダイをステージにボンディ
ングする工程において，ダイを保持するダイコレットを
水平方向に動かしてスクラビングしながら加熱して金シ
リコン共晶ろうでダイをダイステージに融着する。In the process of bonding the die to the stage in the IC assembly process, the die collet holding the die is moved horizontally and heated while scrubbing to fuse the die to the die stage with a gold-silicon eutectic braze.
第３図(1)，(2)はそれぞれ従来例を説明するダイボンデ
ィング中のサーディップICパッケージの平面図と断面図
である。FIGS. 3 (1) and 3 (2) are a plan view and a sectional view of a cerdip IC package during die bonding for explaining a conventional example, respectively.
図において，１はICパッケージ本体，２はパッケージ本
体に設けられた凹部，３は凹部底面に設けられたダイス
テージ，４はターミナルチップ，５はリードフレーム，
６は半導体ダイ，７はダイコレットである。In the figure, 1 is an IC package body, 2 is a recess provided in the package body, 3 is a die stage provided on the bottom surface of the recess, 4 is a terminal chip, 5 is a lead frame,
6 is a semiconductor die, and 7 is a die collet.
ダイボンディングにおいては，良好なボンディングを得
るために上記のようにダイコレット７を水平に動かすこ
とが必要である。In die bonding, it is necessary to move the die collet 7 horizontally as described above in order to obtain good bonding.
従来のパッケージでは，ダイボンディングの工程中に，
コレットがターミナルチップに接触した場合，ターミナ
ルチップがダイステージから動いてターミナルチップへ
ワイヤボンディングする際に位置ずれを起こしたり，タ
ーミナルチップはダイステージに対する接着強度が減少
し，極端な場合はダイステージより剥離するという欠点
があった。In the conventional package, during the die bonding process,
When the collet comes into contact with the terminal chip, the terminal chip moves from the die stage and causes a positional deviation when wire-bonding to the terminal chip, or the adhesive strength of the terminal chip to the die stage decreases. There was a drawback of peeling.
第１図(1)，(2)は本考案を説明するICパッケージの平面
図と断面図である。1 (1) and 1 (2) are a plan view and a sectional view of an IC package for explaining the present invention.
図において、１はICパッケージ本体，2Aはパッケージ本
体に設けられた凸型形状の凹部，3Aはダイステージ，４
はターミナルチップ，５はリードフレーム，６は半導体
ダイである。In the figure, 1 is an IC package main body, 2A is a convex concave portion provided in the package main body, 3A is a die stage, 4
Is a terminal chip, 5 is a lead frame, and 6 is a semiconductor die.
上記問題点の解決は，第１図において，主面上におい
て、該主面と平行な断面形状が凸字型形状である凹部を
もつパッケージ本体と、該凹部の底面に設けられた半導
体ダイを搭載する該主面と平行な断面形状が凸字型形状
のダイステージと、該ダイステージ上において該凸字型
形状の凸部にあたる突出部に設けられ、かつ該ダイステ
ージに電気的に導通されているターミナルチップとを有
することを特徴とするＩＣパッケージによって達成され
る。To solve the above-mentioned problems, in FIG. 1, a package body having a concave portion whose cross-sectional shape parallel to the main surface is a convex shape on the main surface, and a semiconductor die provided on the bottom surface of the concave portion are provided. A die stage having a convex-shaped cross-section parallel to the main surface to be mounted, and a projection portion corresponding to the convex portion of the convex-shaped shape on the die stage, and electrically connected to the die stage The present invention is achieved by an IC package having a terminal chip having
〔作用〕 本考案は，ターミナルチップを保護するために，ダイス
テージを形成する凹部をパッケージ本体の主面において
凸型形状に形成し，ターミナルチップを凸型形状の突出
部に設けて３方をパッケージ本体の壁で囲み，スクラビ
ング動作をするダイコレットは大きく動いてもパッケー
ジ本体に接触するだけで，ターミナルチップには直接接
触しないようにしたものである。[Operation] In order to protect the terminal chip, the present invention forms the concave portion forming the die stage in a convex shape on the main surface of the package body, and the terminal chip is provided on the convex protruding portion so that three sides are provided. The die collet, which is surrounded by the wall of the package body and performs the scrubbing operation, only contacts the package body even if it moves greatly, and does not directly contact the terminal chip.
第２図(1)，(2)は本考案の一実施例を説明するICパッケ
ージの平面図と側面図である。2 (1) and 2 (2) are a plan view and a side view of an IC package for explaining an embodiment of the present invention.
図はDIP型のサーディップICパッケージで，１はムライ
ト等のセラミックからなるICパッケージ本体，2Aはパッ
ケージ本体に設けられた凸型形状の凹部，3Aは例えばMo
等のメタライズ厚膜に金鍍金して形成されたダイステー
ジ，４は金属片，例えばコバールに金鍍金してダイステ
ージ3Aにろう付されたターミナルチップ，５はリードフ
レーム，６は半導体ダイである。The figure shows a DIP-type sardip IC package, 1 is an IC package body made of ceramic such as mullite, 2A is a convex-shaped concave portion provided in the package body, and 3A is, for example, Mo.
A die stage formed by plating a metallized thick film with a metal, for example, 4 is a metal piece, for example, a terminal chip brazed to the die stage 3A by gold plating on Kovar, 5 is a lead frame, and 6 is a semiconductor die. .
このような構造においては，ターミナルチップ3Aはパッ
ケージ本体のセラミックで３方囲まれて保護されてい
る。In such a structure, the terminal chip 3A is surrounded and protected by the ceramic of the package body on three sides.
以上説明したように本考案によれば、ダイボンディング
の工程中に，ダイコレットがターミナルチップに接触す
ることを防止する。これによりターミナルチップがダイ
ステージから動いて位置ずれを起こしたり，接着強度が
減少したり，剥離したりすることはない。As described above, according to the present invention, the die collet is prevented from coming into contact with the terminal chip during the die bonding process. As a result, the terminal chip does not move from the die stage to cause positional displacement, the adhesive strength is not reduced, or peeling does not occur.
また，ダイステージの方形部一杯に寸法の大きいダイが
使用できる。In addition, a large die can be used to fill the square portion of the die stage.
第１図(1)，(2)は本考案を説明するICパッケージの平面
図と断面図， 第２図(1)，(2)は本考案の一実施例を説明するICパッケ
ージの平面図と側面図， 第３図(1)，(2)はそれぞれ従来例を説明するダイボンデ
ィング中のサーディップICパッケージの平面図と断面図
である。 図において， １はICパッケージ本体， 2Aは凸型形状の凹部， 3Aはダイステージ， ４はターミナルチップ， ５はリードフレーム， ６は半導体ダイ である。1 (1) and 1 (2) are plan views and sectional views of an IC package for explaining the present invention, and FIGS. 2 (1) and 2 (2) are plan views of an IC package for explaining an embodiment of the present invention. And a side view, and FIGS. 3 (1) and 3 (2) are a plan view and a sectional view of a cerdip IC package during die bonding for explaining a conventional example, respectively. In the figure, 1 is an IC package body, 2A is a convex concave portion, 3A is a die stage, 4 is a terminal chip, 5 is a lead frame, and 6 is a semiconductor die.
Claims (1)
が凸字型形状である凹部をもつパッケージ本体と、該凹
部の底面に設けられた半導体ダイを搭載する該主面と平
行な断面形状が凸字型形状のダイステージと、該ダイス
テージ上において該凸字型形状の凸部にあたる突出部に
設けられ、かつ該ダイステージに電気的に導通されてい
るターミナルチップとを有することを特徴とするICパッ
ケージ。1. A package body having a recess on the main surface, the recess being parallel to the main surface and having a convex shape in cross section, and a main surface for mounting a semiconductor die provided on the bottom surface of the recess. A die stage having a convex cross-sectional shape and a terminal chip provided on a protrusion corresponding to the convex portion of the convex shape on the die stage and electrically connected to the die stage IC package characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987141052U JPH064577Y2 (en) | 1987-09-16 | 1987-09-16 | IC package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987141052U JPH064577Y2 (en) | 1987-09-16 | 1987-09-16 | IC package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6447037U JPS6447037U (en) | 1989-03-23 |
| JPH064577Y2 true JPH064577Y2 (en) | 1994-02-02 |
Family
ID=31405779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987141052U Expired - Lifetime JPH064577Y2 (en) | 1987-09-16 | 1987-09-16 | IC package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064577Y2 (en) |
-
1987
- 1987-09-16 JP JP1987141052U patent/JPH064577Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6447037U (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| JPH08116016A (en) | Lead frame and semiconductor device | |
| JPH064577Y2 (en) | IC package | |
| JP2000349222A (en) | Lead frame and semiconductor package | |
| JPH0382060A (en) | Semiconductor device | |
| JPH01187841A (en) | Semiconductor device | |
| JP2840166B2 (en) | Semiconductor device | |
| JPS62158352A (en) | Resin sealed semiconductor device | |
| JP2521944B2 (en) | Integrated circuit package | |
| JPH0621304A (en) | Manufacture of lead frame and semiconductor device | |
| JPS60136344A (en) | Semiconductor device | |
| JP2522503B2 (en) | Semiconductor device | |
| JPH0333068Y2 (en) | ||
| JPH05166964A (en) | Semiconductor device | |
| JPH08130284A (en) | Semiconductor device | |
| JPS61247040A (en) | Manufacture of semiconductor device | |
| KR200172710Y1 (en) | Chip size package | |
| JPH083016Y2 (en) | Lead frame for semiconductor | |
| JP2973712B2 (en) | Electrode mounting structure of parallel plate type capacitor | |
| JP2513781B2 (en) | Semiconductor device | |
| JPS62219531A (en) | Semiconductor integrated circuit device | |
| JPH03250657A (en) | Resin-sealed semiconductor device with both surfaces packaged | |
| JPS6336688Y2 (en) | ||
| JPS59189659A (en) | Semiconductor device | |
| JPH033354A (en) | Semiconductor device |