JPH0642657B2 - デジタル信号重畳式２線式信号伝送装置 - Google Patents
デジタル信号重畳式２線式信号伝送装置Info
- Publication number
- JPH0642657B2 JPH0642657B2 JP63251584A JP25158488A JPH0642657B2 JP H0642657 B2 JPH0642657 B2 JP H0642657B2 JP 63251584 A JP63251584 A JP 63251584A JP 25158488 A JP25158488 A JP 25158488A JP H0642657 B2 JPH0642657 B2 JP H0642657B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- current
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、２線式信号伝送装置に関し、特に電流信号に
デジタル信号を重畳させたデジタル信号重畳式２線式信
号伝送装置に関する。
デジタル信号を重畳させたデジタル信号重畳式２線式信
号伝送装置に関する。
＜従来の技術＞ 従来、４〜２０ｍＡの電流信号に、この電流信号の平均
値レベルを中心に正負方向の変化するパルス信号を重畳
し、この電流パルス信号をデジタル信号として利用する
方式が、例えば特公昭６３−２３６９２号等により提案
されている。第４図はこのようなデジタル信号を重畳さ
せた２線式信号伝送装置の従来例を示す。第４図中、点
線で囲んだ部分Ａは送信器部分を、Ｂは受信器部分を表
す。Ｌ１，Ｌ２はこれら送信器Ａと受信器Ｂとを接続す
る２線の伝送ラインである。送信器Ａ中、１はセンサＳ
Ｅからの検出信号を増幅しＡ／Ｄ変換して出力するプリ
アンプ、２はマイクロプロセッサ、３はマイクロプロセ
ッサ２からの制御によりデジタル信号を出力するデジタ
ル信号発生器、４はマイクロプロセッサ２及びデジタル
信号発生器３からのデジタル信号と、換還抵抗Ｒｆから
の帰還電圧とが加えられ、電流制御用トランジスタＴｒ
の制御信号を発生する制御信号発生回路、５は定電流回
路、ＺＤは回路素子に一定動作電圧を与えるツェナーダ
イオードである。
値レベルを中心に正負方向の変化するパルス信号を重畳
し、この電流パルス信号をデジタル信号として利用する
方式が、例えば特公昭６３−２３６９２号等により提案
されている。第４図はこのようなデジタル信号を重畳さ
せた２線式信号伝送装置の従来例を示す。第４図中、点
線で囲んだ部分Ａは送信器部分を、Ｂは受信器部分を表
す。Ｌ１，Ｌ２はこれら送信器Ａと受信器Ｂとを接続す
る２線の伝送ラインである。送信器Ａ中、１はセンサＳ
Ｅからの検出信号を増幅しＡ／Ｄ変換して出力するプリ
アンプ、２はマイクロプロセッサ、３はマイクロプロセ
ッサ２からの制御によりデジタル信号を出力するデジタ
ル信号発生器、４はマイクロプロセッサ２及びデジタル
信号発生器３からのデジタル信号と、換還抵抗Ｒｆから
の帰還電圧とが加えられ、電流制御用トランジスタＴｒ
の制御信号を発生する制御信号発生回路、５は定電流回
路、ＺＤは回路素子に一定動作電圧を与えるツェナーダ
イオードである。
受信器Ｂ中、Ｅは直流電流、Ｒｄは検出抵抗、６はこの
検出抵抗で検出された信号に基づき電流信号ＳＩとデジ
タル信号ＳＤとを分離するアナログ・デジタル分離回
路、７はアナログ・デジタル分離回路で分離されたデジ
タル信号ＳＤを受け処理を行うマイクロプロセッサであ
る。
検出抵抗で検出された信号に基づき電流信号ＳＩとデジ
タル信号ＳＤとを分離するアナログ・デジタル分離回
路、７はアナログ・デジタル分離回路で分離されたデジ
タル信号ＳＤを受け処理を行うマイクロプロセッサであ
る。
このような構成で、２線Ｌ１，Ｌ２には第５図に示す波
形の電流信号が流れる。即ち、センサＳＥの検出信号に
対応する電流信号ＳＩは４〜２０ｍＡの範囲で変化す
る。一方、デジタル信号発生器３からの正負方向に変化
するパルス（デジタル信号ＳＤ）がマイクロプロセッサ
２の制御に従って電流信号ＳＩが重畳される。
形の電流信号が流れる。即ち、センサＳＥの検出信号に
対応する電流信号ＳＩは４〜２０ｍＡの範囲で変化す
る。一方、デジタル信号発生器３からの正負方向に変化
するパルス（デジタル信号ＳＤ）がマイクロプロセッサ
２の制御に従って電流信号ＳＩが重畳される。
例えば、デジタル信号ＳＤとしては複数のビットから構
成されるデジタル信号群ＳＳ、Ｓ１、Ｓ２及びＳ３が電
流信号ＳＩに重畳される。ここで、デジタル信号群ＳＳ
は受信器Ｂから送信器Ａへのデジタル信号、デジタル信
号群Ｓ１〜Ｓ３は送信器Ａから受信器Ｂへのデジタル信
号を示している。
成されるデジタル信号群ＳＳ、Ｓ１、Ｓ２及びＳ３が電
流信号ＳＩに重畳される。ここで、デジタル信号群ＳＳ
は受信器Ｂから送信器Ａへのデジタル信号、デジタル信
号群Ｓ１〜Ｓ３は送信器Ａから受信器Ｂへのデジタル信
号を示している。
また、マイクロプロセッサ７において前記デジタル信号
群ＳＳ及びＳ１〜Ｓ３の個々のビットパターン等により
伝送情報が認識され、この伝送情報に対応した処理がな
される。
群ＳＳ及びＳ１〜Ｓ３の個々のビットパターン等により
伝送情報が認識され、この伝送情報に対応した処理がな
される。
さらに、デジタル信号ＳＤは電流信号ＳＩの平均値レベ
ルを中心に正負方向に変化するパルスであって、このよ
うな信号が重畳されても電流信号は影響を受けない。
ルを中心に正負方向に変化するパルスであって、このよ
うな信号が重畳されても電流信号は影響を受けない。
＜発明が解決しようとする課題＞ しかしながら、このような従来装置では送信器Ａ側及び
受信器Ｂ側共にマイクロプロセッサを必要とし回路が複
雑、高価になる欠点があった。また、デジタル信号群の
個々のビットはそれぞれ意味を有するので、ノイズ等に
よりビット欠けが生じた場合、正確に伝送情報が伝わら
ないという問題点があった。
受信器Ｂ側共にマイクロプロセッサを必要とし回路が複
雑、高価になる欠点があった。また、デジタル信号群の
個々のビットはそれぞれ意味を有するので、ノイズ等に
よりビット欠けが生じた場合、正確に伝送情報が伝わら
ないという問題点があった。
本発明で解決しようとする技術的課題は、前記デジタル
信号重畳式２線式信号伝送装置において、受信器のマイ
クロプロセッサを省き、回路を簡単且つ安価に構成でき
るようにすることにある。
信号重畳式２線式信号伝送装置において、受信器のマイ
クロプロセッサを省き、回路を簡単且つ安価に構成でき
るようにすることにある。
＜課題を解決するための手段＞ このような目的を達成するために、本発明では、送信器
側でセンサからの検出信号を電流信号に変換し、この電
流信号に先頭にスタート信号群が付加され一定のタイミ
ングでこれに複数のデジタル信号群が続くデジタル信号
を重畳して２線電流伝送を行い、受信器側で前記電流信
号より電流信号成分とデジタル信号成分とを分離するデ
ジタル信号重畳式２線式信号伝送装置において、 前記受信器の検出抵抗で検出された前記電流信号から前
記電流信号の平均レベルに対応した信号電圧を発生する
フィルタ回路と、 前記検出抵抗で検出された前記電流信号からデジタル信
号成分を分離し、前記各デジタル信号群の期間内にビッ
トが存在するか否かを判別して前記各デジタル信号群に
対応して設けられたリレーを動作させるデジタル信号分
離回路と を設けたことを特徴とするものである。
側でセンサからの検出信号を電流信号に変換し、この電
流信号に先頭にスタート信号群が付加され一定のタイミ
ングでこれに複数のデジタル信号群が続くデジタル信号
を重畳して２線電流伝送を行い、受信器側で前記電流信
号より電流信号成分とデジタル信号成分とを分離するデ
ジタル信号重畳式２線式信号伝送装置において、 前記受信器の検出抵抗で検出された前記電流信号から前
記電流信号の平均レベルに対応した信号電圧を発生する
フィルタ回路と、 前記検出抵抗で検出された前記電流信号からデジタル信
号成分を分離し、前記各デジタル信号群の期間内にビッ
トが存在するか否かを判別して前記各デジタル信号群に
対応して設けられたリレーを動作させるデジタル信号分
離回路と を設けたことを特徴とするものである。
＜作用＞ デジタル信号ＳＤは電流信号の平均値レベルを中心に正
負方向に変化するパルス信号であるので、フィルタ回路
で平滑すればこのデジタル信号ＳＤ成分の影響が除かれ
電流信号成分にのみ依存した信号が得られる。
負方向に変化するパルス信号であるので、フィルタ回路
で平滑すればこのデジタル信号ＳＤ成分の影響が除かれ
電流信号成分にのみ依存した信号が得られる。
また、信号判別回路でデジタル信号群Ｓ１〜Ｓ３の期間
内のビットが存在するか否かを判別し、スタート信号群
ＳＳから得られるタイミングで信号判別回路の状態信号
をラッチすることにより、受信器にマイクロプロセッサ
を用いることなくデジタル信号群Ｓ１〜Ｓ３の有無を判
別することができ、耐ノイズ性も向上し、デジタル信号
伝送の信頼性が向上する。
内のビットが存在するか否かを判別し、スタート信号群
ＳＳから得られるタイミングで信号判別回路の状態信号
をラッチすることにより、受信器にマイクロプロセッサ
を用いることなくデジタル信号群Ｓ１〜Ｓ３の有無を判
別することができ、耐ノイズ性も向上し、デジタル信号
伝送の信頼性が向上する。
＜実施例＞ 第１図は本発明実施例装置を示す構成図である。第１図
中、第４図における要素と同じ要素には同一符号を付し
これらについて説明は省略する。受信器Ｂ中、８はデジ
タル信号ＳＤの影響を除いて電流信号ＳＩだけを分離す
るためのフィルタ回路、９はデジタル信号ＳＤを分離す
るためのデジタル信号分離回路で、この部分にはマイク
ロプロセッサは用いられていない。
中、第４図における要素と同じ要素には同一符号を付し
これらについて説明は省略する。受信器Ｂ中、８はデジ
タル信号ＳＤの影響を除いて電流信号ＳＩだけを分離す
るためのフィルタ回路、９はデジタル信号ＳＤを分離す
るためのデジタル信号分離回路で、この部分にはマイク
ロプロセッサは用いられていない。
第２図のはデジタル信号分離回路９の具体的な回路を示
す図である。第２図の回路図、並びに第５図の波形図を
参照しながらデジタル信号分離回路９を詳しく説明す
る。
す図である。第２図の回路図、並びに第５図の波形図を
参照しながらデジタル信号分離回路９を詳しく説明す
る。
ここで、第５図において従来例ではデジタル信号群ＳＳ
及びＳ１〜Ｓ３の個々のビットはそれぞれ意味を持たせ
ていたが、本発明においてはデジタル信号群ＳＳ及びＳ
１〜Ｓ３の個々のビットには意味を持たせず、デジタル
信号群ＳＳ及びＳ１〜Ｓ３の期間内に全てビットが立っ
ている時はその該当デジタル信号群が“１”、全くビッ
トが立っていない時にはその該当デジタル信号群が
“０”と認識する。即ち、各デジタル信号群Ｓ１〜Ｓ３
の全体を１つのデジタル信号として取り扱うものであ
る。また、デジタル信号群ＳＳはデジタル信号群Ｓ１〜
Ｓ３のタイミングを測るためのスタート信号群として用
いられる。
及びＳ１〜Ｓ３の個々のビットはそれぞれ意味を持たせ
ていたが、本発明においてはデジタル信号群ＳＳ及びＳ
１〜Ｓ３の個々のビットには意味を持たせず、デジタル
信号群ＳＳ及びＳ１〜Ｓ３の期間内に全てビットが立っ
ている時はその該当デジタル信号群が“１”、全くビッ
トが立っていない時にはその該当デジタル信号群が
“０”と認識する。即ち、各デジタル信号群Ｓ１〜Ｓ３
の全体を１つのデジタル信号として取り扱うものであ
る。また、デジタル信号群ＳＳはデジタル信号群Ｓ１〜
Ｓ３のタイミングを測るためのスタート信号群として用
いられる。
９０１は検出抵抗Ｒｄで検出された信号を交流結合コン
デンサに通しデジタル信号ＳＤを分離し一定振幅（０〜
５Ｖ）のパルス信号に波形整形するパルス分離回路、９
０２はデジタル信号ＳＤ中のスタート信号群ＳＳ中の個
々のビットをカウントするカウンタ、９０３はこのカウ
ンタの出力で立ち上がるフリップ・フロップ回路、９０
４はこのフリップ・フロップ回路の出力でゲートが開い
てパルス分離回路９０１からのパルス信号と通すゲート
回路、９０５は同じくフリップ・フロップ回路９０３の
出力でゲートが開いて基準クロック源９０６からのクロ
ックを通すゲート回路、９０７は基準クロックを分周す
るカウンタ、９０８はカウンタ９０７からの出力が加え
られたタイミング・パルス発生回路である。
デンサに通しデジタル信号ＳＤを分離し一定振幅（０〜
５Ｖ）のパルス信号に波形整形するパルス分離回路、９
０２はデジタル信号ＳＤ中のスタート信号群ＳＳ中の個
々のビットをカウントするカウンタ、９０３はこのカウ
ンタの出力で立ち上がるフリップ・フロップ回路、９０
４はこのフリップ・フロップ回路の出力でゲートが開い
てパルス分離回路９０１からのパルス信号と通すゲート
回路、９０５は同じくフリップ・フロップ回路９０３の
出力でゲートが開いて基準クロック源９０６からのクロ
ックを通すゲート回路、９０７は基準クロックを分周す
るカウンタ、９０８はカウンタ９０７からの出力が加え
られたタイミング・パルス発生回路である。
９０９は前段の積分回路と後段の比較回路とにより構成
され、ゲート回路９０４からパルス信号が入力されてい
るか否かを判別する信号判別回路、９１０，９１１，９
１２はこの信号判別回路からの状態信号と、パルス発生
回路９０８の各ビット出力よりタイミング・パルスが加
えられたフリップ・フロップ回路、９１３，９１４，９
１５はこれらフリップ・フロップ回路の出力信号で動作
するリレーである。
され、ゲート回路９０４からパルス信号が入力されてい
るか否かを判別する信号判別回路、９１０，９１１，９
１２はこの信号判別回路からの状態信号と、パルス発生
回路９０８の各ビット出力よりタイミング・パルスが加
えられたフリップ・フロップ回路、９１３，９１４，９
１５はこれらフリップ・フロップ回路の出力信号で動作
するリレーである。
このような構成のデジタル信号分離回路の動作を第３図
の波形図を参照しながら説明する。パルス分離回路９０
１で分離されたデジタル信号ＳＤ（第３図ａ）は先頭の
スタート信号群ＳＳ（第５図参照）に複数のデジタル信
号群Ｓ１〜Ｓ３が続く、０〜５Ｖに波形整形されたパル
ス信号である。このパルス信号はカウンタ９０２に入り
分周されＱ８の出力（第３図ｂ）でフリップ・フロップ
回路９０３の出力Ｑを立ち上がる（第３図ｃ）。これに
より、ゲート回路９０４，９０５のゲートが開かれ、信
号判別回路９０９に第３図ｄのパルス信号が入る。信号
判別回路９０９ではパルス信号が入力されている期間は
“１”を、入力されていない期間は“０”を状態信号と
して発生し、各デジタル信号群Ｓ１，Ｓ２，Ｓ３に対応
して設けられたフリップ・フロップ回路９１０，９１
１，９１２に信号判別回路９０９の出力信号をそれぞれ
与える。
の波形図を参照しながら説明する。パルス分離回路９０
１で分離されたデジタル信号ＳＤ（第３図ａ）は先頭の
スタート信号群ＳＳ（第５図参照）に複数のデジタル信
号群Ｓ１〜Ｓ３が続く、０〜５Ｖに波形整形されたパル
ス信号である。このパルス信号はカウンタ９０２に入り
分周されＱ８の出力（第３図ｂ）でフリップ・フロップ
回路９０３の出力Ｑを立ち上がる（第３図ｃ）。これに
より、ゲート回路９０４，９０５のゲートが開かれ、信
号判別回路９０９に第３図ｄのパルス信号が入る。信号
判別回路９０９ではパルス信号が入力されている期間は
“１”を、入力されていない期間は“０”を状態信号と
して発生し、各デジタル信号群Ｓ１，Ｓ２，Ｓ３に対応
して設けられたフリップ・フロップ回路９１０，９１
１，９１２に信号判別回路９０９の出力信号をそれぞれ
与える。
一方、タイミング・パルス発生回路９０８にはカウンタ
９０７で分周されたパルス（第３図ｅ）が与えられ、ビ
ット出力Ｑ１，Ｑ２，Ｑ３より第３図ｆ，ｇ，ｈの出力
を発生する。デジタル信号群Ｓ１，Ｓ２，Ｓ３とスター
ト信号群ＳＳとの関係は常に一定しており、Ｑ１，
Ｑ２，Ｑ３の出力は各デジタル信号群のタイミングに合
わされている。Ｑ１，Ｑ２，Ｑ３の出力とカウンタ９０
７の出力とによりタイミング・パルス（第３図ｊ，ｋ，
ｉ）を作り、これによってフリップ・フロップ回路９１
０，９１１．９１２をラッチする。さらに、これらフリ
ップ・フロップ回路の出力によってリレー９１３，９１
４，９１５を動作させる。なお、ｈの出力後、しばらく
してＱ９よりリセットパルス（第３図ｉ）が発生する。
９０７で分周されたパルス（第３図ｅ）が与えられ、ビ
ット出力Ｑ１，Ｑ２，Ｑ３より第３図ｆ，ｇ，ｈの出力
を発生する。デジタル信号群Ｓ１，Ｓ２，Ｓ３とスター
ト信号群ＳＳとの関係は常に一定しており、Ｑ１，
Ｑ２，Ｑ３の出力は各デジタル信号群のタイミングに合
わされている。Ｑ１，Ｑ２，Ｑ３の出力とカウンタ９０
７の出力とによりタイミング・パルス（第３図ｊ，ｋ，
ｉ）を作り、これによってフリップ・フロップ回路９１
０，９１１．９１２をラッチする。さらに、これらフリ
ップ・フロップ回路の出力によってリレー９１３，９１
４，９１５を動作させる。なお、ｈの出力後、しばらく
してＱ９よりリセットパルス（第３図ｉ）が発生する。
この結果、デジタル信号ＳＤは電流信号の平均値レベル
を中心に正負方向に変化するパルス信号であるので、フ
ィルタ回路８で平滑すればこのデジタル信号ＳＤ成分の
影響が除かれ電流信号成分にのみ依存した信号が得られ
る。
を中心に正負方向に変化するパルス信号であるので、フ
ィルタ回路８で平滑すればこのデジタル信号ＳＤ成分の
影響が除かれ電流信号成分にのみ依存した信号が得られ
る。
また、信号判別回路９０９でデジタル信号群Ｓ１〜Ｓ３
の期間内にビットが存在するか否かを判別し、スタート
信号群ＳＳから得られるタイミングで信号判別回路９０
９の状態信号をラッチすることにより、受信器Ｂにマイ
クロプロセッサを用いることなくデジタル信号群Ｓ１〜
Ｓ３の有無を判別することにができる。
の期間内にビットが存在するか否かを判別し、スタート
信号群ＳＳから得られるタイミングで信号判別回路９０
９の状態信号をラッチすることにより、受信器Ｂにマイ
クロプロセッサを用いることなくデジタル信号群Ｓ１〜
Ｓ３の有無を判別することにができる。
また、デジタル信号群Ｓ１〜Ｓ３はその期間内にビット
が立っているか否かに意味を持ち、更に、信号判別回路
９０９における積分、比較によりビットの存在を判別す
るため、例えば、デジタル信号群中の１ビットが欠けた
としてもリレーの動作には影響が及ばす耐ノイズ性も向
上し、デジタル信号伝送の信頼性が向上する。
が立っているか否かに意味を持ち、更に、信号判別回路
９０９における積分、比較によりビットの存在を判別す
るため、例えば、デジタル信号群中の１ビットが欠けた
としてもリレーの動作には影響が及ばす耐ノイズ性も向
上し、デジタル信号伝送の信頼性が向上する。
＜発明の効果＞ 本発明によれば、前記デジタル信号重畳式２線式信号伝
送装置において、受信器側のマイクロプロセッサが省け
るため回路構成を簡単且つ安価に構成することができ
る。また、デジタル信号伝送の信頼性が向上する。
送装置において、受信器側のマイクロプロセッサが省け
るため回路構成を簡単且つ安価に構成することができ
る。また、デジタル信号伝送の信頼性が向上する。
第１図は本発明実施例装置を示す構成図、第２図は本発
明実施例装置の要部を示す回路図、第３図は本発明実施
例装置の動作を説明するための波形図、第４図は従来装
置を示す構成図、第５図は電流信号にデジタル信号を重
畳した信号波形図である。 Ａ……送信器、Ｂ……受信器、Ｌ１，Ｌ２……伝送ライ
ン、ＳＥ……センサ、Ｔｒ……電流制御要トランジス
タ、Ｅ……直流電源、Ｒｄ……検出抵抗、１……プリア
ンプ、２……マイクロプロセッサ、３……デジタル信号
発生器、４……制御信号発生回路、８……フィルタ回
路、９……デジタル信号分離回路、９０１……パルス分
離回路、９０２……カウンタ、９０３……フリップ・フ
ロップ回路、９０６……基準クロック源、９０７……カ
ウンタ、９０８……タイミング・パルス発生回路、９０
９……信号判別回路、９１０〜９１２……フリップ・フ
ロップ回路、９１３〜９１５……リレー
明実施例装置の要部を示す回路図、第３図は本発明実施
例装置の動作を説明するための波形図、第４図は従来装
置を示す構成図、第５図は電流信号にデジタル信号を重
畳した信号波形図である。 Ａ……送信器、Ｂ……受信器、Ｌ１，Ｌ２……伝送ライ
ン、ＳＥ……センサ、Ｔｒ……電流制御要トランジス
タ、Ｅ……直流電源、Ｒｄ……検出抵抗、１……プリア
ンプ、２……マイクロプロセッサ、３……デジタル信号
発生器、４……制御信号発生回路、８……フィルタ回
路、９……デジタル信号分離回路、９０１……パルス分
離回路、９０２……カウンタ、９０３……フリップ・フ
ロップ回路、９０６……基準クロック源、９０７……カ
ウンタ、９０８……タイミング・パルス発生回路、９０
９……信号判別回路、９１０〜９１２……フリップ・フ
ロップ回路、９１３〜９１５……リレー
Claims (1)
- 【請求項１】送信器側でセンサからの検出信号を電流信
号に変換し、この電流信号に先頭にスタート信号群が付
加され一定のタイミングでこれに複数のデジタル信号群
が続くデジタル信号を重畳して２線電流伝送を行い、受
信器側で前記電流信号より電流信号成分とデジタル信号
成分とを分離するデジタル信号重畳式２線式信号伝送装
置において、 前記受信器の検出抵抗で検出された前記電流信号から前
記電流信号の平均レベルに対応した信号電圧を発生する
フィルタ回路と、 前記検出抵抗で検出された前記電流信号からデジタル信
号成分を分離し、前記各デジタル信号群の期間内にビッ
トが存在するか否かを判別して前記各デジタル信号群に
対応して設けられたリレーを動作させるデジタル信号分
離回路と を設けたことを特徴とするデジタル信号重畳式２線式信
号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63251584A JPH0642657B2 (ja) | 1988-10-05 | 1988-10-05 | デジタル信号重畳式２線式信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63251584A JPH0642657B2 (ja) | 1988-10-05 | 1988-10-05 | デジタル信号重畳式２線式信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0298237A JPH0298237A (ja) | 1990-04-10 |
| JPH0642657B2 true JPH0642657B2 (ja) | 1994-06-01 |
Family
ID=17224989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63251584A Expired - Fee Related JPH0642657B2 (ja) | 1988-10-05 | 1988-10-05 | デジタル信号重畳式２線式信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642657B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646296B2 (ja) * | 1974-08-06 | 1981-11-02 | ||
| JPS59201535A (ja) * | 1983-04-30 | 1984-11-15 | Yamatake Honeywell Co Ltd | アナログ・デイジタル通信方法およびその装置 |
-
1988
- 1988-10-05 JP JP63251584A patent/JPH0642657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0298237A (ja) | 1990-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642657B2 (ja) | デジタル信号重畳式２線式信号伝送装置 | |
| JPH0661876A (ja) | 雑音検出回路 | |
| US4671391A (en) | Moving distance detector for an elevator | |
| JP2923979B2 (ja) | 周波数検出回路 | |
| JPH0445116Y2 (ja) | ||
| JPS5911221B2 (ja) | 伝送信号極性判別方式 | |
| KR100267291B1 (ko) | 속도센서의 고장 감지 회로 | |
| JPS622243B2 (ja) | ||
| JPS64756B2 (ja) | ||
| SU785758A1 (ru) | Устройство дл контрол качества изделий методом акустической эмиссии | |
| SU1180940A1 (ru) | Устройство дл счета предметов | |
| JPS5846092B2 (ja) | バイポ−ラ自動等化方式 | |
| SU1501118A1 (ru) | Устройство дл передачи и приема сигналов | |
| SU997046A1 (ru) | Устройство дл измерени разности частот | |
| SU886314A1 (ru) | Синхроселектор | |
| SU803111A1 (ru) | Детектор качества частотно-мани-пулиРОВАННОгО СигНАлА | |
| SU572640A1 (ru) | Устройство дл воспроизведени фазоманипулированного сигнала | |
| JP2570994B2 (ja) | アラーム信号通信装置 | |
| JPH0642277Y2 (ja) | 情報入力装置 | |
| JPH01260947A (ja) | 衝突検出方式 | |
| JPS63151144A (ja) | 着信検出装置 | |
| JPS6159029B2 (ja) | ||
| JPH01260949A (ja) | 衝突検出回路 | |
| JPH06338925A (ja) | インタフェース変換器 | |
| JPH0671256B2 (ja) | クロック入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |