JPH0638422B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0638422B2 JPH0638422B2 JP60078133A JP7813385A JPH0638422B2 JP H0638422 B2 JPH0638422 B2 JP H0638422B2 JP 60078133 A JP60078133 A JP 60078133A JP 7813385 A JP7813385 A JP 7813385A JP H0638422 B2 JPH0638422 B2 JP H0638422B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- hole
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 13
- 238000001259 photo etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 (a)技術分野 この発明は、シリコンウエハ等の半導体基板内に拡散層
を形成するとともにこの基板上の酸化膜にコンタクトホ
ールを開口して電極を形成する半導体装置の製造方法に
関する。
を形成するとともにこの基板上の酸化膜にコンタクトホ
ールを開口して電極を形成する半導体装置の製造方法に
関する。
(b)従来技術 一般のｎｐｎプレーナー・モノシリック・バイポーラ・
トランジスタの製造方法の例を第２図(a)〜(d)および
(e)に示す。
トランジスタの製造方法の例を第２図(a)〜(d)および
(e)に示す。
まず、第２図(a)に示すように、シリコンウエハ１にお
けるｎ形シリコンからなるコレクタ領域２の中央上層に
ｐ形シリコンからなるベース領域３を拡散形成し、その
上を酸化シリコン膜４で覆う。次に、第２図(b)に示す
ように、この酸化シリコン膜４の中央部にフォトエッチ
ングでベース領域３の上面よりも十分幅Ｓ１の狭いエミ
ッタ形成ホール５を開口する。つづいて、第２図(c)に
示すように、このエミッタ形成ホール５からリン等の不
純物をシリコンウエハ１内に拡散しエミッタ形成ホール
５の下部にｎ形シリコンからなるエミッタ領域６を形成
し、その上を酸化シリコン膜４で覆う。そして、第２図
(d)に示すように、この酸化シリコン膜４のエミッタ領
域６上およびこの両側のベース領域３上にフォトエッチ
ングでそれぞれコンタクトホール７，８を開口し、ここ
に図外の電極を形成することによりトランジスタを完成
する。
けるｎ形シリコンからなるコレクタ領域２の中央上層に
ｐ形シリコンからなるベース領域３を拡散形成し、その
上を酸化シリコン膜４で覆う。次に、第２図(b)に示す
ように、この酸化シリコン膜４の中央部にフォトエッチ
ングでベース領域３の上面よりも十分幅Ｓ１の狭いエミ
ッタ形成ホール５を開口する。つづいて、第２図(c)に
示すように、このエミッタ形成ホール５からリン等の不
純物をシリコンウエハ１内に拡散しエミッタ形成ホール
５の下部にｎ形シリコンからなるエミッタ領域６を形成
し、その上を酸化シリコン膜４で覆う。そして、第２図
(d)に示すように、この酸化シリコン膜４のエミッタ領
域６上およびこの両側のベース領域３上にフォトエッチ
ングでそれぞれコンタクトホール７，８を開口し、ここ
に図外の電極を形成することによりトランジスタを完成
する。
ところが、この製造方法では、エミッタ形成ホール５と
コンタクトホール７，８とを、２枚のフォトマスクで別
個に開口しなければならないので、第２図(e)に示すよ
うに、マスクアライメントに大きなズレ（第２図(e)に
おけるズレ：ｄ）が生じた場合に、エミッタ電極形成用
のコンタクトホール７がベース領域３上まで開口しベー
ス・エミッタ間が短絡するおそれが生じる。そこで、こ
のような短絡を防止するために、マスクアライメントの
ズレｄを補償するような十分な幅のマスクマージン（第
２図(d)に示す幅：）を予め設定しておく必要があっ
た。このため、この一般のトランジスタの製造方法で
は、十分な幅のマスクマージンを設けるために、エミ
ッタ領域６のストライプ幅（すなわち、第２図(b)に示
すエミッタ形成ホール５の幅：Ｓ１）を広くしなければ
ならなかった。しかしながら、このエミッタ領域６のス
トライプ幅Ｓ１は、トランジスタの高周波特性に影響を
及ぼすことになる。
コンタクトホール７，８とを、２枚のフォトマスクで別
個に開口しなければならないので、第２図(e)に示すよ
うに、マスクアライメントに大きなズレ（第２図(e)に
おけるズレ：ｄ）が生じた場合に、エミッタ電極形成用
のコンタクトホール７がベース領域３上まで開口しベー
ス・エミッタ間が短絡するおそれが生じる。そこで、こ
のような短絡を防止するために、マスクアライメントの
ズレｄを補償するような十分な幅のマスクマージン（第
２図(d)に示す幅：）を予め設定しておく必要があっ
た。このため、この一般のトランジスタの製造方法で
は、十分な幅のマスクマージンを設けるために、エミ
ッタ領域６のストライプ幅（すなわち、第２図(b)に示
すエミッタ形成ホール５の幅：Ｓ１）を広くしなければ
ならなかった。しかしながら、このエミッタ領域６のス
トライプ幅Ｓ１は、トランジスタの高周波特性に影響を
及ぼすことになる。
高周波トランジスタは、高周波特性を示す目安として
Ｆ．Ｍ．(Figure of Merit)が用いられ、この値が大き
いほど特性が良くなる。このＦ．Ｍ．は、ベースコレク
タ時定数をｒｂｂ′・Ｃｃ、最大しゃ断周波数をＴと
すると次のように表される。
Ｆ．Ｍ．(Figure of Merit)が用いられ、この値が大き
いほど特性が良くなる。このＦ．Ｍ．は、ベースコレク
タ時定数をｒｂｂ′・Ｃｃ、最大しゃ断周波数をＴと
すると次のように表される。
このため、特性の良い高周波トランジスタを得るには、
最大しゃ断周波数Ｔを一定と考えると、ベースコレク
タ時定数をｒｂｂ′・Ｃｃを小さくしなければならな
い。また、エミッタ領域６のストライプ幅をＳ、単位面
積当たりのコレクタ容量をＣｏ，ベース抵抗をｒｏとす
ると、このＦ．Ｍ．は次のように表される。
最大しゃ断周波数Ｔを一定と考えると、ベースコレク
タ時定数をｒｂｂ′・Ｃｃを小さくしなければならな
い。また、エミッタ領域６のストライプ幅をＳ、単位面
積当たりのコレクタ容量をＣｏ，ベース抵抗をｒｏとす
ると、このＦ．Ｍ．は次のように表される。
つまり、高周波トランジスタの高周波特性を改善するに
は、エミッタストライプ幅Ｓをできるだけ狭くするとと
もに、ベース抵抗ｒｏ，コレクタ容量Ｃｏをできるだけ
小さくする必要がある。
は、エミッタストライプ幅Ｓをできるだけ狭くするとと
もに、ベース抵抗ｒｏ，コレクタ容量Ｃｏをできるだけ
小さくする必要がある。
ところが、第２図(a)〜(d)に示す一般のトランジスタの
製造方法では、前記のようにエミッタストライプ幅Ｓ１
を広くしなければならず、また、１としてマスクマー
ジンを含む距離を設けるためベース抵抗ｒｏも大きく
なり、さらに、マスクマージンを設けるため２が大
きくなる結果ベース面積が増加するため、コレクタ容量
Ｃｏも増大するので、高周波トランジスタの製造方法に
は不適当なものであった。そこで、従来の高周波トラン
ジスタの製造方法は、第３図(a)〜(d)および(e)に示す
ウオッシュドエミッタタイプを採用していた。
製造方法では、前記のようにエミッタストライプ幅Ｓ１
を広くしなければならず、また、１としてマスクマー
ジンを含む距離を設けるためベース抵抗ｒｏも大きく
なり、さらに、マスクマージンを設けるため２が大
きくなる結果ベース面積が増加するため、コレクタ容量
Ｃｏも増大するので、高周波トランジスタの製造方法に
は不適当なものであった。そこで、従来の高周波トラン
ジスタの製造方法は、第３図(a)〜(d)および(e)に示す
ウオッシュドエミッタタイプを採用していた。
このウオッシュドエミッタタイプの製造方法は、まず、
第３図(a)に示すように、シリコンウエハ１におけるｎ
形シリコンからなるコレクタ領域２の中央上層にｐ形シ
リコンからなるベース領域３を拡散形成し、その上を酸
化シリコン膜４で覆う。次に、第３図(b)に示すよう
に、この酸化シリコン膜４の中央部にフォトエッチング
で幅Ｓ２のエミッタ形成ホール５を開口する。づづい
て、第３図(c)に示すように、このエミッタ形成ホール
５からリン等の不純物をシリコンウエハ１内に拡散しエ
ミッタ形成ホール５の下部にｎ形シリコンからなるエミ
ッタ領域６を形成する。そして、第３図(d)に示すよう
に、酸化シリコン膜４の両側のベース領域３上にフォト
エッチングでそれぞれコンタクトホール８，８を開口
し、最後に各ホール５，８に図外の電極を形成すること
により高周波トランジスタを完成する。なお、この場
合、エミッタ形成ホール５がエミッタ電極形成用のコン
タクトホールとしても兼用されることになるが、エミッ
タ領域６は拡散形成の際にエミッタ形成ホール５の下方
のみならず横方向にもある程度拡散し、実際には、エミ
ッタ形成ホール５の幅Ｓ２よりもエミッタ領域６のスト
ライプ幅Ｓ２の方が若干広くなるので、このエミッタ形
成ホール５に電極を形成してもベース領域３と短絡する
おそれはない。
第３図(a)に示すように、シリコンウエハ１におけるｎ
形シリコンからなるコレクタ領域２の中央上層にｐ形シ
リコンからなるベース領域３を拡散形成し、その上を酸
化シリコン膜４で覆う。次に、第３図(b)に示すよう
に、この酸化シリコン膜４の中央部にフォトエッチング
で幅Ｓ２のエミッタ形成ホール５を開口する。づづい
て、第３図(c)に示すように、このエミッタ形成ホール
５からリン等の不純物をシリコンウエハ１内に拡散しエ
ミッタ形成ホール５の下部にｎ形シリコンからなるエミ
ッタ領域６を形成する。そして、第３図(d)に示すよう
に、酸化シリコン膜４の両側のベース領域３上にフォト
エッチングでそれぞれコンタクトホール８，８を開口
し、最後に各ホール５，８に図外の電極を形成すること
により高周波トランジスタを完成する。なお、この場
合、エミッタ形成ホール５がエミッタ電極形成用のコン
タクトホールとしても兼用されることになるが、エミッ
タ領域６は拡散形成の際にエミッタ形成ホール５の下方
のみならず横方向にもある程度拡散し、実際には、エミ
ッタ形成ホール５の幅Ｓ２よりもエミッタ領域６のスト
ライプ幅Ｓ２の方が若干広くなるので、このエミッタ形
成ホール５に電極を形成してもベース領域３と短絡する
おそれはない。
このウオッシュドエミッタタイプの製造方法では、エミ
ッタ形成ホール５をエミッタ電極形成用のコンタクトホ
ールとしても利用することができるので、エミッタ形成
ホール５にコンタクトホール７を重ねて開口する場合の
ような大きなマスクマージンが不要となり、ベース電
極形成用のコンタクトホール８開口の際のマスクアライ
メントに多少のズレがあってもベース・エミッタ間が短
絡するということはほとんどない。このため、このエミ
ッタホール５の幅Ｓ２は、第２図(b)に示すエミッタ形
成ホール５の幅Ｓ１ほど広くする必要がないので、エミ
ッタ領域６のストライプ幅Ｓ２も狭くすることができ
る。ところが、このような製造方法を採用した場合であ
っても、第３図(e)に示すようなマスクアライメントの
ズレｄが生じたときには、ベース電極がエミッタ領域６
に対して不均衡な位置に形成されることになるために、
トランジスタの単位面積当たりのベース抵抗ｒｏが増加
する。また、たとえ第３図(e)の如く、ベース・コンタ
クトホール８，８を開口するためのマスクアライメント
ズレが生じてもエミッタ領域との短絡を防ぐためのマー
ジン３は最低限設ける必要があり、ベース抵抗ｒｏの
減少には、まだ不十分であった。このため、従来のウオ
ッシュドエミッタタイプの高周波トランジスタ製造方法
は、エミッタ領域６のストライプ幅Ｓ２をある程度狭く
することはできるが、単位面積当たりのベース抵抗ｒｏ
を十分に小さくすることができないので、高周波トラン
ジスタの高周波特性の改善に限界を生じていた。
ッタ形成ホール５をエミッタ電極形成用のコンタクトホ
ールとしても利用することができるので、エミッタ形成
ホール５にコンタクトホール７を重ねて開口する場合の
ような大きなマスクマージンが不要となり、ベース電
極形成用のコンタクトホール８開口の際のマスクアライ
メントに多少のズレがあってもベース・エミッタ間が短
絡するということはほとんどない。このため、このエミ
ッタホール５の幅Ｓ２は、第２図(b)に示すエミッタ形
成ホール５の幅Ｓ１ほど広くする必要がないので、エミ
ッタ領域６のストライプ幅Ｓ２も狭くすることができ
る。ところが、このような製造方法を採用した場合であ
っても、第３図(e)に示すようなマスクアライメントの
ズレｄが生じたときには、ベース電極がエミッタ領域６
に対して不均衡な位置に形成されることになるために、
トランジスタの単位面積当たりのベース抵抗ｒｏが増加
する。また、たとえ第３図(e)の如く、ベース・コンタ
クトホール８，８を開口するためのマスクアライメント
ズレが生じてもエミッタ領域との短絡を防ぐためのマー
ジン３は最低限設ける必要があり、ベース抵抗ｒｏの
減少には、まだ不十分であった。このため、従来のウオ
ッシュドエミッタタイプの高周波トランジスタ製造方法
は、エミッタ領域６のストライプ幅Ｓ２をある程度狭く
することはできるが、単位面積当たりのベース抵抗ｒｏ
を十分に小さくすることができないので、高周波トラン
ジスタの高周波特性の改善に限界を生じていた。
(c)発明の目的 この発明の目的は、このような事情に鑑みなされたもの
であって、拡散層形成用ホールと電極形成用のコンタク
トホールとを兼用して１枚のフォトマスクで同時に開口
することにより、マスクアライメントのズレをなくし高
周波特性の向上を図ることができる半導体装置の製造方
法を提供することにある。この発明の他の目的は、マス
クアライメントの回数を減らして、各パターンの精度を
高め、より高周波特性の向上を図ることができる半導体
装置の製造方法を提供することにある。
であって、拡散層形成用ホールと電極形成用のコンタク
トホールとを兼用して１枚のフォトマスクで同時に開口
することにより、マスクアライメントのズレをなくし高
周波特性の向上を図ることができる半導体装置の製造方
法を提供することにある。この発明の他の目的は、マス
クアライメントの回数を減らして、各パターンの精度を
高め、より高周波特性の向上を図ることができる半導体
装置の製造方法を提供することにある。
(d)発明の構成および効果 この発明の特許請求の範囲第１項に係る半導体装置の製
造方法は、半導体基板上の酸化膜に複数のホールを開口
するホール形成工程と、 前記半導体基板上に薄い酸化膜を形成する酸化膜形成工
程と、 前記半導体基板上をフォトレジスト膜で覆い、酸化膜に
開口したホールのうち一部のホールの上方のフォトレジ
スト膜を開口するフォトレジスト膜パターン形成工程
と、 前記フォトレジスト膜を開口したホール部分の薄い酸化
膜を除去する酸化膜エッチング工程と、 前記フォトレジスト膜除去後、前記半導体基板上にポリ
シリコン被膜を形成するポリシリコン被膜形成工程と、 前記半導体基板上に化学気相成長法によりＳｉＯ２膜を
全面に堆積させた後、前記酸化膜に開口したホールのう
ち薄い酸化膜を除去したホール上方のＳｉＯ２膜を開口
するＳｉＯ２膜パターン形成工程と、 前記半導体基板表面から不純物イオンを注入して、前記
酸化膜に開口したホールのうち薄い酸化膜を除去したホ
ール下部の半導体基板内にイオン注入層を形成するイオ
ン注入層形成工程と、 前記薄い酸化膜を除去したホール周縁以外の不要なポリ
シリコン被膜を除去するポリシリコンエッチング工程
と、 前記ポリシリコン被膜を酸化膜エッチングのためのマス
クとしてポリシリコン被膜で覆われていない領域の酸化
膜をエッチングする工程と、 各ホールにそれぞれ電極を形成する電極形成工程とを有
することを特徴とする。
造方法は、半導体基板上の酸化膜に複数のホールを開口
するホール形成工程と、 前記半導体基板上に薄い酸化膜を形成する酸化膜形成工
程と、 前記半導体基板上をフォトレジスト膜で覆い、酸化膜に
開口したホールのうち一部のホールの上方のフォトレジ
スト膜を開口するフォトレジスト膜パターン形成工程
と、 前記フォトレジスト膜を開口したホール部分の薄い酸化
膜を除去する酸化膜エッチング工程と、 前記フォトレジスト膜除去後、前記半導体基板上にポリ
シリコン被膜を形成するポリシリコン被膜形成工程と、 前記半導体基板上に化学気相成長法によりＳｉＯ２膜を
全面に堆積させた後、前記酸化膜に開口したホールのう
ち薄い酸化膜を除去したホール上方のＳｉＯ２膜を開口
するＳｉＯ２膜パターン形成工程と、 前記半導体基板表面から不純物イオンを注入して、前記
酸化膜に開口したホールのうち薄い酸化膜を除去したホ
ール下部の半導体基板内にイオン注入層を形成するイオ
ン注入層形成工程と、 前記薄い酸化膜を除去したホール周縁以外の不要なポリ
シリコン被膜を除去するポリシリコンエッチング工程
と、 前記ポリシリコン被膜を酸化膜エッチングのためのマス
クとしてポリシリコン被膜で覆われていない領域の酸化
膜をエッチングする工程と、 各ホールにそれぞれ電極を形成する電極形成工程とを有
することを特徴とする。
この発明の特許請求の範囲第２項に係る半導体装置の製
造方法は、半導体基板上の酸化膜に複数のホールを開口
するホール形成工程と、 前記半導体基板上に薄い酸化膜を形成する酸化膜形成工
程と、 前記半導体基板上をフォトレジスト膜で覆い、前記酸化
膜に開口したホールのうち一部のホールの上方のフォト
レジスト膜を開口するフォトレジスト膜パターン形成工
程と、 前記フォトレジスト膜を開口したホール部分の薄い酸化
膜を除去する酸化膜エッチング工程と、 前記フォトレジスト膜除去後、前記半導体基板上にポリ
シリコン被膜を形成するポリシリコン被膜形成工程と、 前記薄い酸化膜を貫通しない強さで前記半導体基板表面
から不純物イオンを注入して、前記酸化膜に開口したホ
ールのうち薄い酸化膜を除去したホール下部の半導体基
板内にイオン注入層を形成するイオン注入層形成工程
と、 前記薄い酸化膜を除去したホール周縁以外の不要なポリ
シリコン被膜を除去するポリシリコンエッチング工程
と、 前記ポリシリコン被膜を酸化膜エッチングのためのマス
クとしてポリシリコン被膜で覆われていない領域の酸化
膜をエッチングする工程と、 各ホールにそれぞれ電極を形成する電極形成工程とを有
することを特徴とする。
造方法は、半導体基板上の酸化膜に複数のホールを開口
するホール形成工程と、 前記半導体基板上に薄い酸化膜を形成する酸化膜形成工
程と、 前記半導体基板上をフォトレジスト膜で覆い、前記酸化
膜に開口したホールのうち一部のホールの上方のフォト
レジスト膜を開口するフォトレジスト膜パターン形成工
程と、 前記フォトレジスト膜を開口したホール部分の薄い酸化
膜を除去する酸化膜エッチング工程と、 前記フォトレジスト膜除去後、前記半導体基板上にポリ
シリコン被膜を形成するポリシリコン被膜形成工程と、 前記薄い酸化膜を貫通しない強さで前記半導体基板表面
から不純物イオンを注入して、前記酸化膜に開口したホ
ールのうち薄い酸化膜を除去したホール下部の半導体基
板内にイオン注入層を形成するイオン注入層形成工程
と、 前記薄い酸化膜を除去したホール周縁以外の不要なポリ
シリコン被膜を除去するポリシリコンエッチング工程
と、 前記ポリシリコン被膜を酸化膜エッチングのためのマス
クとしてポリシリコン被膜で覆われていない領域の酸化
膜をエッチングする工程と、 各ホールにそれぞれ電極を形成する電極形成工程とを有
することを特徴とする。
なお、前記イオン注入層は後の熱拡散工程によってアニ
ーリングされ、不純物拡散層となる。
ーリングされ、不純物拡散層となる。
この発明の半導体装置の製造方法を上記のように構成す
ると、ｐ形とｎ形とのそれぞれの領域に１枚のフォトマ
スクで同時に不純物拡散用兼電極形成用のホールを開口
することができるので、マスクマージンを設定する必要
がなく、不純物拡散領域のストライプ幅を十分に狭くす
ることができるばかりでなく、ベースとエミッタの電極
間隔を縮小でき、ベース抵抗ｒｏを小さくできる。さら
にマスクアライメントのズレにより電極位置が不均衡と
なるということがないので、電極間抵抗が上昇するのを
防ぐことができる。また、ポリシリコン被膜により拡散
層を形成したホールでの酸化膜のサイドエッチを防止す
ることができるので、異なる領域間の短絡発生のおそれ
が生じることなく不純物拡散領域のストライプ幅をさら
に狭くすることができる。このため、この半導体装置の
製造方法は、製品の歩留まりの低下を防止するととも
に、トランジスタの高周波特性の向上に貢献し、特に高
周波トランジスタの製造の際に極めて有効な発明とな
る。また、この発明は、ホールを形成する際のマスクア
ライメントのズレが生じないので、酸化膜がズレて半導
体基板の半導体面が露出したままになるということがな
く、信頼性のある素子を得ることができる。さらに、薄
い酸化膜除去の際のマスクアライメントが不要であった
り精度が緩和されるので、製造工程の省力化および高効
率化を図ることができる。
ると、ｐ形とｎ形とのそれぞれの領域に１枚のフォトマ
スクで同時に不純物拡散用兼電極形成用のホールを開口
することができるので、マスクマージンを設定する必要
がなく、不純物拡散領域のストライプ幅を十分に狭くす
ることができるばかりでなく、ベースとエミッタの電極
間隔を縮小でき、ベース抵抗ｒｏを小さくできる。さら
にマスクアライメントのズレにより電極位置が不均衡と
なるということがないので、電極間抵抗が上昇するのを
防ぐことができる。また、ポリシリコン被膜により拡散
層を形成したホールでの酸化膜のサイドエッチを防止す
ることができるので、異なる領域間の短絡発生のおそれ
が生じることなく不純物拡散領域のストライプ幅をさら
に狭くすることができる。このため、この半導体装置の
製造方法は、製品の歩留まりの低下を防止するととも
に、トランジスタの高周波特性の向上に貢献し、特に高
周波トランジスタの製造の際に極めて有効な発明とな
る。また、この発明は、ホールを形成する際のマスクア
ライメントのズレが生じないので、酸化膜がズレて半導
体基板の半導体面が露出したままになるということがな
く、信頼性のある素子を得ることができる。さらに、薄
い酸化膜除去の際のマスクアライメントが不要であった
り精度が緩和されるので、製造工程の省力化および高効
率化を図ることができる。
(e)実施例 以下、この発明を高周波トランジスタの製造方法に実施
した場合の例について説明する。
した場合の例について説明する。
第１図(a)〜(j)は、それぞれ、この発明をＮＰＮ型トラ
ンジスタに適用した第１の実施例であり、高周波トラン
ジスタの製造方法における各工程のシリコンウエハの断
面図で、実際のプレーナ・トランジスタを単純化，模式
化して示している。なお、本発明はＰＮＰトランジスタ
の製造に適用できることは勿論である。
ンジスタに適用した第１の実施例であり、高周波トラン
ジスタの製造方法における各工程のシリコンウエハの断
面図で、実際のプレーナ・トランジスタを単純化，模式
化して示している。なお、本発明はＰＮＰトランジスタ
の製造に適用できることは勿論である。
まず、第１図(a)に示すように、シリコンウエハ１にお
けるｎ形シリコンからなるコレクタ領域２の中央上層に
ｐ形シリコンからなるベース領域３を拡散形成し、その
上を酸化シリコン膜４で覆う。このベース領域３は、ｎ
形シリコンからなるコレクタ領域２上に１００００Å程
度の厚さの酸化シリコン膜４を形成し、この酸化シリコ
ン膜４の中央部をフォトエッチングによって開口し、こ
の開口部から気相拡散またはイオン注入後の熱拡散によ
ってホウ素等の不純物をシリコンウエハ１内に拡散させ
ることにより形成される。第１図(a)は、この後、開口
部を６０００Å程度の厚さの酸化シリコン膜４で覆い塞
いだ状態を示す。次に、第１図(b)に示すように、この
酸化シリコン膜４の中央およびその両側に例えば本実施
例では３箇所のホール９を等間隔に開口する。このホー
ル９は、フォトエッチングで開口され、図はフォトレジ
スト膜除去後の状態を示す。この工程は、特許請求の範
囲第１項記載のホール形成工程に対応する。つづいて、
第１図(c)に示すように、シリコンウエハ１上に薄い酸
化シリコン膜４を形成する。この薄い酸化シリコン膜４
は、化学的気相成長または熱酸化により各ホール９部分
で２０００Å程度の厚さになるように形成される。この
工程は、特許請求の範囲第１項記載の酸化膜形成工程に
対応する。つづいて、第１図(d)に示すように、シリコ
ンウエハ１上をフォトレジスト膜１０で覆い中央のホー
ル９上のフォトレジスト膜１０のみを少し広目に開口す
る。この際、フォトレジスト膜１０の開口のために行う
フォトマスクのマスクアライメントは、両側のホール
９，９にまで開口部が及ばなければよいので、この開口
部の幅を中央のホール９の幅よりも十分に広い適当な大
きさにすれば特別高い精度は不要であり、通常の作業で
あってもなんら不都合は生じない。この工程は、特許請
求の範囲第１項記載のフォトレジスト膜パターン形成工
程に対応する。つづいて、第１図(e)に示すように、フ
ォトレジスト膜１０が開口した部分の酸化シリコン膜４
のエッチングを行う。この際、エッチング量を３０００
Å程度にコントロールすることにより、ホール９部分の
みシリコンウエハ１の表面が露出し、その周囲は酸化シ
リコン膜４がまだ３０００Å程度残った状態にする。こ
の工程は、特許請求の範囲第１項記載の酸化膜エッチン
グ工程に対応する。つづいて、第１図(f)に示すよう
に、残ったフォトレジスト膜１０を除去した後に、シリ
コンウエハ１上にポリシリコン被膜１１を形成する。こ
の工程は、特許請求の範囲第１項記載のポリシリコン被
膜形成工程に対応する。つづいて、第１図(g)に示すよ
うに、シリコンウエハ１上に化学気相成長法によりＳｉ
Ｏ２を全面に堆積した後、フォトレジスト処理により、
中央のホール９上のみを少し広目に開口したＳｉＯ２膜
からなるマスクパターン１３を形成する。この工程が特
許請求の範囲第１項記載のＳｉＯ２膜パターン形成工程
に対応する。その後、リン等の不純物をシリコンウエハ
１内にイオン注入後に熱拡散を行うことにより、このホ
ール９の下部にエミッタ領域６を形成する。このエミッ
タ領域６を形成する工程は、特許請求の範囲第１項記載
のイオン注入層形成工程に対応する。つづいて、第１図
(h)に示すように、フォトエッチングによって中央のホ
ール９上のポリシリコン被膜１１のみを残してその他の
ポリシリコン被膜１１を除去する。この際、ポリシリコ
ン被膜１１の除去のために行うフォトマスクのマスクア
ライメントは、中央のホール９にまで除去部が及ばなけ
ればよいので、残したポリシリコン被膜１１の幅を中央
のホール９の幅よりも十分に広い適当な大きさにすれば
よく、特別高いマスクアライメント精度は不要であり、
通常の精度の作業であってもなんら不都合は生じない。
なお、実施例では、中央のホール９上だけでなく、周囲
の酸化シリコン膜４上のポリシリコン被膜１１も十分の
間隔を開けて残している。これは、配線部分のシリコン
面との間隔をできるだけ厚く残すことにより、ＭＯＳ容
量の低減化を図るためである。この工程は、特許請求の
範囲第１項記載のポリシリコンエッチング工程に対応す
る。つづいて、第１図(i)に示すように、ポリシリコン
被膜１１が残った部分以外の酸化シリコン膜４のエッチ
ングをポリシリコン被膜１１を酸化膜のエッチングマス
クとして行う。この際、エッチング量を３０００Å程度
にコントロールすることにより、両側のホール９部分の
みシリコン面が露出し、その周囲は酸化シリコン膜４が
まだ３０００Å程度残った状態にする。なお、酸化シリ
コン膜４のエッチングの際には、ポリシリコン被膜１１
は除去されない。また、ポリシリコン被膜１１が残った
部分以外の酸化シリコン膜４のエッチングの際、マスク
は不要でありマスクアライメント工程を経ることなく自
動的にベースコンタクトホールが形成される。このエッ
チング工程は特許請求の範囲第１項記載のポリシリコン
をマスクとした酸化膜のエッチング工程に対応する。そ
して、第１図(j)に示すように、各ホール９に電極１２
を形成することにより、高周波トランジスタを完成す
る。なお、不純物をドープされたポリシリコン被膜１１
は導電性を有するので、エミッタ領域６とこのポリシリ
コン被膜１１を介した電極１２とが通電することができ
る。この電極１２は、シリコンウエハ１上にフォトレジ
スト膜をパターン形成し、この上から例えばアルミニウ
ムを真空蒸着した後にフォトレジスト膜を除去すること
により形成される。なお、この電極１２は、実施例の
他、シリコンウエハ１上全体に真空蒸着したアルミニウ
ムをフォトエッチングにより部分的に除去することによ
って形成してもよい。この第１図(j)に示す工程は、特
許請求の範囲第１項記載の電極形成工程に対応する。
けるｎ形シリコンからなるコレクタ領域２の中央上層に
ｐ形シリコンからなるベース領域３を拡散形成し、その
上を酸化シリコン膜４で覆う。このベース領域３は、ｎ
形シリコンからなるコレクタ領域２上に１００００Å程
度の厚さの酸化シリコン膜４を形成し、この酸化シリコ
ン膜４の中央部をフォトエッチングによって開口し、こ
の開口部から気相拡散またはイオン注入後の熱拡散によ
ってホウ素等の不純物をシリコンウエハ１内に拡散させ
ることにより形成される。第１図(a)は、この後、開口
部を６０００Å程度の厚さの酸化シリコン膜４で覆い塞
いだ状態を示す。次に、第１図(b)に示すように、この
酸化シリコン膜４の中央およびその両側に例えば本実施
例では３箇所のホール９を等間隔に開口する。このホー
ル９は、フォトエッチングで開口され、図はフォトレジ
スト膜除去後の状態を示す。この工程は、特許請求の範
囲第１項記載のホール形成工程に対応する。つづいて、
第１図(c)に示すように、シリコンウエハ１上に薄い酸
化シリコン膜４を形成する。この薄い酸化シリコン膜４
は、化学的気相成長または熱酸化により各ホール９部分
で２０００Å程度の厚さになるように形成される。この
工程は、特許請求の範囲第１項記載の酸化膜形成工程に
対応する。つづいて、第１図(d)に示すように、シリコ
ンウエハ１上をフォトレジスト膜１０で覆い中央のホー
ル９上のフォトレジスト膜１０のみを少し広目に開口す
る。この際、フォトレジスト膜１０の開口のために行う
フォトマスクのマスクアライメントは、両側のホール
９，９にまで開口部が及ばなければよいので、この開口
部の幅を中央のホール９の幅よりも十分に広い適当な大
きさにすれば特別高い精度は不要であり、通常の作業で
あってもなんら不都合は生じない。この工程は、特許請
求の範囲第１項記載のフォトレジスト膜パターン形成工
程に対応する。つづいて、第１図(e)に示すように、フ
ォトレジスト膜１０が開口した部分の酸化シリコン膜４
のエッチングを行う。この際、エッチング量を３０００
Å程度にコントロールすることにより、ホール９部分の
みシリコンウエハ１の表面が露出し、その周囲は酸化シ
リコン膜４がまだ３０００Å程度残った状態にする。こ
の工程は、特許請求の範囲第１項記載の酸化膜エッチン
グ工程に対応する。つづいて、第１図(f)に示すよう
に、残ったフォトレジスト膜１０を除去した後に、シリ
コンウエハ１上にポリシリコン被膜１１を形成する。こ
の工程は、特許請求の範囲第１項記載のポリシリコン被
膜形成工程に対応する。つづいて、第１図(g)に示すよ
うに、シリコンウエハ１上に化学気相成長法によりＳｉ
Ｏ２を全面に堆積した後、フォトレジスト処理により、
中央のホール９上のみを少し広目に開口したＳｉＯ２膜
からなるマスクパターン１３を形成する。この工程が特
許請求の範囲第１項記載のＳｉＯ２膜パターン形成工程
に対応する。その後、リン等の不純物をシリコンウエハ
１内にイオン注入後に熱拡散を行うことにより、このホ
ール９の下部にエミッタ領域６を形成する。このエミッ
タ領域６を形成する工程は、特許請求の範囲第１項記載
のイオン注入層形成工程に対応する。つづいて、第１図
(h)に示すように、フォトエッチングによって中央のホ
ール９上のポリシリコン被膜１１のみを残してその他の
ポリシリコン被膜１１を除去する。この際、ポリシリコ
ン被膜１１の除去のために行うフォトマスクのマスクア
ライメントは、中央のホール９にまで除去部が及ばなけ
ればよいので、残したポリシリコン被膜１１の幅を中央
のホール９の幅よりも十分に広い適当な大きさにすれば
よく、特別高いマスクアライメント精度は不要であり、
通常の精度の作業であってもなんら不都合は生じない。
なお、実施例では、中央のホール９上だけでなく、周囲
の酸化シリコン膜４上のポリシリコン被膜１１も十分の
間隔を開けて残している。これは、配線部分のシリコン
面との間隔をできるだけ厚く残すことにより、ＭＯＳ容
量の低減化を図るためである。この工程は、特許請求の
範囲第１項記載のポリシリコンエッチング工程に対応す
る。つづいて、第１図(i)に示すように、ポリシリコン
被膜１１が残った部分以外の酸化シリコン膜４のエッチ
ングをポリシリコン被膜１１を酸化膜のエッチングマス
クとして行う。この際、エッチング量を３０００Å程度
にコントロールすることにより、両側のホール９部分の
みシリコン面が露出し、その周囲は酸化シリコン膜４が
まだ３０００Å程度残った状態にする。なお、酸化シリ
コン膜４のエッチングの際には、ポリシリコン被膜１１
は除去されない。また、ポリシリコン被膜１１が残った
部分以外の酸化シリコン膜４のエッチングの際、マスク
は不要でありマスクアライメント工程を経ることなく自
動的にベースコンタクトホールが形成される。このエッ
チング工程は特許請求の範囲第１項記載のポリシリコン
をマスクとした酸化膜のエッチング工程に対応する。そ
して、第１図(j)に示すように、各ホール９に電極１２
を形成することにより、高周波トランジスタを完成す
る。なお、不純物をドープされたポリシリコン被膜１１
は導電性を有するので、エミッタ領域６とこのポリシリ
コン被膜１１を介した電極１２とが通電することができ
る。この電極１２は、シリコンウエハ１上にフォトレジ
スト膜をパターン形成し、この上から例えばアルミニウ
ムを真空蒸着した後にフォトレジスト膜を除去すること
により形成される。なお、この電極１２は、実施例の
他、シリコンウエハ１上全体に真空蒸着したアルミニウ
ムをフォトエッチングにより部分的に除去することによ
って形成してもよい。この第１図(j)に示す工程は、特
許請求の範囲第１項記載の電極形成工程に対応する。
次に、この発明の第２の実施例に係る高周波トランジス
タの製造方法を第１を参照して説明する。
タの製造方法を第１を参照して説明する。
第１の実施例例として示した第１図(a)から(f)までは各
工程は共通である。その後、フォトレジスト膜１０のな
い(f)の状態で薄い酸化膜を貫通しない強さで直接イオ
ン注入を行い、薄い酸化膜を除去したホール下部の半導
体基板内にイオン注入層を形成する。この工程は特許請
求の範囲第２項記載のイオン注入層形成工程に対応す
る。フォトレジスト膜１０のない状態でイオン注入条件
を設定してイオン注入を行う。また、シリコンウエハ１
上に形成するポリシリコン被膜１１として、予め不純物
を添加したドープトポリシリコンを用いて、第１図(f)
に示す状態から直接熱拡散を行うことにより、第１図
(g)の工程を省略してエミッタ領域６を形成してもよ
い。
工程は共通である。その後、フォトレジスト膜１０のな
い(f)の状態で薄い酸化膜を貫通しない強さで直接イオ
ン注入を行い、薄い酸化膜を除去したホール下部の半導
体基板内にイオン注入層を形成する。この工程は特許請
求の範囲第２項記載のイオン注入層形成工程に対応す
る。フォトレジスト膜１０のない状態でイオン注入条件
を設定してイオン注入を行う。また、シリコンウエハ１
上に形成するポリシリコン被膜１１として、予め不純物
を添加したドープトポリシリコンを用いて、第１図(f)
に示す状態から直接熱拡散を行うことにより、第１図
(g)の工程を省略してエミッタ領域６を形成してもよ
い。
上記のように構成されたこの実施例の高周波トランジス
タの製造方法は、エミッタ形成ホールとエミッタ電極形
成用のコンタクトホールとが中央のホール９によって兼
用されるとともに、ベース電極形成用のコンタクトホー
ルも両側のホール９として１枚のフォトマスクで同時に
形成されるので、マスクマージンを設定する必要がな
く、また、ポリシリコン被膜１１によって中央のホール
９のサイドエッチを防止することができるので、エミッ
タ領域６のストライプ幅をウオッシュドエミッタタイプ
の高周波トランジスタの製造方法による場合のエミッタ
領域６のストライプ幅Ｓ２以上に狭くすることができ
る。また、マスクアライメントズレに対するマージンを
マスク設計時にとる必要がないためベースとエミッタ電
極間隔を短縮でき、ベース抵抗ｒｏを小さくできる。さ
らにマスクアライメントのズレによりベース電極の位置
がエミッタ領域６に対して不均衡となるということがな
いので、単位面積当たりのベース抵抗ｒｏが上昇するの
を防ぐことができる。このため、前記Ｆ．Ｍ．を表す
式、 において、エミッタ領域６のストライプ幅Ｓを狭くする
とともに単位当たりのベース抵抗ｒｏを小さくできるの
で、Ｆ．Ｍ．の値を大きくでき高周波特性の向上を図る
ことができる。また、この高周波トランジスタの製造方
法は、マスクアライメントの精度が緩和されるので、製
造工程の省力化および高効率化を図ることができる。さ
らに、中央のホール９に電極１２を形成する際に、ポリ
シリコン被膜１１を介して蒸着を行うので、スパイク現
象により電極材料がエミッタ領域６を貫通してベース領
域３にまで達し、ベース・エミッタ間が短絡するという
ようなおそれもなくなり、製品の歩留まりの低下を防止
することができる。
タの製造方法は、エミッタ形成ホールとエミッタ電極形
成用のコンタクトホールとが中央のホール９によって兼
用されるとともに、ベース電極形成用のコンタクトホー
ルも両側のホール９として１枚のフォトマスクで同時に
形成されるので、マスクマージンを設定する必要がな
く、また、ポリシリコン被膜１１によって中央のホール
９のサイドエッチを防止することができるので、エミッ
タ領域６のストライプ幅をウオッシュドエミッタタイプ
の高周波トランジスタの製造方法による場合のエミッタ
領域６のストライプ幅Ｓ２以上に狭くすることができ
る。また、マスクアライメントズレに対するマージンを
マスク設計時にとる必要がないためベースとエミッタ電
極間隔を短縮でき、ベース抵抗ｒｏを小さくできる。さ
らにマスクアライメントのズレによりベース電極の位置
がエミッタ領域６に対して不均衡となるということがな
いので、単位面積当たりのベース抵抗ｒｏが上昇するの
を防ぐことができる。このため、前記Ｆ．Ｍ．を表す
式、 において、エミッタ領域６のストライプ幅Ｓを狭くする
とともに単位当たりのベース抵抗ｒｏを小さくできるの
で、Ｆ．Ｍ．の値を大きくでき高周波特性の向上を図る
ことができる。また、この高周波トランジスタの製造方
法は、マスクアライメントの精度が緩和されるので、製
造工程の省力化および高効率化を図ることができる。さ
らに、中央のホール９に電極１２を形成する際に、ポリ
シリコン被膜１１を介して蒸着を行うので、スパイク現
象により電極材料がエミッタ領域６を貫通してベース領
域３にまで達し、ベース・エミッタ間が短絡するという
ようなおそれもなくなり、製品の歩留まりの低下を防止
することができる。
第１図(a)〜(j)は、それぞれ、この発明の実施例である
高周波トランジスタの製造方法における各工程のシリコ
ンウエハの断面図、第２図(a)〜(d)は、それぞれ、一般
のトランジスタの製造方法における各工程のシリコンウ
エハの断面図、第２図(e)は、同トランジスタの製造方
法における第２図(d)の工程でのマスクアライメントが
ズレた場合のシリコンウエハの断面図、第３図(a)〜(d)
は、それぞれ、従来の高周波トランジスタの製造方法に
おける各工程のシリコンウエハの断面図、第３図(e)
は、同高周波トランジスタの製造方法における第３図
(d)の工程でのマスクアライメントがズレた場合のシリ
コンウエハの断面図である。 １……シリコンウエハ（半導体基板）、 ４……酸化シリコン膜（酸化膜）、 ６……エミッタ領域（拡散層）、９……ホール、 １０……フォトレジスト、 １１……ポリシリコン被膜、１２……電極。
高周波トランジスタの製造方法における各工程のシリコ
ンウエハの断面図、第２図(a)〜(d)は、それぞれ、一般
のトランジスタの製造方法における各工程のシリコンウ
エハの断面図、第２図(e)は、同トランジスタの製造方
法における第２図(d)の工程でのマスクアライメントが
ズレた場合のシリコンウエハの断面図、第３図(a)〜(d)
は、それぞれ、従来の高周波トランジスタの製造方法に
おける各工程のシリコンウエハの断面図、第３図(e)
は、同高周波トランジスタの製造方法における第３図
(d)の工程でのマスクアライメントがズレた場合のシリ
コンウエハの断面図である。 １……シリコンウエハ（半導体基板）、 ４……酸化シリコン膜（酸化膜）、 ６……エミッタ領域（拡散層）、９……ホール、 １０……フォトレジスト、 １１……ポリシリコン被膜、１２……電極。
Claims (2)
- 【請求項１】半導体基板上の酸化膜に複数のホールを開
口するホール形成工程と、 前記半導体基板上に薄い酸化膜を形成する酸化膜形成工
程と、 前記半導体基板上をフォトレジスト膜で覆い、酸化膜に
開口したホールのうち一部のホールの上方のフォトレジ
スト膜を開口するフォトレジスト膜パターン形成工程
と、 前記フォトレジスト膜を開口したホール部分の薄い酸化
膜を除去する酸化膜エッチング工程と、 前記フォトレジスト膜除去後、前記半導体基板上にポリ
シリコン被膜を形成するポリシリコン被膜形成工程と、 前記半導体基板上に化学気相成長法によりＳｉＯ２膜を
全面に堆積させた後、前記酸化膜に開口したホールのう
ち薄い酸化膜を除去したホール上方のＳｉＯ２膜を開口
するＳｉＯ２膜パターン形成工程と、 前記半導体基板表面から不純物イオンを注入して、前記
酸化膜に開口したホールのうち薄い酸化膜を除去したホ
ール下部の半導体基板内にイオン注入層を形成するイオ
ン注入層形成工程と、 前記薄い酸化膜を除去したホール周縁以外の不要なポリ
シリコン被膜を除去するポリシリコンエッチング工程
と、 前記ポリシリコン被膜を酸化膜エッチングのためのマス
クとしてポリシリコン被膜で覆われていない領域の酸化
膜をエッチングする工程と、 各ホールにそれぞれ電極を形成する電極形成工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上の酸化膜に複数のホールを開
口するホール形成工程と、 前記半導体基板上に薄い酸化膜を形成する酸化膜形成工
程と、 前記半導体基板上をフォトレジスト膜で覆い、前記酸化
膜に開口したホールのうち一部のホールの上方のフォト
レジスト膜を開口するフォトレジスト膜パターン形成工
程と、 前記フォトレジスト膜を開口したホール部分の薄い酸化
膜を除去する酸化膜エッチング工程と、 前記フォトレジスト膜除去後、前記半導体基板上にポリ
シリコン被膜を形成するポリシリコン被膜形成工程と、 前記薄い酸化膜を貫通しない強さで前記半導体基板表面
から不純物イオンを注入して、前記酸化膜に開口したホ
ールのうち薄い酸化膜を除去したホール下部の半導体基
板内にイオン注入層を形成するイオン注入層形成工程
と、 前記薄い酸化膜を除去したホール周縁以外の不要なポリ
シリコン被膜を除去するポリシリコンエッチング工程
と、 前記ポリシリコン被膜を酸化膜エッチングのためのマス
クとしてポリシリコン被膜で覆われていない領域の酸化
膜をエッチングする工程と、 各ホールにそれぞれ電極を形成する電極形成工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078133A JPH0638422B2 (ja) | 1985-04-11 | 1985-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078133A JPH0638422B2 (ja) | 1985-04-11 | 1985-04-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61236163A JPS61236163A (ja) | 1986-10-21 |
| JPH0638422B2 true JPH0638422B2 (ja) | 1994-05-18 |
Family
ID=13653378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60078133A Expired - Lifetime JPH0638422B2 (ja) | 1985-04-11 | 1985-04-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638422B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243435A (en) * | 1979-06-22 | 1981-01-06 | International Business Machines Corporation | Bipolar transistor fabrication process with an ion implanted emitter |
| JPS5688358A (en) * | 1979-12-21 | 1981-07-17 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS57106072A (en) * | 1980-12-22 | 1982-07-01 | Sony Corp | Manufacture of semiconductor device |
-
1985
- 1985-04-11 JP JP60078133A patent/JPH0638422B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61236163A (ja) | 1986-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4778774A (en) | Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| JPH05160353A (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JPH0654795B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US4740482A (en) | Method of manufacturing bipolar transistor | |
| JPH0611053B2 (ja) | 半導体装置の製造方法 | |
| JP2501317B2 (ja) | 半導体装置の製造方法 | |
| US4127864A (en) | Semiconductor device | |
| JPH0638422B2 (ja) | 半導体装置の製造方法 | |
| JPH0135505B2 (ja) | ||
| EP0182400A1 (en) | Method of manufacturing a bipolar transistor having emitter series resistors | |
| JPH0254662B2 (ja) | ||
| JPS6228587B2 (ja) | ||
| JPH0612777B2 (ja) | 半導体装置の製造方法 | |
| JPH04290273A (ja) | 窒化シリコンコンデンサの製造方法 | |
| EP0133339A2 (en) | Silicide bipolar transistor and process for making the transistor | |
| JPS6159775A (ja) | 半導体装置 | |
| JP2000277623A (ja) | 半導体装置の製造方法 | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| KR910009740B1 (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 | |
| JPH0626217B2 (ja) | 半導体装置の製造方法 | |
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| JPH0611051B2 (ja) | 半導体装置の製造方法 | |
| JPS6341074A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03290932A (ja) | 半導体装置の製造方法 | |
| JPH0620072B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |