JPH0637614A - 電流駆動型半導体スイッチング素子のドライブ回路 - Google Patents
電流駆動型半導体スイッチング素子のドライブ回路Info
- Publication number
- JPH0637614A JPH0637614A JP4192218A JP19221892A JPH0637614A JP H0637614 A JPH0637614 A JP H0637614A JP 4192218 A JP4192218 A JP 4192218A JP 19221892 A JP19221892 A JP 19221892A JP H0637614 A JPH0637614 A JP H0637614A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- switching element
- semiconductor switching
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】電流駆動型半導体スイッチング素子を駆動する
ためのドライブ回路において、電荷引き抜き時の発熱ロ
スを最小に抑え、小型化かつ低コスト化を図る。 【構成】電流駆動型トランジスタＱ0 を駆動するドライ
ブ回路Ａ1 は、電流注入手段（トランジスタＱ1 、抵抗
Ｒ1 、Ｒ3 、正電源＋Ｅ）と電流引き抜き手段（インダ
クタＬ、コンデンサＣ、ダイオードＤ）から構成され
る。トランジスタＱ 1 をオンしてトランジスタＱ0 に対
し電流ＩB の注入を開始すると、トランジスタＱ0 がオ
ンし、同時に、インダクタＬには引き抜き用電流（電
力）が蓄えられていく。トランジスタＱ1 をオフする
と、インダクタＬに蓄えられた引き抜き用電力により、
これまでトランジスタＱ0 に蓄積された電荷が電流ＩB
とは逆方向の電流となってインダクタＬを介して引き抜
かれ、これによりトランジスタＱ0がオフする。
ためのドライブ回路において、電荷引き抜き時の発熱ロ
スを最小に抑え、小型化かつ低コスト化を図る。 【構成】電流駆動型トランジスタＱ0 を駆動するドライ
ブ回路Ａ1 は、電流注入手段（トランジスタＱ1 、抵抗
Ｒ1 、Ｒ3 、正電源＋Ｅ）と電流引き抜き手段（インダ
クタＬ、コンデンサＣ、ダイオードＤ）から構成され
る。トランジスタＱ 1 をオンしてトランジスタＱ0 に対
し電流ＩB の注入を開始すると、トランジスタＱ0 がオ
ンし、同時に、インダクタＬには引き抜き用電流（電
力）が蓄えられていく。トランジスタＱ1 をオフする
と、インダクタＬに蓄えられた引き抜き用電力により、
これまでトランジスタＱ0 に蓄積された電荷が電流ＩB
とは逆方向の電流となってインダクタＬを介して引き抜
かれ、これによりトランジスタＱ0がオフする。
Description
【０００１】
【産業上の利用分野】本発明は、例えばスイッチング電
源の終段トランジスタや、負荷チョッピング回路の終段
トランジスタ等のような、スイッチング動作を行う各種
機器に使用される電流駆動型の半導体スイッチング素子
を駆動するためのドライブ回路に関する。
源の終段トランジスタや、負荷チョッピング回路の終段
トランジスタ等のような、スイッチング動作を行う各種
機器に使用される電流駆動型の半導体スイッチング素子
を駆動するためのドライブ回路に関する。
【０００２】
【従来の技術】図３に、バイポーラ型のトランジスタＱ
0 を駆動するための従来のドライブ回路Ａ0 の構成を示
す。このドライブ回路Ａ0 は、２個のスイッチング用ト
ランジスタＱ1 、Ｑ2 、３個の抵抗Ｒ1 、Ｒ2 、Ｒ3 お
よび正負の電源＋Ｅ1 、−Ｅ2から構成されている。こ
のような構成からなるドライブ回路Ａ0 では、図４に示
すように、入力電圧Ｖinをハイレベルにすると、トラン
ジスタＱ1 がオンし、正電源＋Ｅ1 から抵抗Ｒ1 および
トランジスタＱ1 を介してトランジスタＱ0 に駆動電流
（ベース電流）ＩB が流れ込み、これによりトランジス
タＱ0 がオンする。その後、入力電圧Ｖinをローレベル
に切り換えると、トランジスタＱ1 がオフすると同時
に、もう１つのトランジスタＱ2 がオンするので、トラ
ンジスタＱ0に蓄積されていた電荷が上記駆動電流ＩB
とは逆方向の電流（−ＩB ）となってトランジスタＱ2
および抵抗Ｒ2 を介し負電源−Ｅ2 側に引き抜かれ（図
４中に斜線で示す部分）、これによりトランジスタＱ0
がオフする。以上の動作を繰り返すことにより、トラン
ジスタＱ0 のスイッチング駆動が可能になる。
0 を駆動するための従来のドライブ回路Ａ0 の構成を示
す。このドライブ回路Ａ0 は、２個のスイッチング用ト
ランジスタＱ1 、Ｑ2 、３個の抵抗Ｒ1 、Ｒ2 、Ｒ3 お
よび正負の電源＋Ｅ1 、−Ｅ2から構成されている。こ
のような構成からなるドライブ回路Ａ0 では、図４に示
すように、入力電圧Ｖinをハイレベルにすると、トラン
ジスタＱ1 がオンし、正電源＋Ｅ1 から抵抗Ｒ1 および
トランジスタＱ1 を介してトランジスタＱ0 に駆動電流
（ベース電流）ＩB が流れ込み、これによりトランジス
タＱ0 がオンする。その後、入力電圧Ｖinをローレベル
に切り換えると、トランジスタＱ1 がオフすると同時
に、もう１つのトランジスタＱ2 がオンするので、トラ
ンジスタＱ0に蓄積されていた電荷が上記駆動電流ＩB
とは逆方向の電流（−ＩB ）となってトランジスタＱ2
および抵抗Ｒ2 を介し負電源−Ｅ2 側に引き抜かれ（図
４中に斜線で示す部分）、これによりトランジスタＱ0
がオフする。以上の動作を繰り返すことにより、トラン
ジスタＱ0 のスイッチング駆動が可能になる。
【０００３】
【発明が解決しようとする課題】上記従来のドライブ回
路Ａ0 では、トランジスタＱ0 からの電荷の引き抜き時
に、その引き抜き電流（−ＩB ）が抵抗Ｒ2 を流れるこ
とによる発熱ロスが非常に大きいという問題があった。
特に、上記引き抜きに要する時間（ストレージタイム）
を短縮するために、｜Ｅ2 ｜＞｜Ｅ1 ｜とすることが多
く、このようにした場合には、抵抗Ｒ2 での発熱ロスが
更に増大してしまう。
路Ａ0 では、トランジスタＱ0 からの電荷の引き抜き時
に、その引き抜き電流（−ＩB ）が抵抗Ｒ2 を流れるこ
とによる発熱ロスが非常に大きいという問題があった。
特に、上記引き抜きに要する時間（ストレージタイム）
を短縮するために、｜Ｅ2 ｜＞｜Ｅ1 ｜とすることが多
く、このようにした場合には、抵抗Ｒ2 での発熱ロスが
更に増大してしまう。
【０００４】本発明は、上記従来の問題点に鑑み、電流
駆動型半導体スイッチング素子のドライブ回路におい
て、電荷引き抜き時の発熱ロスを最小に抑え、しかも小
型化かつ低コスト化を可能にすることを目的とする。
駆動型半導体スイッチング素子のドライブ回路におい
て、電荷引き抜き時の発熱ロスを最小に抑え、しかも小
型化かつ低コスト化を可能にすることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、電流駆動型半
導体スイッチング素子に電流を注入してオンさせる電流
注入手段と、前記半導体スイッチング素子に蓄積された
電荷を引き抜いてオフさせる電流引き抜き手段とを有す
る電流駆動型半導体スイッチング素子のドライブ回路に
おいて、前記電流引き抜き手段が、前記電流注入時に引
き抜き用電力を蓄え、かつ前記電流注入の終了後に前記
電荷の引き抜きを行うインダクタを備えたことを特徴と
する。
導体スイッチング素子に電流を注入してオンさせる電流
注入手段と、前記半導体スイッチング素子に蓄積された
電荷を引き抜いてオフさせる電流引き抜き手段とを有す
る電流駆動型半導体スイッチング素子のドライブ回路に
おいて、前記電流引き抜き手段が、前記電流注入時に引
き抜き用電力を蓄え、かつ前記電流注入の終了後に前記
電荷の引き抜きを行うインダクタを備えたことを特徴と
する。
【０００６】電流注入手段としては、従来と同様、スイ
ッチング用トランジスタおよび電源を用いた構成を採用
可能である。電流引き抜き手段は、上記インダクタと並
列にコンデンサを接続して、該コンデンサが上記半導体
スイッチング素子のオフ時にそのベース・エミッタ間に
負バイアスを印加する構成とすることもでき、更には上
記インダクタとコンデンサとを含むループ内に逆流防止
用のダイオードを接続した構成とすることも可能であ
る。
ッチング用トランジスタおよび電源を用いた構成を採用
可能である。電流引き抜き手段は、上記インダクタと並
列にコンデンサを接続して、該コンデンサが上記半導体
スイッチング素子のオフ時にそのベース・エミッタ間に
負バイアスを印加する構成とすることもでき、更には上
記インダクタとコンデンサとを含むループ内に逆流防止
用のダイオードを接続した構成とすることも可能であ
る。
【０００７】
【作用】電流駆動型半導体スイッチング素子に対し電流
注入手段により電流の注入を開始すると、上記半導体ス
イッチング素子がオンし、また、それに伴いインダクタ
にも徐々に電流が流れ始め、該インダクタに引き抜き用
電流（電力）が蓄えられていく。その後、電流注入手段
による電流注入を終了すると、インダクタに蓄えられた
引き抜き用電力により、これまで上記半導体スイッチン
グ素子に蓄積された電荷が上記注入電流とは逆方向の電
流となってインダクタを介して引き抜かれ、これにより
半導体スイッチング素子がオフする。以上の動作を繰り
返すことにより、半導体スイッチング素子のスイッチン
グ駆動が行われる。
注入手段により電流の注入を開始すると、上記半導体ス
イッチング素子がオンし、また、それに伴いインダクタ
にも徐々に電流が流れ始め、該インダクタに引き抜き用
電流（電力）が蓄えられていく。その後、電流注入手段
による電流注入を終了すると、インダクタに蓄えられた
引き抜き用電力により、これまで上記半導体スイッチン
グ素子に蓄積された電荷が上記注入電流とは逆方向の電
流となってインダクタを介して引き抜かれ、これにより
半導体スイッチング素子がオフする。以上の動作を繰り
返すことにより、半導体スイッチング素子のスイッチン
グ駆動が行われる。
【０００８】本発明では、上述したように電荷の引き抜
き動作をインダクタの作用により可能にしているので、
引き抜き電流が従来のように抵抗を流れることはなく、
従って、引き抜き時の発熱ロスは半導体スイッチング素
子のベース・エミッタ間を引き抜き電流が流れることに
よるロスだけとなり、よって発熱ロスは最小に抑えられ
る。
き動作をインダクタの作用により可能にしているので、
引き抜き電流が従来のように抵抗を流れることはなく、
従って、引き抜き時の発熱ロスは半導体スイッチング素
子のベース・エミッタ間を引き抜き電流が流れることに
よるロスだけとなり、よって発熱ロスは最小に抑えられ
る。
【０００９】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１に、バイポーラ型のトランジス
タＱ0 を駆動するための、本発明の一実施例のドライブ
回路Ａ1 の構成を示す。このドライブ回路Ａ1 は、スイ
ッチング用トランジスタＱ1 、抵抗Ｒ1 、Ｒ3 、正電源
＋Ｅ、インダクタＬ、コンデンサＣおよびダイオードＤ
から構成されている。この中で、トランジスタＱ1 、抵
抗Ｒ 1 、Ｒ3 および正電源＋Ｅが従来と同様な電流注入
手段を構成し、一方、インダクタＬ、コンデンサＣおよ
びダイオードＤが本実施例の特徴とする電流引き抜き手
段を構成する。
しながら説明する。図１に、バイポーラ型のトランジス
タＱ0 を駆動するための、本発明の一実施例のドライブ
回路Ａ1 の構成を示す。このドライブ回路Ａ1 は、スイ
ッチング用トランジスタＱ1 、抵抗Ｒ1 、Ｒ3 、正電源
＋Ｅ、インダクタＬ、コンデンサＣおよびダイオードＤ
から構成されている。この中で、トランジスタＱ1 、抵
抗Ｒ 1 、Ｒ3 および正電源＋Ｅが従来と同様な電流注入
手段を構成し、一方、インダクタＬ、コンデンサＣおよ
びダイオードＤが本実施例の特徴とする電流引き抜き手
段を構成する。
【００１０】以上の構成からなるドライブ回路Ａ1 の動
作を、図２に基づき、以下に説明する。まず、入力電圧
Ｖinをハイレベルにすると、トランジスタＱ1 がオン
し、正電源＋Ｅから抵抗Ｒ1 およびトランジスタＱ1 を
介して一定の電流ＩT が流れ、この電流ＩT は、トラン
ジスタＱ0 に流れ込む電流ＩB と、インダクタＬに流れ
込む電流ＩL と、コンデンサＣに流れ込む電流ＩC とに
分割される。すなわち、トランジスタＱ1 がオンする
と、電流ＩT の一部が電流ＩB としてトランジスタＱ 0
に流れ込んでトランジスタＱ0 がオンし、これと同時
に、コンデンサＣとインダクタＬの両端にトランジスタ
Ｑ0 のベース・エミッタ間電圧（オン電圧）が加わるこ
とにより、まずコンデンサＣに一時的に大きな電流ＩC
が流れ込み、一方、インダクタＬに流れ込む電流ＩL は
徐々に増加していく。この間、インダクタＬには引き抜
き用電流（電力）が蓄えられる。
作を、図２に基づき、以下に説明する。まず、入力電圧
Ｖinをハイレベルにすると、トランジスタＱ1 がオン
し、正電源＋Ｅから抵抗Ｒ1 およびトランジスタＱ1 を
介して一定の電流ＩT が流れ、この電流ＩT は、トラン
ジスタＱ0 に流れ込む電流ＩB と、インダクタＬに流れ
込む電流ＩL と、コンデンサＣに流れ込む電流ＩC とに
分割される。すなわち、トランジスタＱ1 がオンする
と、電流ＩT の一部が電流ＩB としてトランジスタＱ 0
に流れ込んでトランジスタＱ0 がオンし、これと同時
に、コンデンサＣとインダクタＬの両端にトランジスタ
Ｑ0 のベース・エミッタ間電圧（オン電圧）が加わるこ
とにより、まずコンデンサＣに一時的に大きな電流ＩC
が流れ込み、一方、インダクタＬに流れ込む電流ＩL は
徐々に増加していく。この間、インダクタＬには引き抜
き用電流（電力）が蓄えられる。
【００１１】その後、入力電圧Ｖinをローレベルに切り
換えると、トランジスタＱ1 がオフするので、今度は、
トランジスタＱ0 に蓄積された電荷が電流ＩB とは逆方
向の電流（−ＩB ）となって引き抜かれ、インダクタＬ
およびダイオードＤを介して流れる（図２中に斜線で示
される部分）。この引き抜きの期間（ストレージタイ
ム）中は、インダクタＬを流れる電流ＩL がまだ増加す
る傾向にある。電荷の引き抜きが終了すると、トランジ
スタＱ0 がオフし、一方、インダクタＬ、ダイオードＤ
およびコンデンサＣで形成されるループ内を電流Ｉ
L （＝−ＩC ）が流れ始め、コンデンサＣが充電され
る。続いて、インダクタＬとコンデンサＣの共振作用に
より、上記ループ内を逆方向に電流が流れようとする
が、ダイオードＤによって逆流が防止されるので、コン
デンサＣは充電されたままとなる。よって、この間、コ
ンデンサＣに蓄えられた余剰電力が、オフ期間中のトラ
ンジスタＱ0のベース・エミッタ間を負バイアスに保持
することにより、誤点弧を防止する。
換えると、トランジスタＱ1 がオフするので、今度は、
トランジスタＱ0 に蓄積された電荷が電流ＩB とは逆方
向の電流（−ＩB ）となって引き抜かれ、インダクタＬ
およびダイオードＤを介して流れる（図２中に斜線で示
される部分）。この引き抜きの期間（ストレージタイ
ム）中は、インダクタＬを流れる電流ＩL がまだ増加す
る傾向にある。電荷の引き抜きが終了すると、トランジ
スタＱ0 がオフし、一方、インダクタＬ、ダイオードＤ
およびコンデンサＣで形成されるループ内を電流Ｉ
L （＝−ＩC ）が流れ始め、コンデンサＣが充電され
る。続いて、インダクタＬとコンデンサＣの共振作用に
より、上記ループ内を逆方向に電流が流れようとする
が、ダイオードＤによって逆流が防止されるので、コン
デンサＣは充電されたままとなる。よって、この間、コ
ンデンサＣに蓄えられた余剰電力が、オフ期間中のトラ
ンジスタＱ0のベース・エミッタ間を負バイアスに保持
することにより、誤点弧を防止する。
【００１２】以上の動作を繰り返すことにより、トラン
ジスタＱ0 のスイッチング駆動が可能となる。従って、
本実施例によれば、トランジスタＱ0 からの電荷の引き
抜きをインダクタＬの作用により可能にしているので、
引き抜き電流が、発熱ロスの原因となる抵抗（図３の抵
抗Ｒ2 ）を流れることはなくなる。その結果、引き抜き
時の発熱ロスは、トランジスタＱ0 のベース・エミッタ
間を引き抜き電流（−ＩB ）が流れることによるロスだ
けとなり、よって発熱ロスを最小に抑えることができ
る。それに伴い、このドライブ回路Ａ1 を備えた装置全
体の発熱量が著しく減少するので、放熱手段が小さくて
済み、よって装置全体の小型化が可能となる。
ジスタＱ0 のスイッチング駆動が可能となる。従って、
本実施例によれば、トランジスタＱ0 からの電荷の引き
抜きをインダクタＬの作用により可能にしているので、
引き抜き電流が、発熱ロスの原因となる抵抗（図３の抵
抗Ｒ2 ）を流れることはなくなる。その結果、引き抜き
時の発熱ロスは、トランジスタＱ0 のベース・エミッタ
間を引き抜き電流（−ＩB ）が流れることによるロスだ
けとなり、よって発熱ロスを最小に抑えることができ
る。それに伴い、このドライブ回路Ａ1 を備えた装置全
体の発熱量が著しく減少するので、放熱手段が小さくて
済み、よって装置全体の小型化が可能となる。
【００１３】また、従来使用していたような負電源（図
３の負電源−Ｅ2 ）も不要であるため、回路全体を大幅
に小型化できると共に、低コスト化を図ることも可能と
なる。
３の負電源−Ｅ2 ）も不要であるため、回路全体を大幅
に小型化できると共に、低コスト化を図ることも可能と
なる。
【００１４】なお、通常、トランジスタＱ0 のベース・
エミッタ間には寄生容量が存在するため、この容量を上
記コンデンサＣとして用いることも可能である。また、
このようなコンデンサＣがなくとも、本発明は原理的に
は動作可能であり、このような場合はダイオードＤも不
要となる。
エミッタ間には寄生容量が存在するため、この容量を上
記コンデンサＣとして用いることも可能である。また、
このようなコンデンサＣがなくとも、本発明は原理的に
は動作可能であり、このような場合はダイオードＤも不
要となる。
【００１５】また、スイッチング用トランジスタＱ1 と
しては、図１に示したようなバイポーラトランジスタだ
けでなく、高速動作可能な各種のスイッチング素子を使
用可能である。ただし、電流駆動型のトランジスタＱ0
は、バイポーラタイプのスイッチング素子（例えば、図
１に示したようなバイポーラトランジスタの他に静電誘
導トランジスタ等）に限定される。
しては、図１に示したようなバイポーラトランジスタだ
けでなく、高速動作可能な各種のスイッチング素子を使
用可能である。ただし、電流駆動型のトランジスタＱ0
は、バイポーラタイプのスイッチング素子（例えば、図
１に示したようなバイポーラトランジスタの他に静電誘
導トランジスタ等）に限定される。
【００１６】更に、インダクタＬの値は、正常な引き抜
き動作を可能にする範囲内で、適宜選択可能である。
き動作を可能にする範囲内で、適宜選択可能である。
【００１７】
【発明の効果】本発明によれば、電荷の引き抜き動作を
インダクタの作用により可能にしているので、引き抜き
電流が抵抗を流れることがなく、引き抜き時の発熱ロス
を最小に抑えることができる。それに伴い、本発明の回
路を備えた装置全体の発熱量が著しく減少するので、放
熱手段の小型化を可能にし、よって装置全体の小型化を
実現できる。また、従来は正負２電源を使用していたの
を、本発明では１電源にできるので、回路全体を大幅に
小型化できると共に、低コスト化を図ることも可能とな
る。
インダクタの作用により可能にしているので、引き抜き
電流が抵抗を流れることがなく、引き抜き時の発熱ロス
を最小に抑えることができる。それに伴い、本発明の回
路を備えた装置全体の発熱量が著しく減少するので、放
熱手段の小型化を可能にし、よって装置全体の小型化を
実現できる。また、従来は正負２電源を使用していたの
を、本発明では１電源にできるので、回路全体を大幅に
小型化できると共に、低コスト化を図ることも可能とな
る。
【図１】バイポーラ型のトランジスタＱ0 を駆動するた
めの、本発明の一実施例のドライブ回路Ａ1 の構成を示
す回路図である。
めの、本発明の一実施例のドライブ回路Ａ1 の構成を示
す回路図である。
【図２】上記実施例の動作を説明するための波形図であ
る。
る。
【図３】バイポーラ型のトランジスタＱ0 を駆動するた
めの、従来のドライブ回路Ａ0の構成を示す回路図であ
る。
めの、従来のドライブ回路Ａ0の構成を示す回路図であ
る。
【図４】上記従来例の動作を説明するための波形図であ
る。
る。
Ａ1 ドライブ回路 Ｑ0 電流駆動型トランジスタ Ｑ1 スイッチング用トランジスタ Ｒ1 、Ｒ3 抵抗 ＋Ｅ 正電源 Ｌ インダクタ Ｃ コンデンサ Ｄ ダイオード
Claims (3)
- 【請求項１】電流駆動型半導体スイッチング素子に電流
を注入してオンさせる電流注入手段と、前記半導体スイ
ッチング素子に蓄積された電荷を引き抜いてオフさせる
電流引き抜き手段とを有する電流駆動型半導体スイッチ
ング素子のドライブ回路において、 前記電流引き抜き手段が、前記電流注入時に引き抜き用
電力を蓄え、かつ前記電流注入の終了後に前記電荷の引
き抜きを行うインダクタを備えたことを特徴とする電流
駆動型半導体スイッチング素子のドライブ回路。 - 【請求項２】前記インダクタと並列接続されたコンデン
サを備え、該コンデンサが前記半導体スイッチング素子
のオフ時に該半導体スイッチング素子のベース・エミッ
タ間に負バイアスを印加することを特徴とする請求項１
記載の電流駆動型半導体スイッチング素子のドライブ回
路。 - 【請求項３】前記インダクタと前記コンデンサとを含む
ループ内に、逆流防止用のダイオードを設けたことを特
徴とする請求項２記載の電流駆動型半導体スイッチング
素子のドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192218A JPH0637614A (ja) | 1992-07-20 | 1992-07-20 | 電流駆動型半導体スイッチング素子のドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192218A JPH0637614A (ja) | 1992-07-20 | 1992-07-20 | 電流駆動型半導体スイッチング素子のドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637614A true JPH0637614A (ja) | 1994-02-10 |
Family
ID=16287631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192218A Withdrawn JPH0637614A (ja) | 1992-07-20 | 1992-07-20 | 電流駆動型半導体スイッチング素子のドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637614A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08209104A (ja) * | 1995-10-09 | 1996-08-13 | Toray Dow Corning Silicone Co Ltd | シリコーン感圧接着剤組成物 |
| JP2017204970A (ja) * | 2016-05-13 | 2017-11-16 | 株式会社アイ・ライティング・システム | Ｌｅｄ電源装置 |
| US10770984B2 (en) | 2017-03-21 | 2020-09-08 | Yazaki Corporation | Switching control device with reverse bias circuit |
-
1992
- 1992-07-20 JP JP4192218A patent/JPH0637614A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08209104A (ja) * | 1995-10-09 | 1996-08-13 | Toray Dow Corning Silicone Co Ltd | シリコーン感圧接着剤組成物 |
| JP2017204970A (ja) * | 2016-05-13 | 2017-11-16 | 株式会社アイ・ライティング・システム | Ｌｅｄ電源装置 |
| US10770984B2 (en) | 2017-03-21 | 2020-09-08 | Yazaki Corporation | Switching control device with reverse bias circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774624A (en) | Boost voltage power supply for vehicle control system | |
| US7154729B2 (en) | Solenoid drive apparatus | |
| JPS6289432A (ja) | 電源回路 | |
| US5389871A (en) | Self-oscillation type DC-DC converter | |
| JPH0637614A (ja) | 電流駆動型半導体スイッチング素子のドライブ回路 | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JPS61135278A (ja) | 偏向巻線に偏向電流を発生させる装置 | |
| JPS6249967B2 (ja) | ||
| EP0602978A1 (en) | Circuit for shortening the turn-off time of a power transistor | |
| US4739190A (en) | Monolithically integratable high efficiency switching circuit | |
| JP3155342B2 (ja) | 突入電流抑制回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP2636340B2 (ja) | ゲート駆動回路 | |
| EP0146479A2 (en) | Method and apparatus for reducing the storage time in a saturated transistor | |
| JP3659222B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| RU1810994C (ru) | Транзисторный ключ | |
| JP3084470B2 (ja) | パワートランジスタのスイッチング回路 | |
| JPS5951417A (ja) | 誘導負荷用スイツチ | |
| JP3450341B2 (ja) | 供給電圧を切り換えるスイッチング手段と共振型電力変換手段 | |
| SU1647818A1 (ru) | Преобразователь посто нного напр жени | |
| SU1737429A2 (ru) | Импульсный стабилизатор напр жени | |
| JP2863614B2 (ja) | スイッチング電源回路 | |
| JPS6040218B2 (ja) | スイッチング回路 | |
| JP2000184701A (ja) | カレントリミッタ機能付き電源装置 | |
| JPH0318374B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |