JPH0636978A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 埋め込み拡散層等の表面から認識できないも
のに対する位置合わせを容易に行なうことができるよう
にする。 【構成】 シリコンウェハ１１に埋め込み拡散層１２を
設ける際に、その埋め込み拡散層１２の位置に対応する
ような位置において、ウェハ１１の裏面にパターン２１
を設ける。その後ウェハ１１の表面ではエピタキシャル
成長が行なわれ、エピタキシャル成長層１４によってこ
の埋め込み拡散層１２は埋め込まれてしまう。この埋め
込み拡散層１２に位置合わせしてコレクタ層１６、エミ
ッタ層１７、アイソレーション層１８等のバイポーラト
ランジスタを構成する各層を作製する処理を行なう必要
があるが、裏面のパターン２１はそのまま残るので、こ
れを基準にして位置決めすることにより、上記の位置合
わせを高精度に行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、とくにバイポーラトランジスタなどの半導体
装置を製造するのに好適な、半導体装置の製造方法の改
良に関する。

【０００２】

【従来の技術】一般に半導体装置を製造する場合、シリ
コン基板の表面に対するエピタキシャル成長がよく行な
われる。バイポーラトランジスタなどを製造するとき
は、まずシリコン基板の表面に拡散層を形成した後、エ
ピタキシャル成長を行ない、そのエピタキシャル成長層
上にコレクタやエミッタとなる層を拡散によって形成す
る。このような場合、エピタキシャル成長層によって埋
め込まれた最初の拡散層（埋め込み拡散層）と後のエピ
タキシャル成長層上の拡散層との位置合わせを行なうこ
とが必要である。そのため、従来ではシリコン基板にオ
フアングルを入れておいて、エピタキシャル成長層表面
に、基板上のパターンが現われるようにし、これにより
位置決めを行なっている。

【０００３】図を用いてバイポーラトランジスタ（ｎｐ
ｎトランジスタ）を製造する場合について説明すると、
図２のＡに示すように、シリコンウェハ（ｐ型基板）１
１の表面に埋め込み拡散層１２を形成するときその位置
に関連づけてパターン（凹部）１３を形成しておく。そ
して、このウェハ１１の表面にエピタキシャル成長層
（ｎ型シリコン層）１４を形成する。このとき、シリコ
ンウェハ１１は、表面の結晶面を（１００）面から３°
〜５°だけ傾けてオフアングルを入れたものを使用す
る。

【０００４】すると、図２のＢに示すように、その表面
に成長したエピタキシャル成長層１４の表面に、上記の
パターン１３に対応したパターン１５が現われる。この
オフアングルはパターン１５がより明確に現われ、且つ
もとのパターン１３に対して変形することがないように
するためである。

【０００５】つぎに、このパターン１５を基準にして位
置を定め、図２のＣで示すように、コレクタ層１６、エ
ミッタ層１７、アイソレーション層１８等の拡散層を形
成する。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
ようにシリコン基板にオフアングルを入れてエピタキシ
ャル成長を行なう場合、パターンの位置のシフトが起こ
る、シリコン基板に異方性エッチングを行なうと所望形
状のエッチングができない、等の問題が生じる。

【０００７】すなわち、図２に示すようにオフアングル
のあるシリコン基板１１の表面にエピタキシャル成長を
行なうと、その基板表面のパターン１３に対してエピタ
キシャル成長層１４上に現われるパターン１５の位置は
シフトする。しかもこのシフト量はエピタキシャル成長
層１４の厚さやエピタキシャル成長条件等に依存するた
め、エピタキシャル成長条件を変更したような場合には
それによるシフト量の変動を考慮した補正を行なう必要
が生じる。そのため、工程管理上、きわめてシビアなコ
ントロールが要求されることになる。

【０００８】また、集積化圧力センサなどの半導体装置
では、シリコン基板を異方性エッチング等を用いて薄膜
部を設けこれをダイアフラムとし、そのダイアフラム部
にゲージ抵抗となる拡散層を形成するとともに、信号処
理回路としてパイポーラトランジスタを形成する必要が
ある。すなわち、このような半導体装置では同一のシリ
コン基板にバイポーラトランジスタを形成するとともに
異方性エッチングを行なうが、バイポーラトランジスタ
製造上の埋め込み拡散層に対する位置合わせの必要性か
らシリコン基板表面を（１００）面から傾けると、エッ
チングがマスクの窓の形状を正確に反映しないことにな
り、所望の形状にエッチングできないこととなる。その
ため、集積化圧力センサでは所望の形状のダイアフラム
を作製できないので、性能を高めることが難しいという
問題がある。

【０００９】この発明は、上記に鑑み、埋め込み拡散層
等に対する位置合わせを容易に行なうことができるよう
に改善した、半導体装置の製造方法を提供することを目
的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、この発明による半導体装置の製造方法においては、
半導体基板の裏面に所定のパターンを形成した後、該基
板の表面における処理を、上記のパターンによって位置
決めして行なうことを特徴としている。

【００１１】

【作用】半導体基板の裏面に所定のパターンが形成され
るが、この裏面にはエピタキシャル成長などは行なわれ
ないので、それが埋め込まれてしまうことがなく、認識
可能なパターンとすることができる。そこで、このシリ
コン基板裏面のパターンを基準にして表面の処理の際の
位置合わせを行なえば、表面にエピタキシャル成長など
を行なった後、そのエピタキシャル成長層に対して拡散
などの処理を行なうときでも、正確に位置合わせするこ
とが容易になる。

【００１２】

【実施例】つぎにこの発明の好ましい一実施例について
図面を参照しながら詳細に説明する。この実施例は、こ
の発明を、バイポーラトランジスタ（ｎｐｎトランジス
タ）を信号処理回路として有する集積化圧力センサの製
造工程に適用したものである。まず、図１のＡに示すよ
うに、シリコンウェハ（ｐ型基板）１１の表面は（１０
０）面とし、この表面に拡散層１２を形成する。このと
き、このウェハ１１の裏面に、拡散層１２と関連した位
置において、パターン（凹部）２１を形成する。このパ
ターン２１の形成は、たとえば、通常のホトリソグラフ
ィ技術を用い、アルカリやプラズマ等でウェハ１１の裏
面を選択的に１μｍ〜数μｍの深さにエッチングするこ
とにより行なわれる。

【００１３】その後、図１のＢに示すように、このウェ
ハ１１の表面にエピタキシャル成長層（ｎ型シリコン
層）１４を形成する。そして、このエピタキシャル成長
層１４に対して、その表面より、図１のＣで示すよう
に、コレクタ層１６、エミッタ層１７、アイソレーショ
ン層１８等の拡散層を形成する。これらの拡散層を形成
する際、裏面のパターン２１を基準にしてそれらの位置
を定めるか、もしくは工程の順序からして、アイソレー
ション層１８の拡散後は表面に形成されたパターンを基
準にして位置を定めてもよい。すなわち、選択拡散用の
窓をマスクに形成する際に、ウェハ１１の両面から加工
を行なう際に使用される光学的アライナーを用いること
により、裏面のパターン２１に対する位置合わせを行な
うのである。

【００１４】ウェハ１１の裏面に設けられた凹部２２
は、圧力センサのダイアフラムとして機能する薄膜部を
形成するためのもので、上記のバイポーラトランジスタ
の形成工程の前または後にＫＯＨなどのエッチング液を
用いた異方性エッチングにより作られる。そして、その
薄膜部の上には図示しないが、ゲージ抵抗となる拡散層
や電極等が設けられる。

【００１５】このような製造方法によれば、ウェハ１１
の裏面に設けたパターン２１を基準にしており、この裏
面ではエピタキシャル成長などは行なわれずパターン２
１がそのまま残るので、これを基準に位置合わせを行な
うことにより、エピタキシャル条件などに依存せずに、
精度の高い位置決めが可能となる。すなわち、拡散層１
２をエピタキシャル成長層１４で埋め込むとエピタキシ
ャル成長層１４の表面からはその埋め込み拡散層１２の
位置がどこであるか分からなくなるが、裏面のパターン
２１によりその位置を正確に捉えることができ、この埋
め込み拡散層１２に精度高く位置合わせした処理をエピ
タキシャル成長層１４上で行なうことが可能となる。そ
のため、歩留りが向上するとともに、パターンサイズを
小さくすることが容易になり、個々のデバイスを形成す
る各チップのサイズを小型化することができる。これら
により、半導体装置の製造コストを下げることが可能と
なる。

【００１６】また、この実施例ではウェハ１１の表面は
（１００）面としてオフアングルを０°としているの
で、異方性エッチングにより凹部２２をウェハ１１の裏
面に形成する際、所望形状とすることができ、デバイス
構造の最適化が容易であり、デバイスの高性能化に資す
る。

【００１７】なお、上記の実施例として集積化圧力セン
サの製造工程を取り上げて説明したが、シリコン基板を
異方性エッチングにより加工し、かつバイポーラトラン
ジスタを形成する集積化加速度センサの製造工程などに
も適用できることはもちろんである。

【００１８】また、本発明は、異方性エッチングによる
シリコン基板の加工を行なわない場合にも適用可能であ
り、つまり、エピタキシャル成長層などにより埋め込ま
れてしまう領域を基準にして各処理の位置合わせを行な
う必要のあるすべての半導体装置の製造工程に適用でき
る。さらに異方性エッチングによるシリコン基板の加工
を行なう場合や、シリコン基板のオフアングルを０°ま
たは数°とする場合でも、埋め込まれてしまう領域を基
準にして各処理の位置合わせを行なう必要のあるすべて
の場合に適用して効果がある。

【００１９】

【発明の効果】以上、実施例について説明したように、
この発明の半導体装置の製造方法によれば、半導体基板
の裏面に所定のパターンを形成した後、該基板の表面に
おける処理を、上記のパターンによって位置決めして行
なうようにしているため、表面でエピタキシャル成長な
どを行なっても裏面ではそのような成長を行なわずにそ
のパターンを残しておくだけで、高精度の位置合わせを
容易に実現でき、製造工程の管理が容易になり、製造歩
留りを向上させ、これにより製造される半導体装置の製
造コストを下げることが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかる半導体装置の製造
方法の各工程を示す断面図。

【図２】従来例にかかる半導体装置の製造方法の各工程
を示す断面図。

【符号の説明】

１１ シリコンウェハ １２ 埋め込み拡散層 １３ パターン １４ エピタキシャル成長層 １５ エピタキシャル成長層上に現われたパタ
ーン １６ コレクタ層 １７ エミッタ層 １８ アイソレーション層 ２１ 裏面のパターン ２２ 凹部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板の裏面に所定のパターンを形
   成した後、該基板の表面における処理を、上記のパター
   ンによって位置決めして行なうことを特徴とする半導体
   装置の製造方法。