JPH0635992U - パルス測定装置 - Google Patents
パルス測定装置Info
- Publication number
- JPH0635992U JPH0635992U JP072410U JP7241092U JPH0635992U JP H0635992 U JPH0635992 U JP H0635992U JP 072410 U JP072410 U JP 072410U JP 7241092 U JP7241092 U JP 7241092U JP H0635992 U JPH0635992 U JP H0635992U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- calibration signal
- measurement
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【目的】 作業性の悪い同軸ケーブルや高価なパルス発
生器を用いることなく校正することができることができ
るパルス測定装置を提供する。 【構成】 校正信号発生部42には、一定周期の矩形波
の校正信号S42を出力する波形整形回路46と、校正信
号S42の平均電圧を検出し、出力する平均電圧検出回路
47とが設けられている。CPU29は、校正信号S42
の平均値から校正信号S42のデューティ比を求め、この
デューティ比および校正信号S42の周期から校正信号S
42の基準パルス幅を求め、校正時に校正信号S42が入力
端子11に入力されたときは、測定部25により校正信
号S42のパルス幅を測定し、測定時に測定対象のパルス
信号S11が入力端子11に入力されたときは、校正信号
S42のパルス幅測定値と基準パルス幅とを用いて、測定
対象のパルス信号S11のパルス幅測定値を補正する。
生器を用いることなく校正することができることができ
るパルス測定装置を提供する。 【構成】 校正信号発生部42には、一定周期の矩形波
の校正信号S42を出力する波形整形回路46と、校正信
号S42の平均電圧を検出し、出力する平均電圧検出回路
47とが設けられている。CPU29は、校正信号S42
の平均値から校正信号S42のデューティ比を求め、この
デューティ比および校正信号S42の周期から校正信号S
42の基準パルス幅を求め、校正時に校正信号S42が入力
端子11に入力されたときは、測定部25により校正信
号S42のパルス幅を測定し、測定時に測定対象のパルス
信号S11が入力端子11に入力されたときは、校正信号
S42のパルス幅測定値と基準パルス幅とを用いて、測定
対象のパルス信号S11のパルス幅測定値を補正する。
Description
【0001】
本考案は測定対象であるパルス信号に関する時間を測定するパルス測定装置に 関する。
【0002】
図6はパルス測定装置の従来例の構成図、 図7(A)は従来例の正エッジ間 周期の校正における各信号のタイミング図、図7(B)は従来例の負エッジ間周 期の校正における各信号のタイミング図である。
【0003】 従来例は、入力端子11,12と、切替スイッチ13と、コンパレータ16, 17と、ゲート回路22と、Dフリップフロップ26,27および時間差測定回 路28からなる測定部25と、CPU52と、表示部30と、D/A変換器31 ,32とから構成されている。測定対象のパルス信号が入力される入力端子11 は、端子14を介してコンパレータ16の非反転入力端に接続されている。入力 端子12は切替スイッチ13および端子15を介してコンパレータ17の非反転 入力端に接続されている。コンパレータ16,17の反転入力端は、それぞれD /A変換器31,32の出力端に接続されている。切替スイッチ13は、入力端 子11に接続された接点131 と、入力端子12に接続された接点132 と、コ ンパレータ17の非反転入力端に接続された出力端133 とを有している。D/ A変換器31,32は、CPU52の制御によりパルス信号S11,S12の中間レ ベルの電圧VTA,VTBをコンパレータ16,17の反転入力端へ出力する。ゲー ト回路22は、切替用の信号S31に応じてコンパレータ16の反転出力または非 反転出力を切替出力する部分(第1のゲート回路)と、切替用の信号S32に応じ てコンパレータ17の非反転出力または反転出力を切替出力する部分(第2のゲ ート回路)とから構成されている。測定部25の時間差測定回路28は、たとえ ば特公昭63−3272号公報、特開昭62−294993号公報等に記載され ている構成のものである。切替スイッチ13と信号S31,S32は、対象とする測 定に応じて表1のように設定される。
【0004】
【表1】 図6において、入力端子11→端子14,入力端子11→切替スイッチ13→ 端子15,入力端子12→切替スイッチ13→端子15の3経路の信号伝播時間 は等しくされている。コンパレータ16,17とゲート回路22との間に図示さ れている遅延部18,19,50,51は、いずれも独立の素子ではなく、それ ぞれ以下の信号経路の信号伝播時間τA +,τA -,τB +,τB -を意味するものとし て示したものである。すなわち、端子14→コンパレータ16の非反転出力端→ ゲート回路22→入力端子23における信号伝播時間をτA +、端子14→コンパ レータ16の反転出力端→ゲート回路22→入力端子23における信号伝播時間 をτA -、端子15→コンパレータ17の非反転出力端→ゲート回路22→入力端 子24における信号伝播時間をτB +、端子15→コンパレータ17の反転出力端 →ゲート回路22→入力端子24における信号伝播時間をτB -とする。遅延部5 0,51には同軸ケーブル(不図示)の長さの調整による信号伝播時間の可変部 が含まれていることを示す。測定部25は校正されていて、入力端子23,24 に入力する信号S21,S22の正エッジ間の時間差を正確に測定できるものとする 。
【0005】 切替スイッチ13が接点131 に切替えられたときは、入力端子11から入力 した測定対象のパルス信号S11がコンパレータ16,17にそれぞれ入力する。 切替スイッチ13が接点132 に切替えられたときは、入力端子11,12から それぞれ入力した測定対象のパルス信号S11,S12がコンパレータ16,17に それぞれ入力する。コンパレータ16,17は、入力したパルス信号を立上りお よび立下りが充分急峻な非反転および反転の矩形波に波形整形して出力する。コ ンパレータ16,17の出力は、それぞれゲート回路22に入力し、信号S31, S32によりそれぞれ信号S21,S22として切替出力される。信号S21,S22は入 力端子23,24を通って測定部25に入力する。両信号の立上りまたは立下り から測定される時間が、測定対象のパルス信号の測定値として時間差測定回路2 8によって測定される。CPU52は、測定部25の測定値を表示部30に表示 する。
【0006】 次に、従来例の校正について説明する。
【0007】 まず正エッジ間周期測定の校正について説明する。校正パルス信号S11,S12 の周期P+ ,P- (P+ =P- )は既知であるものとする。表示部30の表示値 をPm +とすると、表示値Pm +と実際の周期P+ との間には図7(A)から P+ +τB +=τA ++Pm + ∴Pm +=P+ +τB +−τA + …(1) の関係が成立する。(1)式から、表示値Pm +が周期P+ と等しくなるように同 軸ケーブルの長さを調整して信号伝播時間τB +を校正することにより、信号伝播 時間τB +=τA +とすることができる。この校正により正エッジ間周期を正確に測 定できる。
【0008】 同様に、負エッジ間周期測定の校正において、表示部30の表示値をPm -とす ると、表示値Pm -と実際の周期P- との間には図7(B)から P- +τB -=τA -+Pm - ∴Pm -=P- +τB -−τA - …(2) の関係が成立する。(2)式から、表示値Pm -が周期P- と等しくなるように同 軸ケーブルの長さを調整して信号伝播時間τB -を校正することにより、信号伝播 時間τB -=τA -とすることができる。この校正により負エッジ間周期を正確に測 定できる。
【0009】
【考案が解決しようとする課題】 上述した従来のパルス測定装置では、2系統の経路による遅延差に対して同軸 ケーブルの長さの調整により校正が行なわれるので、校正の作業性が悪い。加え て、信号伝播時間τB +=τA +,τB -=τA -が正確に校正されていても、信号伝播 時間には温度変動や経年変動があり、測定精度を維持することが困難である。ま た、たとえば正パルス幅測定の校正では、パルス幅の表示値Wm +- と実際のパル ス幅WX +- の関係が、図8から Wm +- =WX +- +τB -−τA + …(3) となる。(3)式中のτB -−τA +を除去するには、既知のパルス幅をもつパルス 信号を入力端子11に入力して信号伝播時間τA +,τB -を校正しなければならな い。このような用途において、使用できるパルス発生器は入手困難であるか、非 常に高価である。負パルス幅の校正についても同様である。
【0010】 本考案の目的は、作業性の悪い同軸ケーブルや入手困難または高価なパルス発 生器を用いることなく校正することができ、測定精度を維持することができるパ ルス測定装置を提供することにある。
【0011】
本考案のパルス測定装置は、入力端子からそれぞれ入力される測定対象のパル ス信号を立上りおよび立下りが充分急峻な非反転および反転の矩形波に波形整形 する第1,第2の波形整形回路と、第1の波形整形回路の非反転および反転の出 力信号を入力し、いずれかを出力する第1のゲート回路と、第2の波形整形回路 の非反転および反転の出力信号を入力し、いずれかを出力する第2のゲート回路 と、第1および第2のゲート回路のそれぞれの出力信号を入力し、両信号の立上 りまたは立下りから測定される時間を測定対象のパルス信号の測定値として出力 する測定部とを有するパルス測定装置において、一定周期の矩形波の校正信号を 出力する校正信号発生回路と、校正時に前記校正信号が前記入力端子にそれぞれ 入力されたときは、前記校正信号の立上りまたは立下りから測定される時間を前 記校正信号の測定値として記憶し、測定時に測定対象のパルス信号が前記入力端 子にそれぞれ入力されたときは、記憶した前記校正信号の測定値を用いて、前記 測定部から出力される測定対象のパルス信号の測定値を補正し、測定対象のパル ス信号の真の時間値として出力する演算部とを有することを特徴とする。
【0012】 本考案のパルス測定装置は、入力端子からそれぞれ入力される測定対象のパル ス信号を立上りおよび立下りが充分急峻な非反転および反転の矩形波に波形整形 する第1,第2の波形整形回路と、第1の波形整形回路の非反転および反転の出 力信号を入力し、いずれかを出力する第1のゲート回路と、第2の波形整形回路 の非反転および反転の出力信号を入力し、いずれかを出力する第2のゲート回路 と、第1および第2のゲート回路のそれぞれの出力信号を入力し、両信号の立上 りから立上りまたは立下りから立下りまでの時間を測定対象のパルス信号のパル ス幅測定値として測定、出力する測定部とを有するパルス測定装置において、一 定周期の矩形波の校正信号を出力する校正信号発生回路と、前記校正信号の平均 電圧を検出し、出力する平均電圧検出回路と、前記平均電圧検出回路の出力をデ ィジタル化して出力するA/D変換器と、前記A/D変換器の出力を入力し、そ の値から前記校正信号のデューティ比を求め、このデューティ比および前記校正 信号の周期から前記校正信号の基準パルス幅を求めて記憶し、校正時に前記校正 信号が前記入力端子にそれぞれ入力されたときは、前記測定部により測定される 前記校正信号の立上りから立上りまたは立下りから立下りまでの時間を前記校正 信号のパルス幅測定値として記憶し、測定時に測定対象のパルス信号が前記入力 端子にそれぞれ入力されたときは、記憶した前記校正信号のパルス幅測定値と基 準パルス幅とを用いて、前記測定部から出力される測定対象のパルス信号のパル ス幅測定値を補正し、測定対象のパルス信号の真のパルス幅として出力する演算 部とを有することを特徴とする。
【0013】
図2(A)〜(E)は本考案の校正時における各信号のタイミング図、図3( A)〜(F)は本考案の測定時における各信号のタイミング図である。第1の波 形整形回路の入力端→第1の波形整形回路の非反転出力端→第1のゲート回路→ 測定部における信号(以下第1のゲート信号という)の伝播時間をτA +、第1の 波形整形回路の入力端→第1の波形整形回路の反転出力端→第1のゲート回路→ 測定部における信号(以下第2のゲート信号という)の伝播時間をτA -、第2の 波形整形回路の入力端→第2の波形整形回路の非反転出力端→第2のゲート回路 →測定部における信号(以下第3のゲート信号という)の伝播時間をτB +、第2 の波形整形回路の入力端→第2の波形整形回路の反転出力端→第2のゲート回路 →測定部における信号(以下第4のゲート信号という)の伝播時間をτB -とする 。校正時、入力端子には図2(A)に示す校正信号が入力されるものとする。こ の状態で、校正信号のロウレベルの値を平均電圧検出回路が検出し、A/D変換 器がディジタル化した値をVL とする。同様に、校正信号のハイレベルの値を平 均電圧検出回路が検出し、A/D変換器がディジタル化した値をVH 、校正信号 の矩形波の平均値を平均電圧検出回路が検出し、A/D変換器がディジタル化し た値をVM とする。ディジタル値VL ,VH ,VM と校正信号のデューティ比D との間には D=(VM −VL )/(VH −VL ) …(4) の関係が成立する。校正信号の周期をPとすると、(4)式で得られたデューテ ィ比Dと校正信号の正パルス幅Wとの間には W=P(VM −VL )/(VH −VL ) …(5) の関係が成立する。ここで、(5)式の正パルス幅Wを基準パルス幅とする。次 に、校正信号に対して正エッジ間周期、負エッジ間周期、正パルス幅、負パルス 幅の各測定が行なわれるとする。正エッジ間周期測定では第1,第3のゲート信 号の時間差T0 ++\、負エッジ間測定では第2,第4のゲート信号の時間差T0 --\ 、正パルス幅測定では第1,第4のゲート信号の時間差T0 +-\、負パルス測定で は第2,第3のゲート信号の時間差T0 -+\がそれぞれ測定される。各測定値T0 + + ,T0 -- ,T0 +- ,T0 -+ と各測定におけるそれぞれの信号の伝播時間の差τ A + −τB +,τA -−τB -,τA +−τB -,τA -−τB +との間には、図2(B),(C ),(D),(E)から表2に示す関係がそれぞれ成立する。
【0014】
【表2】 測定時、入力端子には測定対象のパルス信号が入力される。正エッジ間周期測 定では第1のパルス信号の正エッジから次の正エッジまでの時間として第1,第 3のゲート信号の時間差が測定される。負エッジ間周期測定では第1のパルス信 号の負エッジから次の負エッジまでの時間として第2,第4のゲート信号の時間 差が測定される。正パルス幅測定では第1のパルス信号の正エッジから最初の負 エッジまでの時間として第1,第4のゲート信号の時間差が測定される。負パル ス幅測定では第1のパルス信号の負エッジから最初の正エッジまでの時間として 第2,第3のゲート信号の時間差が測定される。正エッジ間時間差測定では第1 のパルス信号の正エッジから第2のパルス信号の正エッジまでの時間として第1 ,第3のゲート信号の時間差が測定される。負エッジ間時間差測定では第1のパ ルス信号の負エッジから第2のパルス信号の負エッジまでの時間として第2,第 4のゲート信号の時間差が測定される。このとき、正エッジ間周期の真値Px +, 負エッジ間周期の真値Px -,正パルス幅の真値WX +,負パルス幅の真値WX -,正 エッジ間時間差の真値Tx ++ ,負エッジ間時間差の真値Tx -- と、各測定値Tm との間には、表2、図3(A),(B),(C),(D),(E),(F)から 表3に示す関係がそれぞれ成立する。
【0015】
【表3】 演算部は、校正時に表2に示す各信号の伝播時間の差を補正定数としてあらか じめ求めておけば、測定時に測定対象のパルス信号が入力端子に入力されたとき は、表3の関係を用いて、測定部から出力される測定対象のパルス信号の時間に 関する測定値を補正し、真の時間値として出力することができる。
【0016】
次に、本考案の実施例について図面を参照して説明する。
【0017】 図1は本考案の第1の実施例を示すパルス測定装置の構成図である。図1中、 図6と同一符号は同一構成要素を示している。
【0018】 本実施例は、図6の従来例に校正信号発生部42が付加され、CPU29の構 成がCPU52と異なっている。また、コンパレータ17とゲート回路22との 間に図示されている遅延部20,21は、図6の遅延部50,51とは異なり、 その信号伝播時間τB +,τB -が固定値として扱われ、可変部は持たない。校正信 号発生部42は、測定部25の端子41から出力される測定用クロックS41(周 期P0 )を1/n分周して周期nP0 の矩形波信号S43を出力する分周器43と 、分周器43の矩形波信号S43とCPU29の出力信号SN のアンドをとるアン ドゲート44と、アンドゲート44の出力とCPU29の出力信号SM のオアを とるオアゲート45と、オアゲート45の出力を波形整形して校正信号S42を出 力する波形整形回路46と、校正信号S42の平均電圧を検出し、出力する平均電 圧検出回路47と、平均電圧検出回路47の出力をディジタル化して出力するA /D変換器49と、波形整形回路46の校正信号S42が出力される出力端子48 とから構成されている。測定用クロックS41は、一定周期の矩形波であれば既設 のものを兼用してよい。分周器43は、測定用クロックS41を平均電圧検出回路 47が最も高感度になる周期まで分周するものである。したがって、測定用クロ ックS41の周期が平均電圧検出回路47が最も高感度になる周期であれば、分周 器43は不要である。波形整形回路46は、立上り、立下りが急峻で、オーバシ ュート、アンダシュートの少ない波形の校正信号S42を出力するものであり、シ ュミット回路、コンパレータ回路、リタイミング回路等、いずれを使用してもよ い。平均電圧検出回路の時定数RCは、RC>>nP0 となるように選ばれてい る。コンパレータ16,17の各電圧VTA,VTBに対するタイミング誤差は無視 できるものとする。
【0019】 次に、本実施例の動作を説明する。ここでは、正エッジ間周期測定について説 明する。 〈校正前動作〉 入力端子11には校正信号S42が入力されるものとする。CPU29は、ロウ レベルの出力信号SN ,SM をそれぞれ出力する。すると、オアゲート45の出 力はロウレベルとなり、波形整形回路46の出力である校正信号S42もロウレベ ルとなる。この校正信号S42のロウレベルの値を平均電圧検出回路が検出し、A /D変換器49がディジタル値VL としてCPU29に出力する。次に、CPU 29は、ロウレベルの出力信号SN 、ハイレベルの出力信号SM をそれぞれ出力 する。すると、オアゲート45の出力はハイレベルとなり、波形整形回路46の 出力である校正信号S42もハイレベルとなる。この校正信号S42のハイレベルの 値を平均電圧検出回路が検出し、A/D変換器49がディジタル値VH としてC PU29に出力する。ディジタル値VL ,VH が得られたところでCPU29は 、(VL +VH )/2を計算し、この値をD/A変換器31,32に出力する。 これにより、D/A変換器31,32は電圧VTA,VTBを各々コンパレータ16 ,17の反転入力端へ出力する。次に、CPU29は、ハイレベルの出力信号S N 、ロウレベルの出力信号SM をそれぞれ出力する。すると、オアゲート45の 出力は周期nP0 の矩形波信号S43と同じ矩形波となり、波形整形回路46の出 力である校正信号S42も同じ周期nP0 の矩形波となる。この校正信号S42の矩 形波の平均値を平均電圧検出回路が検出し、A/D変換器49がディジタル値V M としてCPU29に出力する。CPU29はディジタル値VL ,VH ,VM か ら校正信号S42のデューティ比Dを前記(4)式の関係により求める。次に前記 (5)式に基づいて基準パルス幅である正パルス幅Wを求め、周期nP0 ととも に保存する。 〈校正動作〉 校正動作とは、校正信号S42を入力端子11に入力して補正定数を求める動作 である。CPU29は、校正前動作で得られた校正信号S42の正パルス幅Wおよ び周期nP0 を用いて、前記表2の伝播時間の差τA +−τB +=−T0 ++ を補正定 数として求め、保存する。 〈測定動作〉 入力端子11には測定対象のパルス信号S11が入力される。入力端子11から 入力した測定対象のパルス信号S11は、コンパレータ16,17にそれぞれ入力 する。コンパレータ16,17は、入力したパルス信号S11を立上りおよび立下 りが充分急峻な非反転および反転の矩形波に波形整形して出力する。コンパレー タ16,17の出力は、それぞれゲート回路22に入力し、信号S31,S32によ りそれぞれ信号S21,S22として切替出力される。信号S21,S22は入力端子2 3,24を通って測定部25に入力する。両信号の立上りまたは立下りから測定 される時間が、測定対象のパルス信号の測定値として時間差測定回路28によっ て測定される。CPU29は、先に求めた表3の関係を用いて測定部25から出 力されるパルス信号S11の正エッジ間周期測定値を補正し、パルス信号S11の真 の正エッジ間周期として表示部30に表示する。
【0020】 以上、正エッジ間周期測定について説明したが、負エッジ間周期測定、正パル ス幅測定、負パルス幅測定、正エッジ間時間差測定、負エッジ間時間差測定につ いても同様に補正定数を求めることにより、表3の関係を用いて測定部25から 出力される測定値を補正することができる。
【0021】 以上で図1の実施例の動作の説明は終わり、次に、図1の実施例でプローブを 入力端子として使用するときの校正について説明する。図4に示すように、プロ ーブ61,62はそれぞれプローブ内部回路63,64とフック65,66とか らなる。プローブ使用時は、プローブ61,62も含めて信号伝播時間τA +,τ A - ,τB +,τB -を求めればよい。ただし、例えばプローブ内部回路63,64の 電圧減衰が1/10の場合は、コンパレータ16,17の反転入力端の電圧VTA ,VTBを各々1/10にする必要がある。
【0022】 次に、本考案の第2の実施例を説明する。図5に示す本考案の第2の実施例は 、入力側が入力端子11または校正信号S42の出力端(不図示)に切替接続され 、出力側が切替スイッチ13と端子14に接続された切替スイッチ71が図1の 実施例に付加されている。したがって、CPU29は必要時に自動的に校正動作 を実行できる(例えば毎回の測定の前に必ず校正動作を行なう)。その他は図1 と同様なので説明を省略する。
【0023】
以上説明したように請求項1記載の考案は、校正時に補正定数をあらかじめ求 めておき、測定時に測定対象のパルス信号が入力されたとき、測定部から出力さ れる測定対象のパルス信号の測定値を補正し、真の時間として出力することによ り、作業性の悪い同軸ケーブルを用いることなく校正することができ、測定精度 を維持することができる効果がある。
【0024】 また、請求項2記載の考案は、測定時に測定対象のパルス信号が入力されたと き、校正信号のパルス幅測定値と基準パルス幅とを用いて、測定部から出力され る測定対象のパルス信号のパルス幅測定値を補正し、測定対象のパルス信号の真 のパルス幅として出力することにより、入手困難または高価なパルス発生器を用 いることなく校正することができ、測定精度を維持することができる効果がある 。
【提出日】平成4年11月13日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【0013】
図2(A)〜(E)は本考案の校正時における各信号のタイミング図、図3( A)〜(F)は本考案の測定時における各信号のタイミング図である。第1の波 形整形回路の入力端→第1の波形整形回路の非反転出力端→第1のゲート回路→ 測定部における信号(以下第1のゲート信号という)の伝播時間をτA +、第1の 波形整形回路の入力端→第1の波形整形回路の反転出力端→第1のゲート回路→ 測定部における信号(以下第2のゲート信号という)の伝播時間をτA -、第2の 波形整形回路の入力端→第2の波形整形回路の非反転出力端→第2のゲート回路 →測定部における信号(以下第3のゲート信号という)の伝播時間をτB +、第2 の波形整形回路の入力端→第2の波形整形回路の反転出力端→第2のゲート回路 →測定部における信号(以下第4のゲート信号という)の伝播時間をτB -とする 。校正時、入力端子には図2(A)に示す校正信号が入力されるものとする。こ の状態で、校正信号のロウレベルの値を平均電圧検出回路が検出し、A/D変換 器がディジタル化した値をVL とする。同様に、校正信号のハイレベルの値を平 均電圧検出回路が検出し、A/D変換器がディジタル化した値をVH 、校正信号 の矩形波の平均値を平均電圧検出回路が検出し、A/D変換器がディジタル化し た値をVM とする。ディジタル値VL ,VH ,VM と校正信号のデューティ比D との間には D=(VM −VL )/(VH −VL ) …(4) の関係が成立する。校正信号の周期をPとすると、(4)式で得られたデューテ ィ比Dと校正信号の正パルス幅Wとの間には W=P(VM −VL )/(VH −VL ) …(5) の関係が成立する。ここで、(5)式の正パルス幅Wを基準パルス幅とする。次 に、校正信号に対して正エッジ間周期、負エッジ間周期、正パルス幅、負パルス 幅の各測定が行なわれるとする。正エッジ間周期測定では第1,第3のゲート信 号の時間差T0 ++、負エッジ間測定では第2,第4のゲート信号の時間差T0 --、 正パルス幅測定では第1,第4のゲート信号の時間差T0 +-、負パルス測定では 第2,第3のゲート信号の時間差T0 -+がそれぞれ測定される。各測定値T0 ++ ,T0 -- ,T0 +- ,T0 -+ と各測定におけるそれぞれの信号の伝播時間の差τA + −τB +,τA -−τB -,τA +−τB -,τA -−τB +との間には、図2(B),(C) ,(D),(E)から表2に示す関係がそれぞれ成立する。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【0015】
【表3】 演算部は、校正時に表2に示す各信号の伝播時間の差を補正定数としてあらか じめ求めておけば、測定時に測定対象のパルス信号が入力端子に入力されたとき は、表3の関係を用いて、測定部から出力される測定対象のパルス信号の時間に 関する測定値を補正し、真の時間値として出力することができる。
【図1】本考案の第1の実施例を示すパルス測定装置の
構成図である。
構成図である。
【図2】同図(A)〜(E)は本考案の校正時における
各信号のタイミング図である。
各信号のタイミング図である。
【図3】同図(A)〜(F)は本考案の測定時における
各信号のタイミング図である。
各信号のタイミング図である。
【図4】図1の実施例でプローブを入力端子として使用
するときの校正の説明図である。
するときの校正の説明図である。
【図5】本考案の第2の実施例を示すパルス測定装置の
説明図である。
説明図である。
【図6】パルス測定装置の従来例の構成図である。
【図7】同図(A)は従来例の正エッジ間周期の校正に
おける各信号のタイミング図、同図(B)は従来例の負
エッジ間周期の校正における各信号のタイミング図であ
る。
おける各信号のタイミング図、同図(B)は従来例の負
エッジ間周期の校正における各信号のタイミング図であ
る。
【図8】従来例の正パルス幅測定の校正における各信号
のタイミング図である。
のタイミング図である。
11,12,23,24 入力端子 13 切替スイッチ 14,15,41 端子 16,17 コンパレータ 22 ゲート回路 25 測定部 26,27 Dフリップフロップ 28 時間差測定回路 29 CPU 30 表示部 31,32 D/A変換器 42 校正信号発生部 43 分周器 44 アンドゲート 45 オアゲート 46 波形整形回路 47 平均電圧検出回路 48 出力端子 49 A/D変換器
Claims (2)
- 【請求項1】 入力端子からそれぞれ入力される測定対
象のパルス信号を立上りおよび立下りが充分急峻な非反
転および反転の矩形波に波形整形する第1,第2の波形
整形回路と、第1の波形整形回路の非反転および反転の
出力信号を入力し、いずれかを出力する第1のゲート回
路と、第2の波形整形回路の非反転および反転の出力信
号を入力し、いずれかを出力する第2のゲート回路と、
第1および第2のゲート回路のそれぞれの出力信号を入
力し、両信号の立上りまたは立下りから測定される時間
を測定対象のパルス信号の測定値として出力する測定部
とを有するパルス測定装置において、 一定周期の矩形波の校正信号を出力する校正信号発生回
路と、 校正時に前記校正信号が前記入力端子にそれぞれ入力さ
れたときは、前記校正信号の立上りまたは立下りから測
定される時間を前記校正信号の測定値として記憶し、測
定時に測定対象のパルス信号が前記入力端子にそれぞれ
入力されたときは、記憶した前記校正信号の測定値を用
いて、前記測定部から出力される測定対象のパルス信号
の測定値を補正し、測定対象のパルス信号の真の時間値
として出力する演算部とを有することを特徴とするパル
ス測定装置。 - 【請求項2】 入力端子からそれぞれ入力される測定対
象のパルス信号を立上りおよび立下りが充分急峻な非反
転および反転の矩形波に波形整形する第1,第2の波形
整形回路と、第1の波形整形回路の非反転および反転の
出力信号を入力し、いずれかを出力する第1のゲート回
路と、第2の波形整形回路の非反転および反転の出力信
号を入力し、いずれかを出力する第2のゲート回路と、
第1および第2のゲート回路のそれぞれの出力信号を入
力し、両信号の立上りから立上りまたは立下りから立下
りまでの時間を測定対象のパルス信号のパルス幅測定値
として測定、出力する測定部とを有するパルス測定装置
において、 一定周期の矩形波の校正信号を出力する校正信号発生回
路と、 前記校正信号の平均電圧を検出し、出力する平均電圧検
出回路と、 前記平均電圧検出回路の出力をディジタル化して出力す
るA/D変換器と、 前記A/D変換器の出力を入力し、その値から前記校正
信号のデューティ比を求め、このデューティ比および前
記校正信号の周期から前記校正信号の基準パルス幅を求
めて記憶し、校正時に前記校正信号が前記入力端子にそ
れぞれ入力されたときは、前記測定部により測定される
前記校正信号の立上りから立上りまたは立下りから立下
りまでの時間を前記校正信号のパルス幅測定値として記
憶し、測定時に測定対象のパルス信号が前記入力端子に
それぞれ入力されたときは、記憶した前記校正信号のパ
ルス幅測定値と基準パルス幅とを用いて、前記測定部か
ら出力される測定対象のパルス信号のパルス幅測定値を
補正し、測定対象のパルス信号の真のパルス幅として出
力する演算部とを有することを特徴とするパルス測定装
置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992072410U JP2583833Y2 (ja) | 1992-10-16 | 1992-10-16 | パルス測定装置 |
NL9301768A NL9301768A (nl) | 1992-10-16 | 1993-10-13 | Impulsiesignaal meetinstrument. |
US08/138,460 US5381100A (en) | 1992-10-16 | 1993-10-15 | Pulse signal measuring instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992072410U JP2583833Y2 (ja) | 1992-10-16 | 1992-10-16 | パルス測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0635992U true JPH0635992U (ja) | 1994-05-13 |
JP2583833Y2 JP2583833Y2 (ja) | 1998-10-27 |
Family
ID=13488490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1992072410U Expired - Fee Related JP2583833Y2 (ja) | 1992-10-16 | 1992-10-16 | パルス測定装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5381100A (ja) |
JP (1) | JP2583833Y2 (ja) |
NL (1) | NL9301768A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3509943B2 (ja) * | 1994-07-20 | 2004-03-22 | 株式会社アドバンテスト | 伝送経路の伝播遅延時間測定回路 |
US5812626A (en) * | 1995-06-13 | 1998-09-22 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit sampling circuit skew adjusting circuit and logic analyzing circuit |
US5631567A (en) * | 1995-10-20 | 1997-05-20 | Lsi Logic Corporation | Process for predicting propagation delay using linear interpolation |
JP4846215B2 (ja) * | 2004-08-27 | 2011-12-28 | 株式会社アドバンテスト | パルス発生器、タイミング発生器、及びパルス幅調整方法 |
US7856578B2 (en) * | 2005-09-23 | 2010-12-21 | Teradyne, Inc. | Strobe technique for test of digital signal timing |
US7573957B2 (en) | 2005-09-23 | 2009-08-11 | Teradyne, Inc. | Strobe technique for recovering a clock in a digital signal |
US7574632B2 (en) * | 2005-09-23 | 2009-08-11 | Teradyne, Inc. | Strobe technique for time stamping a digital signal |
US7378854B2 (en) * | 2005-10-28 | 2008-05-27 | Teradyne, Inc. | Dual sine-wave time stamp method and apparatus |
US7593497B2 (en) * | 2005-10-31 | 2009-09-22 | Teradyne, Inc. | Method and apparatus for adjustment of synchronous clock signals |
JP2010019662A (ja) * | 2008-07-10 | 2010-01-28 | Nec Electronics Corp | テスト方法及び半導体集積回路 |
EP2360486B1 (de) | 2010-02-24 | 2018-09-05 | Omicron electronics GmbH | Verfahren zur Kalibrierung einer Teilentladungsmesseinrichtung |
CN103777084B (zh) * | 2012-10-25 | 2016-04-27 | 英业达科技有限公司 | 信号时间边限分析方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759991U (ja) * | 1980-09-27 | 1982-04-09 | ||
JPS62299786A (ja) * | 1986-06-20 | 1987-12-26 | Yokogawa Electric Corp | 時間計測装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3505593A (en) * | 1968-01-30 | 1970-04-07 | Gen Electric | Method and apparatus for testing and adjusting delay lines by digital techniques |
US4146835A (en) * | 1978-03-08 | 1979-03-27 | Western Electric Co., Inc. | Testing the differential response times of a plurality of circuits |
US4703251A (en) * | 1984-07-05 | 1987-10-27 | Hewlett-Packard Company | Testing and calibrating of amplitude insensitive delay lines |
JPS62294993A (ja) * | 1986-06-16 | 1987-12-22 | Advantest Corp | 時間−電圧変換装置 |
JPS633272A (ja) * | 1986-06-24 | 1988-01-08 | Aisuke Shimizu | コンデンサ測定器 |
JPH0820473B2 (ja) * | 1987-02-04 | 1996-03-04 | 株式会社 アドバンテスト | 連続的周期−電圧変換装置 |
-
1992
- 1992-10-16 JP JP1992072410U patent/JP2583833Y2/ja not_active Expired - Fee Related
-
1993
- 1993-10-13 NL NL9301768A patent/NL9301768A/nl not_active Application Discontinuation
- 1993-10-15 US US08/138,460 patent/US5381100A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759991U (ja) * | 1980-09-27 | 1982-04-09 | ||
JPS62299786A (ja) * | 1986-06-20 | 1987-12-26 | Yokogawa Electric Corp | 時間計測装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2583833Y2 (ja) | 1998-10-27 |
US5381100A (en) | 1995-01-10 |
NL9301768A (nl) | 1994-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4303983A (en) | Method and apparatus for measuring time | |
JPH0635992U (ja) | パルス測定装置 | |
EP0242700A2 (en) | AC level calibration method and apparatus | |
JPH025272B2 (ja) | ||
WO2023085057A1 (ja) | 測定装置および測定方法 | |
WO2023040058A1 (zh) | 时延测量装置及测试方法 | |
JP2568145Y2 (ja) | 信号時間差測定装置 | |
JP3106450B2 (ja) | 電力測定装置 | |
JP2844567B2 (ja) | 信号レベル測定装置 | |
JP3284146B2 (ja) | 波形データ演算装置 | |
SU1177750A1 (ru) | Стробоскопический преобразователь широкополосного стробоскопического осциллографа | |
JPH063372A (ja) | ディジタルサンプリングオシロスコープ装置、およびその時間軸誤差の測定方法および校正方法 | |
JPH08223006A (ja) | 遅延時間調整方法及び遅延時間調整装置 | |
JP2005106637A (ja) | タイミング測定装置 | |
JPS6336159A (ja) | 掃引信号直線性検査装置 | |
RU2236018C1 (ru) | Цифровой измеритель коэффициента передачи | |
KR930007788Y1 (ko) | 두 신호간의 시간측정장치 | |
JPS59192987A (ja) | 伝播遅延時間計測装置 | |
JPS6257227B2 (ja) | ||
JPS62250371A (ja) | 位相差測定装置 | |
Waltrip et al. | Improved time-base for waveform parameter estimation | |
JPS63295987A (ja) | 端数時間測定装置 | |
JPS6468672A (en) | Skew correction system | |
JPH05323054A (ja) | 微小時間計測装置 | |
JPH06347550A (ja) | 時間測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |
|
LAPS | Cancellation because of no payment of annual fees |