JPH06347550A

JPH06347550A - 時間測定装置

Info

Publication number: JPH06347550A
Application number: JP5163804A
Authority: JP
Inventors: Toshihiro Tanaka; 智弘田中; Yasuhiro Ito; 保博伊東
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1993-06-10
Filing date: 1993-06-10
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】小型・低価格で、且つ時間測定精度が広い温
度範囲で高精度に確保された時間測定装置を提供する。【構成】概算測定カウンタ１０と精密測定カウンタ７
とが基準クロック１１３の計数のために設けられ、精密
測定カウンタ７にはゲート回路で構成された遅延素子１
２と基準クロック１１３を保持する保持手段１３とが設
けられている。基準クロック１１３に所定遅延時間を逐
次累加した複数の遅延基準クロック２０２が出力し、受
信タイミング信号１０６で基準クロック１１３及び複数
の遅延基準クロック２０２が保持されて複数の精密測定
データ１０２が出力し、複数の精密測定データ１０２を
利用して走行時間が測定される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時間測定装置に関する
ものである。更に詳しくは、パルス信号の送信から受信
までの走行時間を測定する時間測定装置に関するもので
ある。

【０００２】

【従来の技術】従来より、パルス信号の送信からパルス
受信までの時間を測定する方法として、水晶発振器等の
周波数（ｆ）の安定しているクロックを計数装置で計数
し、得られた計数値ｎから、走行時間Ｔを、Ｔ＝ｎ／
ｆ、の関係式により計算し、求める方法がある。この方
法での時間分解能は、１／ｆで表されるから、発振器の
周波数ｆを大きくすることにより時間分解能を向上させ
ることができる。しかし、計数装置を構成する電気回路
素子の動作可能な周波数には限度があり、これに制限さ
れて時間測定分解能を所望の大きさに高めることは困難
である。そこで、計数装置はおおまかな時間を測定する
ための概算測定カウンタと時間分解能を上げるための精
密測定カウンタを設ける構成になっていた。

【０００３】このような構成の時間測定装置として、特
開昭５９─２４２８６号公報に開示された技術がある。
これは概算測定カウンタの測定クロックと電気パルス信
号の残存時間を電圧に変換して、その電圧値から時間を
換算する方法である。又、ヒューレット・パッカード
ジャーナル、１９８９年２月号３５〜４１（ＦＥＢＲＵ
ＡＲＹ１９８９ＨＥＷＬＥＴＴ−ＰＡＣＫＡＲＤ
ＪＯＵＲＮＡＬ）には、タイムインターバルアナライザ
を概算カウンタの測定クロックより短い時間の遅延素子
を使用して残存時間を測定ように構成した技術が開示さ
れている。

【０００４】

【発明が解決しようとする課題】概算測定カウンタと精
密測定カウンタとの両者を設けると、装置の小型化と低
価格化を実現することは困難となる。しかし概算測定カ
ウンタだけで装置を構成すると、時間測定精度を向上す
ることは困難であるし、又、精密測定カウンタだけで装
置を構成すると、測定ダイナミックレンジを狭くするこ
とになる。

【０００５】特開昭５９─２４２８６号公報に開示され
た、概算測定カウンタと精密測定カウンタを設け、残存
時間を電圧に変換してその電圧値から時間を換算する方
法では、デジタルとアナログの混在回路になってしま
う。これはＩＣ化に不向きであり、デジアナ混在のＩＣ
の製作が可能であっても、デジタルのみのＩＣと比較し
た場合高価であるから使用することは困難である。この
ために装置の小型化が困難であるという問題があった。

【０００６】又、ヒューレット・パッカードジャーナ
ル、１９８９年２月号３５〜４１に開示されている、遅
延素子を使用して残存時間を測定する方法は、遅延素子
をデジタル素子で構成することができ、ＩＣ化が可能で
あり小型化と低価格化を実現できる。しかしながら、デ
ジタル素子の遅延時間は、温度で変化するため、広い温
度範囲で精度良く時間測定することができないという問
題があった。

【０００７】本発明は上記の課題に鑑み、小型・低価格
で、且つ時間測定精度が広い温度範囲で高精度に確保さ
れた時間測定装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、パルス信号を
送信する送信手段と、前記パルス信号を受信し、受信タ
イミング信号を出力する受信手段と、基準クロックを発
振する基準発振器と、前記基準クロックの整数部分を計
数する概算測定カウンタと、前記基準クロックの整数未
満部分を計数する精密測定カウンタと、前記概算測定カ
ウンタにより計数された整数部分の計数値と前記精密測
定カウンタにより計数された整数未満部分の計数値との
加算値を用いて、前記パルス信号の送信から受信までの
走行時間を測定する演算手段とを具備する時間測定装置
において、前記精密測定カウンタは、ゲート回路で構成
されると共に前記基準クロックを所定遅延時間遅延させ
る複数の遅延素子と、前記基準クロックを保持する保持
手段とを具備し、前記複数の遅延素子は、直列に結合さ
れ、前記基準クロックに前記所定遅延時間を逐次累加し
て複数の遅延した基準クロックを出力し、前記保持手段
は、前記受信タイミング信号を受けて前記基準クロック
及び前記複数の遅延した基準クロックを保持して、複数
の精密測定データを出力し、前記演算手段は、前記複数
の精密測定データより前記整数未満部分の計数値を計数
して前記加算値を算出することにより前記走行時間を測
定することを特徴とするものである。

【０００９】前記ゲート回路は複数のゲートからなり、
前記演算手段は、前記基準クロックが通過する前記ゲー
トの数を可変に制御することが望ましい。

【００１０】前記遅延素子の数と前記所定遅延時間との
積は、前記基準クロックの周期の１・５倍以上であるこ
とが望ましい。

【００１１】前記所定遅延時間の変動に対応して、前記
パルス信号の出力を変動させる出力レベル確保手段を具
備することが好ましい。

【００１２】前記演算手段は、前記所定遅延時間より温
度に関する情報を出力するための所定遅延時間−温度換
算表を具備することが好ましい。

【００１３】

【作用】基準クロックの計数のために概算測定カウンタ
と精密測定カウンタとが設けられ、又精密測定カウンタ
には遅延素子と基準クロックを保持する保持手段とが設
けられていて、直列に結合された複数の遅延素子のそれ
ぞれから基準クロックに所定時間を逐次累加した複数の
遅延基準クロックが出力し、受信タイミング信号が入力
すると基準クロック及び複数の遅延基準クロックが保持
されて複数の精密測定データが出力し、複数の精密測定
データを利用して走行時間が測定される。

【００１４】遅延素子を構成するゲート回路の複数のゲ
ートの数は演算手段により可変に制御され、遅延時間が
広い範囲で変更可能であり、又遅延素子の数と所定遅延
時間との積は、前記基準クロックの周期の１・５倍以上
であり、遅延時間補間用データを同時に抽出できる。

【００１５】

【実施例】本発明の一実施例を図１乃至図４により説明
する。送信部１は光パルス信号を出力する半導体レーザ
であり、受信部２は反射体からの反射信号を受信する受
光素子である。光電変換して受信部２から出力した受信
信号はアンプ３で増幅され、レベルコンパレータ４から
受信タイミングパルス１１２が発信する。

【００１６】マイクロコンピュータ５は本装置の各種制
御と演算とを行うコンピュータであり、論理回路６に制
御信号１０７を、精密測定カウンタ７に遅延素子ゲート
制御信号１０１をそれぞれ発信する。基準発振器８は基
準クロック１１３を発振する水晶発振器である。

【００１７】論理回路６はマイクロコンピュータ５から
制御信号１０７を受けて、送信駆動部９に測定開始信号
１０８を発信し、レベルコンパレータ４から受信タイミ
ングパルス１１２を受けて、受信タイミング信号１０６
を発信し、基準発振器８から基準クロック１１３を受
け、基準クロック１１３に同期して、精密測定クロック
１０４及び概算測定クロック１０５を発信する。

【００１８】精密測定カウンタ７は論理回路６から精密
測定クロック１０４、及び受信タイミング信号１０６を
受け、又マイクロコンピュータ５から遅延素子ゲート制
御信号１０１を、及び精密測定データ１０２をマイクロ
コンピュータ５にそれぞれ発信する。概算測定カウンタ
１０は論理回路６から測定開始信号１０８及び概算測定
クロック１０５を受け、概算測定データ１０２をマイク
ロコンピュータ５に発信する。Ｄ／Ａ変換器１１はマイ
クロコンピュータ５からＤ／Ａ変換データ１０９を受け
る。送信駆動部９はＤ／Ａ変換器１１から送信出力レベ
ル信号１１０を受け、又論理回路６から測定開始信号１
０８を受け、送信部１に電気パルス信号１１１を発信す
る。

【００１９】次に精密測定カウンタ７の構成について説
明する。図３は精密測定カウンタ７を構成する遅延素子
１２の構成図であり、複数のゲートからなるゲート回路
で構成された遅延素子１２を示している。１１個のＮＡ
ＮＤゲートが図３のように結合され、６個の入力端子及
び１個の出力端子が設けられている。遅延素子ゲート制
御信号１０１がＡ、Ｂ、Ｃ、Ｄ、Ｅへ入力する論理の組
合せを４通り切り換ることでそれぞれ２個、４個、６
個、８個の遅延ゲート数を通過するように制御する。

【００２０】これを表２の遅延回路ブロック論理表に示
し、以下ＣＬＫ入力の２回、４回、６回、８回インバー
ト（反転）の動作を説明する。ＮＡＮＤゲートにおいて
は、Ａ入力が１（Ｈｉｇｈ）に固定されれば、出力Ｘは
入力Ｂの反転となり、Ａ入力が０（Ｌｏｗ）に固定され
れば、出力Ｘは入力Ｂの如何によらず常に１（Ｈｉｇ
ｈ）となるから次のようになる。ＣＬＫ２回インバート
の場合は、Ａが１なのでゲート１０の出力は反転であ
る。又Ｃ、Ｅは０なのでゲート５、６の出力は共に１に
なり、ゲート７の出力は０になり、ゲート９の出力は１
になる。従ってゲート１１は反転となり、結局ＣＬＫ入
力はゲート１０及びゲート１１で２回反転する。ＣＬＫ
４回インバートの場合は、Ａが０なのでゲート１０の出
力は１である。Ｄが０なのでゲート４出力は１になる。
又ゲート３は一方の入力が１なので、出力は反転とな
り、Ｂが１なのでゲート８も反転し、ゲート７の出力が
１なので、ゲート９の出力も反転し、ゲート１０の出力
が１なのでゲート１１の出力も反転となる。結局ＣＬＫ
入力はゲート３、ゲート８、ゲート９及びゲート１１で
４回反転する。同様にして、ＣＬＫ６回インバートの場
合は、ＣＬＫ入力はゲート３、ゲート２、ゲート６、ゲ
ート７、ゲート９及びゲート１１で６回反転し、ＣＬＫ
８回インバートの場合は、ＣＬＫ入力はゲート３、ゲー
ト２、ゲート１、ゲート４、ゲート５、ゲート７、ゲー
ト９及びゲート１１で８回反転する。

【００２１】精密測定クロック１０４は通過した１個の
遅延ゲートでの遅延時間に遅延ゲート数を乗じた時間遅
延する。従って遅延素子ゲート制御信号１０１の制御に
より４通りの遅延した精密測定クロックが得られる。又
遅延ゲートは温度が上昇すると遅延時間が増大するか
ら、温度が上昇した時は遅延ゲート数を減少し、温度が
低下した時は遅延ゲート数が増加するように、後述のよ
うにマイクロコンピュータ５の出力する遅延素子ゲート
制御信号１０１により制御される。

【００２２】図２は精密測定カウンタ７の構成図であ
る。上記した遅延素子１２がＮ−１個直列に結合されて
いる。各遅延素子１２には遅延素子ゲート制御信号１０
１がＡ、Ｂ、Ｃ、Ｄ、Ｅに入力する。どのような組合せ
で入力するかは前述した通りである。マイクロコンピュ
ータ５は遅延素子１２の所定遅延時間を検知してその大
きさが現在温度において最適になるように通過ゲート数
を選択し、遅延時間が或る範囲に入るように制御する。

【００２３】精密測定クロック１０４及び遅延素子１２
により遅延した遅延クロックは順次分岐してそれぞれＤ
−ＦＦ１３に入力し、各Ｄ−ＦＦ１３は受信タイミング
信号１０６でＤ入力の信号を保持するようになってい
る。したがってＤ−ＦＦ１３の出力は、受信タイミング
信号１０６が入力された時刻の精密測定クロック１０４
及び遅延素子１２により遅延した遅延クロックの情報を
保持することになる。

【００２４】即ちこのような構成で、精密測定カウンタ
７に入力した精密測定クロック１０４は分岐して、一部
は遅延素子１２を通過しないで直接Ｄ−ＦＦ１３に入力
し、受信タイミング信号１０６で保持され出力端子Ｄ₁
に精密測定データ１０２を出力する。他の一部は第１番
目の遅延素子１２に入り、通過して、１単位の遅延時間
遅延した遅延クロック２０２を出力する。この遅延クロ
ック２０２は分岐して、一部はＤ−ＦＦ１３に入力し、
受信タイミング信号１０６で保持され出力端子Ｄ₂に精
密測定データ１０２を出力する。他の一部は第２番目の
遅延素子１２に入り、通過して、更に１単位を加えて、
計２単位の遅延時間遅延した遅延クロック２０３を出力
する。順次このようにして通過した遅延素子１２ごとに
１単位の遅延時間が累加された遅延クロック２０３乃至
２０Ｎが出力し、それぞれ出力端子Ｄ₃乃至Ｄ_Nに精密
測定データ１０２が出力される。

【００２５】次に動作について、補正モードの場合から
説明する。マイクロコンピュータ５が論理回路６に制御
信号１０７を出力すると、制御信号１０７には測定モー
ド及び補正モードの信号があって、論理回路６は制御信
号１０７の内容から測定モードであるか、補正モードで
あるかを判断する。補正モードと判断されれば、精密測
定カウンタ７に精密測定クロック１０４を送信する。

【００２６】マイクロコンピュータ５は、精密測定カウ
ンタ７に遅延素子ゲート制御信号１０１を送信し、制御
信号１０７の送信後所定時間通過した後に精密測定カウ
ンタ７から出力する精密測定データ１０２を受けて読み
に行く。マイクロコンピュータ５は、遅延素子ゲート制
御信号１０１と精密測定データ１０２との内容から遅延
素子１２の１個当たりの遅延時間を算出する。この算出
した遅延時間が時間測定に適したものとなるように、マ
イクロコンピュータ５は、遅延素子ゲート制御信号１０
１を表１に示す４通りの組合せの中の一つの組合せにし
て、遅延ゲート数を設定する。また、この設定した遅延
ゲート数と遅延時間とを温度に換算して、現在の温度に
対して最適な送信部１の出力レベルが確保されるように
Ｄ／Ａ変換器１１のＤ／Ａデータ１０９を設定する。上
記の動作終了後、マイクロコンピュータ５は、概算測定
カウンタ１０及び精密測定カウンタ７をリセットする。

【００２７】マイクロコンピュータ５からの制御信号１
０７が、論理回路６で測定モードと判断された場合に
は、論理回路６は基準発振器８からの基準クロック１１
３に同期した測定開始信号１０８を送信駆動部９に送
る。同時に測定開始信号に同期した精密測定クロック１
０４と概算測定クロック１０５を送信する。送信駆動部
９は、Ｄ／Ａ変換器１１からの送信出力レベル信号１１
０により出力レベルを制御した電気パルス信号１１１
を、測定開始信号１０８をトリガにして送信部１に送信
する。

【００２８】パルス信号が送信部１から反射体に向けて
送信され、反射体からの反射パルス信号を受信部２が受
信して、アンプ３へ受信信号を送る。アンプ３からの信
号は、レベルコンパレータ４にてデジタル信号に変換さ
れ、受信タイミングパルス１１２として論理回路６へ送
信される。論理回路６は、測定開始信号１０８、及び受
信タイミングパルス１１２を受けて発信する受信タイミ
ング信号１０６を精密測定カウンタ７に送る。

【００２９】図４に、測定開始信号１０８、及び精密測
定カウンタ７に入出力する、精密測定クロック１０４、
遅延素子出力信号２０２〜２１６、受信タイミング信号
１０６の各信号のタイムチャートを示す。遅延素子出力
信号２０２〜２１６は遅延素子ゲート制御信号１０１が
入力し、精密測定クロック１０４がそれぞれ遅延素子１
２の数分だけ遅延した信号であり、出力端子Ｄ₁乃至Ｄ
₁₆に出力される精密測定データ１０２であり、出力端子
Ｄ₁₆乃至Ｄ_Nに出力される精密測定データ１０２は省略
されている。尚図４には、同時に概算測定カウンタ１０
に入出力する、概算測定クロック１０５、受信タイミン
グ信号１０６の各信号のタイムチャートを重複して示
す。

【００３０】Ａ点は測定開始信号１０８の立ち上がりで
ある。測定開始信号１０８は基準クロック１１３に同期
して送信されるから、測定開始信号１０８の立ち上がり
は精密測定クロック１０４及び概算測定クロック１０５
の立ち上がりと同期している。Ｂ点は受信タイミング信
号１０６を受信した時点であり、光パルスの走行時間
は、Ａ点からＢ点までの時間である。又、Ｃ点は、Ｂ点
の直前の概算測定クロック１０５の立ち上がりであり、
概算時間及び精密時間は、それぞれＡ点からＣ点まで及
びＣ点からＢ点までの時間である。

【００３１】論理回路６は、概算時間測定のために概算
測定クロック１０５を受信タイミング信号１０６が入力
した次の立ち上がりで保持する。そして概算測定データ
１０３を出力する。即ち、概算測定クロック１０５は、
Ａ点からＣ点までの時間に基準クロック１１３の１周期
分の時間を加算した時間を計数している。（精密測定ク
ロック１０４及び概算測定クロック１０５の周期は基準
クロック１１３の周期と同一であり、以降基準クロック
１１３の周期と記す）従って、Ａ点からＣ点までの概算
時間は概算測定データ１０３から１を減じた値に基準ク
ロック１１３の周期を掛けて算出することができる。図
４の例では３から１を減じて計数値は２である。

【００３２】精密測定クロック１０４及び遅延素子出力
信号２０２〜２１６は、受信タイミング信号１０６によ
り保持されて、精密測定データ１０２の出力表は表１の
ようになる。精密時間は、表１においてハイレベルから
ローレベルに最初になったデータの位置から計算して求
めることができる。表１の場合には、１１番目のデータ
で最初にハイレベルからローレベルに変化しているか
ら、オフセット分の１．５を減じた値に遅延素子１２の
１個の遅延時間を乗じて算出できる。しかし、遅延時間
は温度により変化するから、計数値は直ちに時間に換算
することはできない。遅延時間は次のようにして求め
る。精密測定データ１０２にはハイレベルからローレベ
ルまたはローレベルからハイレベルに変化する位置があ
るが、この相隣接した２箇所の位置の間隔が、基準クロ
ック１１３の１周期に対応している。従ってこの間隔内
にある遅延素子の数で基準クロック１１３の周期を割れ
ば、遅延素子１個当たりの遅延時間を求めることができ
る。この際遅延時間の合計が基準クロックの周期の１．
５倍以上あれば、Ｄ₁からの精密測定データ１０２の中
にレベルの変化する位置が基準クロックの１周期の間に
必ず２個所出現する。

【００３３】このように、遅延時間の合計を基準クロッ
クの周期の１．５倍以上になるように、遅延素子ゲート
制御信号１０１で遅延ゲート数を設定し、相隣接したレ
ベルの変化する位置の２個所の間隔内にある遅延素子の
数で基準クロック１１３の周期を割り、遅延素子１個当
たりの遅延時間を求め、計数値を乗じて時間を求めるこ
とができる。表１の例では、６番目のデータと１６番目
のデータでローレベルからハイレベルに変化している。
この２データの番号差（１６─６）が基準クロック１１
３の周期に対応する遅延素子の数であるから、遅延素子
１個当たりの遅延時間は基準クロック１１３の周期を１
０で割れば求められる。図４の例では、データ番号１１
から１．５を減じて９．５が得られ、又本例では遅延時
間１単位は基準クロック１１３の０．１周期となってい
るから、０．１×９．５、即ち計数値は０．９５であ
り、これよりＣ点からＢ点までの精密時間が測定でき
る。

【００３４】上述のようにして、概算時間及び精密時間
を得て両者を加算すれば、概算時間と精密時間の和とし
てパルス信号の走行時間を測定することができる。

【００３５】本実施例においては、精密測定カウンタに
より時間測定精度が向上するのみでなく、併せて概算測
定カウンタが設けられているから、測定ダイナミックレ
ンジが広く、回路にＣ−ＭＯＳを使用しても充分な時間
測定分解能を得ることが可能であり、Ｃ−ＭＯＳの使用
により少消費電流で放熱板等が不要で装置が小型化とな
る効果が得られる。又、遅延素子をゲート回路で構成し
たから、時間測定回路がデジタル回路で構成可能であ
り、ＩＣ化等で部品点数が減少し小型化・低価格化が可
能になる効果がある。そして遅延ゲート数が変更できる
から、遅延時間を大きく変更可能であり、容易に広い温
度範囲で高精度の測定が可能である。又遅延時間補間の
ためのデータは、遅延素子の数と所定遅延時間との積が
基準クロックの周期の１・５倍以上としてあるから、精
密測定データと同時に抽出することができるという効果
がある。

【００３６】尚、本発明では、付加機能として温度対遅
延時間テーブルまたは換算式（温度と遅延時間の関係
は、概略１次式で近似できる。）を具備し、遅延素子の
遅延時間から温度センサ無しで温度情報を得ることも可
能である。

【００３７】尚、本発明は送信部から発信するパルス信
号が光以外の、超音波、電波等の他の信号であり、対応
する受信部により検出し走行時間を測定する装置に関す
るものであっても良いことは言うまでもない。

【００３８】

【発明の効果】以上説明したように本発明で、遅延素子
をゲート回路で構成した精密測定カウンタを設けたか
ら、小型・低価格で、且つ時間測定精度が広い温度範囲
で高い精度を確保された時間測定装置が得られた。

【図面の簡単な説明】

【図１】一実施例のブロック図。

【図２】一実施例の精密測定カウンタの回路図。

【図３】一実施例の遅延回路ブロック図。

【図４】一実施例のタイミングチャート。

【符号の説明】

１・・・・送信部２・・・・受信部５・・・・マイクロコンピュータ６・・・・論理回路７・・・・精密測定カウンタ８・・・・基準発振器９・・・・送信駆動部１０・・・・概算測定カウンタ１２・・・・遅延素子１３・・・・Ｄ−ＦＦ１０１・・・・遅延素子ゲート制御信号１０２・・・・精密測定データ１０４・・・・精密測定クロック１０５・・・・概算測定クロック１０６・・・・受信タイミング信号１０８・・・・測定開始信号１１３・・・・基準クロック

【表１】

【表２】

Claims

【特許請求の範囲】

【請求項１】パルス信号を送信する送信手段と、前記パ
ルス信号を受信し、受信タイミング信号を出力する受信
手段と、基準クロックを発振する基準発振器と、前記基
準クロックの整数部分を計数する概算測定カウンタと、
前記基準クロックの整数未満部分を計数する精密測定カ
ウンタと、前記概算測定カウンタにより計数された整数
部分の計数値と前記精密測定カウンタにより計数された
整数未満部分の計数値との加算値を用いて、前記パルス
信号の送信から受信までの走行時間を測定する演算手段
とを具備する時間測定装置において、前記精密測定カウ
ンタは、ゲート回路で構成されると共に前記基準クロッ
クを所定遅延時間遅延させる複数の遅延素子と、前記基
準クロックを保持する保持手段とを具備し、前記複数の
遅延素子は、直列に結合され、前記基準クロックに前記
所定遅延時間を逐次累加して複数の遅延した基準クロッ
クを出力し、前記保持手段は、前記受信タイミング信号
を受けて前記基準クロック及び前記複数の遅延した基準
クロックを保持して、複数の精密測定データを出力し、
前記演算手段は、前記複数の精密測定データより前記整
数未満部分の計数値を計数して前記加算値を算出するこ
とにより前記走行時間を測定することを特徴とする時間
測定装置。
【請求項２】前記ゲート回路は複数のゲートからなり、
前記演算手段は、前記基準クロックが通過する前記ゲー
トの数を可変に制御することを特徴とする請求項１に記
載の時間測定装置。
【請求項３】前記遅延素子の数と前記所定遅延時間との
積は、前記基準クロックの周期の１・５倍以上であるこ
とを特徴とする請求項１又は２に記載の時間測定装置。
【請求項４】前記所定遅延時間の変動に対応して、前記
パルス信号の出力を変動させる出力レベル確保手段を具
備することを特徴とする請求項１に記載の時間測定装
置。
【請求項５】前記演算手段は、前記所定遅延時間より温
度に関する情報を出力するための所定遅延時間−温度換
算表を具備することを特徴とする請求項１に記載の時間
測定装置。