JPH0635733A - スタック検出方式 - Google Patents
スタック検出方式Info
- Publication number
- JPH0635733A JPH0635733A JP4188484A JP18848492A JPH0635733A JP H0635733 A JPH0635733 A JP H0635733A JP 4188484 A JP4188484 A JP 4188484A JP 18848492 A JP18848492 A JP 18848492A JP H0635733 A JPH0635733 A JP H0635733A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- logical value
- stack
- transmitter
- designated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 所定ビットから構成される直列符号を連続し
て受信する受信装置におけるスタック検出方式に関し、
送信装置におけるスタック障害の診断および修復作業を
極力簡易化することを目的とする。 【構成】 伝送路３から順次到着する各直列符号ｄs か
ら、予め指定された順番のビットｂ1 乃至ｂn を抽出す
る指定ビット抽出手段１００と、指定ビット抽出手段１
００が抽出した各ビットの論理値を監視し、同一論理値
が連続することを検出する論理値連続性検出手段２００
とを設け、送信装置１においてスタック障害が発生して
いるビットを識別し、必要によりスタック障害の論理値
を検出する様に構成する。
て受信する受信装置におけるスタック検出方式に関し、
送信装置におけるスタック障害の診断および修復作業を
極力簡易化することを目的とする。 【構成】 伝送路３から順次到着する各直列符号ｄs か
ら、予め指定された順番のビットｂ1 乃至ｂn を抽出す
る指定ビット抽出手段１００と、指定ビット抽出手段１
００が抽出した各ビットの論理値を監視し、同一論理値
が連続することを検出する論理値連続性検出手段２００
とを設け、送信装置１においてスタック障害が発生して
いるビットを識別し、必要によりスタック障害の論理値
を検出する様に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、所定ビットから構成さ
れる直列符号を連続して受信する受信装置において、ス
タック障害が発生しているビットを識別するスタック検
出方式に関する。
れる直列符号を連続して受信する受信装置において、ス
タック障害が発生しているビットを識別するスタック検
出方式に関する。
【０００２】
【従来の技術】図７は従来ある符号伝送システムの一例
を示す図である。図７において、送信装置１は、それぞ
れ８ビット（ｂ1 乃至ｂ8 ）からから構成される複数の
並列符号（ｄp ）を、順次パリティ発生回路（ＰＧ）１
１に入力する。
を示す図である。図７において、送信装置１は、それぞ
れ８ビット（ｂ1 乃至ｂ8 ）からから構成される複数の
並列符号（ｄp ）を、順次パリティ発生回路（ＰＧ）１
１に入力する。
【０００３】パリティ発生回路（ＰＧ）１１は、入力さ
れた各並列符号（ｄp ）に対し、所定のパリティ検査則
に基づくパリティビット（ｐ）を作成し、並列符号（ｄ
p ）と共に並直列変換回路（ＰＳＣ）１２に伝達する。
れた各並列符号（ｄp ）に対し、所定のパリティ検査則
に基づくパリティビット（ｐ）を作成し、並列符号（ｄ
p ）と共に並直列変換回路（ＰＳＣ）１２に伝達する。
【０００４】並直列変換回路（ＰＳＣ）１２は、パリテ
ィ発生回路（ＰＧ）１１から伝達される各パリティビッ
ト（ｐ）付き並列符号（ｄp ）を直列符号（ｄs ）に変
換し、クロック信号（ｃ）、並びに各直列符号（ｄs ）
の区切りを示すフレームパルス（ｆ）と共に、伝送路３
を経由して受信装置２に転送する。
ィ発生回路（ＰＧ）１１から伝達される各パリティビッ
ト（ｐ）付き並列符号（ｄp ）を直列符号（ｄs ）に変
換し、クロック信号（ｃ）、並びに各直列符号（ｄs ）
の区切りを示すフレームパルス（ｆ）と共に、伝送路３
を経由して受信装置２に転送する。
【０００５】受信装置２においては、直並列変換回路
（ＳＰＣ）２１が伝送路３から到着するパリティビット
（ｐ）付き直列符号（ｄs ）を、同時に到着するクロッ
ク信号（ｃ）およびフレームパルス（ｆ）を基準として
パリティビット（ｐ）付き並列符号（ｄp ）に変換し、
パリティ検査回路（ＰＣ）２２に伝達する。
（ＳＰＣ）２１が伝送路３から到着するパリティビット
（ｐ）付き直列符号（ｄs ）を、同時に到着するクロッ
ク信号（ｃ）およびフレームパルス（ｆ）を基準として
パリティビット（ｐ）付き並列符号（ｄp ）に変換し、
パリティ検査回路（ＰＣ）２２に伝達する。
【０００６】パリティ検査回路（ＰＣ）２２は、直並列
変換回路（ＳＰＣ）２１から伝達される各パリティビッ
ト（ｐ）付き並列符号（ｄp ）に対し、前記検査則に基
づくパリティ検査を実行し、誤りの無い並列符号
（ｄp ）を出力する。
変換回路（ＳＰＣ）２１から伝達される各パリティビッ
ト（ｐ）付き並列符号（ｄp ）に対し、前記検査則に基
づくパリティ検査を実行し、誤りの無い並列符号
（ｄp ）を出力する。
【０００７】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある符号伝送システムにおいては、送信装
置１においてパリティビット（ｐ）を作成し、直列符号
（ｄs ）に付加して受信装置２に転送し、受信装置２に
おいて受信したパリティビット（ｐ）付き直列符号（ｄ
s ）に対して所定のパリティ検査を実行し、一ビットの
誤りを検出することは可能であったが、何れのビット
（ｂi ）（但しｉは１乃至８の何れか）が誤っているか
迄は識別出来なかった。
な如く、従来ある符号伝送システムにおいては、送信装
置１においてパリティビット（ｐ）を作成し、直列符号
（ｄs ）に付加して受信装置２に転送し、受信装置２に
おいて受信したパリティビット（ｐ）付き直列符号（ｄ
s ）に対して所定のパリティ検査を実行し、一ビットの
誤りを検出することは可能であったが、何れのビット
（ｂi ）（但しｉは１乃至８の何れか）が誤っているか
迄は識別出来なかった。
【０００８】従って、例えば送信装置１において、並列
符号（ｄp ）を構成する何れかのビット（ｂi ）の論理
値が論理“０”または論理“１”の何れかに固着する障
害（以後本文においては、かかる障害を「スタック障
害」と称する）が発生しても、スタック障害の発生した
ビット迄は識別出来ず、送信装置１における診断および
修復作業に手間取る問題があった。
符号（ｄp ）を構成する何れかのビット（ｂi ）の論理
値が論理“０”または論理“１”の何れかに固着する障
害（以後本文においては、かかる障害を「スタック障
害」と称する）が発生しても、スタック障害の発生した
ビット迄は識別出来ず、送信装置１における診断および
修復作業に手間取る問題があった。
【０００９】本発明は、送信装置におけるスタック障害
の診断および修復作業を極力簡易化することを目的とす
る。
の診断および修復作業を極力簡易化することを目的とす
る。
【００１０】
【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１は送信装置、２は受信装
置、３は伝送路である。
す図である。図１において、１は送信装置、２は受信装
置、３は伝送路である。
【００１１】１００は、本発明により受信装置２に設け
られた指定ビット抽出手段である。２００は、本発明に
より受信装置２に設けられた論理値連続性検出手段であ
る。
られた指定ビット抽出手段である。２００は、本発明に
より受信装置２に設けられた論理値連続性検出手段であ
る。
【００１２】
【作用】送信装置１は、それぞれ所定数のビット（ｂ1
乃至ｂn ）から構成される複数の並列符号（ｄp ）を順
次直列符号（ｄs ）に並直列変換し、伝送路３に送出
し、また受信装置２は、伝送路３を経由して転送される
直列符号（ｄs ）を順次受信する。
乃至ｂn ）から構成される複数の並列符号（ｄp ）を順
次直列符号（ｄs ）に並直列変換し、伝送路３に送出
し、また受信装置２は、伝送路３を経由して転送される
直列符号（ｄs ）を順次受信する。
【００１３】指定ビット抽出手段１００は、伝送路３か
ら順次到着する各直列符号（ｄs ）から、予め指定され
た順番のビット（ｂ1 乃至ｂn ）を抽出する。論理値連
続性検出手段２００は、指定ビット抽出手段１００が抽
出した各ビット（ｂ1 乃至ｂn ）の論理値を監視し、同
一論理値が連続することを検出する。
ら順次到着する各直列符号（ｄs ）から、予め指定され
た順番のビット（ｂ1 乃至ｂn ）を抽出する。論理値連
続性検出手段２００は、指定ビット抽出手段１００が抽
出した各ビット（ｂ1 乃至ｂn ）の論理値を監視し、同
一論理値が連続することを検出する。
【００１４】受信装置２は、論理値連続性検出手段２０
０の検査結果に基づき、送信装置１においてスタック障
害が発生しているビットを識別する。なお論理値連続性
検出手段２００は、スタック障害が発生していることを
識別したビット（ｂ1 乃至ｂn ）の論理値を検出するこ
とが考慮される。
０の検査結果に基づき、送信装置１においてスタック障
害が発生しているビットを識別する。なお論理値連続性
検出手段２００は、スタック障害が発生していることを
識別したビット（ｂ1 乃至ｂn ）の論理値を検出するこ
とが考慮される。
【００１５】従って、送信装置から送信される符号内
で、スタック障害が発生しているビットが受信装置にお
いて識別可能となり、送信装置における診断および修復
作業が大幅に簡易化される。
で、スタック障害が発生しているビットが受信装置にお
いて識別可能となり、送信装置における診断および修復
作業が大幅に簡易化される。
【００１６】
【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例による符号伝送システムを
示す図であり、図３は図２における並直列変換回路の一
例を示す図であり、図４は図２における指定ビット抽出
回路の一例を示す図であり、図５は図２におけるスタッ
ク検出回路の一例を示す図であり、図６は本発明の一実
施例による信号波形を示す図である。なお、全図を通じ
て同一符号は同一対象物を示す。
る。図２は本発明の一実施例による符号伝送システムを
示す図であり、図３は図２における並直列変換回路の一
例を示す図であり、図４は図２における指定ビット抽出
回路の一例を示す図であり、図５は図２におけるスタッ
ク検出回路の一例を示す図であり、図６は本発明の一実
施例による信号波形を示す図である。なお、全図を通じ
て同一符号は同一対象物を示す。
【００１７】図２においては、図１における指定ビット
抽出手段１００として、図４に示される如く、変換回路
（ＣＤＲ）２３１、計数回路（ＣＮＴ）２３２およびフ
リップフロップ（ＦＦ）２３３から構成される指定ビッ
ト抽出回路（ＢＳ）２３が設けられ、また図１における
論理値連続性検出手段２００として、図５に示される如
く、フリップフロップ（ＦＦ）２４１、２４２、２４
４、排他論理和ゲート２４３および論理積ゲート２４５
から構成されるスタック検出回路（ＳＤ）２４が設けら
れている。
抽出手段１００として、図４に示される如く、変換回路
（ＣＤＲ）２３１、計数回路（ＣＮＴ）２３２およびフ
リップフロップ（ＦＦ）２３３から構成される指定ビッ
ト抽出回路（ＢＳ）２３が設けられ、また図１における
論理値連続性検出手段２００として、図５に示される如
く、フリップフロップ（ＦＦ）２４１、２４２、２４
４、排他論理和ゲート２４３および論理積ゲート２４５
から構成されるスタック検出回路（ＳＤ）２４が設けら
れている。
【００１８】図２乃至図６において、送信装置１には、
図３に示される如く、計数回路（ＣＮＴ）１３１および
多重化回路（ＭＵＸ）１３２から構成される並直列変換
回路（ＰＳＣ）１３が設けられている。
図３に示される如く、計数回路（ＣＮＴ）１３１および
多重化回路（ＭＵＸ）１３２から構成される並直列変換
回路（ＰＳＣ）１３が設けられている。
【００１９】計数回路（ＣＮＴ）１３１は、ロード端子
（ＬＤ）にフレームパルス（ｆ）が入力される度に初期
設定された後、クロック端子（ＣＫ）に入力されるクロ
ック信号（ｃ）を計数し、出力端子（Ｑ1 、Ｑ2 、
Ｑ3 ）から計数値（ｑ1 、ｑ2 、ｑ3 ）を出力する。
（ＬＤ）にフレームパルス（ｆ）が入力される度に初期
設定された後、クロック端子（ＣＫ）に入力されるクロ
ック信号（ｃ）を計数し、出力端子（Ｑ1 、Ｑ2 、
Ｑ3 ）から計数値（ｑ1 、ｑ2 、ｑ3 ）を出力する。
【００２０】多重化回路（ＭＵＸ）１３２は、入力端子
（Ｄ1 乃至Ｄ8 ）から順次入力される、それぞれ８ビッ
ト（ｂ1 乃至ｂ8 ）から構成される複数の並列符号（ｄ
p ）を、選択端子（Ｓ1 、Ｓ2 、Ｓ3 ）から入力される
計数値（ｑ1 、ｑ2 、ｑ3 ）に基づき順次選択すること
により直列符号（ｄs ）に変換し、クロック信号（ｃ）
およびフレームパルス（ｆ）と共に、伝送路３を経由し
て受信装置２に転送する。
（Ｄ1 乃至Ｄ8 ）から順次入力される、それぞれ８ビッ
ト（ｂ1 乃至ｂ8 ）から構成される複数の並列符号（ｄ
p ）を、選択端子（Ｓ1 、Ｓ2 、Ｓ3 ）から入力される
計数値（ｑ1 、ｑ2 、ｑ3 ）に基づき順次選択すること
により直列符号（ｄs ）に変換し、クロック信号（ｃ）
およびフレームパルス（ｆ）と共に、伝送路３を経由し
て受信装置２に転送する。
【００２１】受信装置２において、伝送路３から到着す
る直列符号（ｄs ）を構成する各ビット（ｂ1 乃至
ｂ8 ）の何れかに、スタック障害が発生しているか否か
を検査する場合には、検査対象とするビット（ｂi ）を
指定するビット指定信号（ｓi ）を、指定ビット抽出回
路（ＢＳ）２３を構成する変換回路（ＣＤＲ）２３１の
入力端子（Ｄ1 乃至Ｄ8 ）に入力する。
る直列符号（ｄs ）を構成する各ビット（ｂ1 乃至
ｂ8 ）の何れかに、スタック障害が発生しているか否か
を検査する場合には、検査対象とするビット（ｂi ）を
指定するビット指定信号（ｓi ）を、指定ビット抽出回
路（ＢＳ）２３を構成する変換回路（ＣＤＲ）２３１の
入力端子（Ｄ1 乃至Ｄ8 ）に入力する。
【００２２】変換回路（ＣＤＲ）２３１は、入力端子
（Ｄ1 乃至Ｄ8 ）に入力されるビット指定信号（ｓi ）
を、三ビットから成るビット指定符号（ｔ1 、ｔ2 、ｔ
3 ）に変換して出力端子（Ｑ1 、Ｑ2 、Ｑ3 ）から出力
し、計数回路（ＣＮＴ）２３２の入力端子（Ｄ1 、
Ｄ2 、Ｄ3 ）に入力する。
（Ｄ1 乃至Ｄ8 ）に入力されるビット指定信号（ｓi ）
を、三ビットから成るビット指定符号（ｔ1 、ｔ2 、ｔ
3 ）に変換して出力端子（Ｑ1 、Ｑ2 、Ｑ3 ）から出力
し、計数回路（ＣＮＴ）２３２の入力端子（Ｄ1 、
Ｄ2 、Ｄ3 ）に入力する。
【００２３】なお、ビット指定符号（ｔ1 、ｔ2 、
ｔ3 ）の変換方式に就いては、後述する。計数回路（Ｃ
ＮＴ）２３２は、ロード端子（ＬＤ）に伝送路３から到
着するフレームパルス（ｆ）が入力されると、変換回路
（ＣＤＲ）２３１から入力端子（Ｄ1 、Ｄ2 、Ｄ3 ）に
入力されるビット指定符号（ｔ1 、ｔ2 、ｔ3 ）をロー
ドした後、伝送路３から到着し、クロック端子（ＣＫ）
に入力されるクロック信号（ｃ）を計数し、出力端子
（Ｑ3 ）から出力するビット抽出信号（ｕ）をフリップ
フロップ（ＦＦ）２３３のクロック端子（ＣＫ）に入力
する。
ｔ3 ）の変換方式に就いては、後述する。計数回路（Ｃ
ＮＴ）２３２は、ロード端子（ＬＤ）に伝送路３から到
着するフレームパルス（ｆ）が入力されると、変換回路
（ＣＤＲ）２３１から入力端子（Ｄ1 、Ｄ2 、Ｄ3 ）に
入力されるビット指定符号（ｔ1 、ｔ2 、ｔ3 ）をロー
ドした後、伝送路３から到着し、クロック端子（ＣＫ）
に入力されるクロック信号（ｃ）を計数し、出力端子
（Ｑ3 ）から出力するビット抽出信号（ｕ）をフリップ
フロップ（ＦＦ）２３３のクロック端子（ＣＫ）に入力
する。
【００２４】ビット抽出信号（ｕ）は、クロック信号
（ｃ）の八倍の周期を有する信号となるが、位相はフレ
ームパルス（ｆ）によりロードされるビット指定符号
（ｔ1 、ｔ2 、ｔ3 ）により変化する。
（ｃ）の八倍の周期を有する信号となるが、位相はフレ
ームパルス（ｆ）によりロードされるビット指定符号
（ｔ1 、ｔ2 、ｔ3 ）により変化する。
【００２５】ここで、変換回路（ＣＤＲ）２３１におけ
る変換方式を、ビット指定信号（ｓ 1 ）が入力された場
合にはクロック信号（ｃ）を一個計数した時点でビット
抽出信号（ｕ）〔以後ビット指定信号（ｓi ）が入力さ
れた場合のビット抽出信号を（ｕi ）と称する〕が論理
“１”に設定され、ビット指定信号（ｓ2 ）が入力され
た場合にはクロック信号（ｃ）を二個計数した時点でビ
ット抽出信号（ｕ2 ）が論理“１”に設定され、以下同
様に、ビット指定信号（ｓ8 ）が入力された場合にはク
ロック信号（ｃ）を八個計数した時点でビット抽出信号
（ｕ8 ）が論理“１”に設定される如きビット指定符号
（ｔ1 、ｔ2 、ｔ3 ）に変換する如く設定することとす
ると、各ビット抽出信号（ｕ1 ）乃至（ｕ8 ）は、伝送
路３から到着する直列符号（ｄs ）およびフレームパル
ス（ｆ）に対し、図６に示す如き位相関係を有する。
る変換方式を、ビット指定信号（ｓ 1 ）が入力された場
合にはクロック信号（ｃ）を一個計数した時点でビット
抽出信号（ｕ）〔以後ビット指定信号（ｓi ）が入力さ
れた場合のビット抽出信号を（ｕi ）と称する〕が論理
“１”に設定され、ビット指定信号（ｓ2 ）が入力され
た場合にはクロック信号（ｃ）を二個計数した時点でビ
ット抽出信号（ｕ2 ）が論理“１”に設定され、以下同
様に、ビット指定信号（ｓ8 ）が入力された場合にはク
ロック信号（ｃ）を八個計数した時点でビット抽出信号
（ｕ8 ）が論理“１”に設定される如きビット指定符号
（ｔ1 、ｔ2 、ｔ3 ）に変換する如く設定することとす
ると、各ビット抽出信号（ｕ1 ）乃至（ｕ8 ）は、伝送
路３から到着する直列符号（ｄs ）およびフレームパル
ス（ｆ）に対し、図６に示す如き位相関係を有する。
【００２６】フリップフロップ（ＦＦ）２３３は、クロ
ック端子（ＣＫ）に入力されるビット抽出信号（ｕi ）
が論理“１”に設定されると、入力端子（Ｄ）に入力さ
れる直列符号（ｄs ）のビット（ｂi ）を保持し、出力
端子（Ｑ）から抽出ビット（ｖi ）として出力し、スタ
ック検出回路（ＳＤ）２４に伝達する。
ック端子（ＣＫ）に入力されるビット抽出信号（ｕi ）
が論理“１”に設定されると、入力端子（Ｄ）に入力さ
れる直列符号（ｄs ）のビット（ｂi ）を保持し、出力
端子（Ｑ）から抽出ビット（ｖi ）として出力し、スタ
ック検出回路（ＳＤ）２４に伝達する。
【００２７】以上により、指定ビット抽出回路（ＢＳ）
２３は、伝送路３から直列符号（ｄ s ）がフレームパル
ス（ｆ）に同期して到着する度に、ビット指定信号（ｓ
i ）により指定されたビット（ｂi ）を抽出ビット（ｖ
i ）として抽出し、スタック検出回路（ＳＤ）２４に伝
達することとなる。
２３は、伝送路３から直列符号（ｄ s ）がフレームパル
ス（ｆ）に同期して到着する度に、ビット指定信号（ｓ
i ）により指定されたビット（ｂi ）を抽出ビット（ｖ
i ）として抽出し、スタック検出回路（ＳＤ）２４に伝
達することとなる。
【００２８】スタック検出回路（ＳＤ）２４において
は、フリップフロップ（ＦＦ）２４１および２４２が、
それぞれクロック端子（ＣＫ）に、フレームパルス
（ｆ）を二分周し、且つ位相が互いに１８０度異なるク
ロック信号（ｃA ）および（ｃB ）を入力され、また入
力端子（Ｄ）に、指定ビット抽出回路（ＢＳ）２３から
伝達される抽出ビット（ｖi ）を入力されている。
は、フリップフロップ（ＦＦ）２４１および２４２が、
それぞれクロック端子（ＣＫ）に、フレームパルス
（ｆ）を二分周し、且つ位相が互いに１８０度異なるク
ロック信号（ｃA ）および（ｃB ）を入力され、また入
力端子（Ｄ）に、指定ビット抽出回路（ＢＳ）２３から
伝達される抽出ビット（ｖi ）を入力されている。
【００２９】従ってフリップフロップ（ＦＦ）２４１お
よび２４２は、指定ビット抽出回路（ＢＳ）２３からフ
レームパルス（ｆ）に同期して伝達される抽出ビット
（ｖi）を交互に保持し、各出力端子（Ｑ）からそれぞ
れ抽出ビット論理値（ｗA ）および（ｗB ）として出力
し、排他論理和ゲート２４３および論理積ゲート２４５
に入力する。
よび２４２は、指定ビット抽出回路（ＢＳ）２３からフ
レームパルス（ｆ）に同期して伝達される抽出ビット
（ｖi）を交互に保持し、各出力端子（Ｑ）からそれぞ
れ抽出ビット論理値（ｗA ）および（ｗB ）として出力
し、排他論理和ゲート２４３および論理積ゲート２４５
に入力する。
【００３０】例えば図６に示される如く、フレームパル
ス（ｆ1 ）、（ｆ2 ）、（ｆ3 ）、（ｆ4 ）、
（ｆ5 ）、（ｆ6 ）、……に同期して抽出ビット
（ｖi1）、（ｖi2）、（ｖi3）、（ｖi4）、（ｖi5）、
（ｖi6）、……が伝達されるとすると、フリップフロッ
プ（ＦＦ）２４１は抽出ビット（ｖi1）、（ｖi3）、
（ｖi5）、……の論理値を保持して抽出ビット論理値
（ｗA1）、（ｗA3）、（ｗA5）、……として出力し、フ
リップフロップ（ＦＦ）２４２は抽出ビット（ｖi2）、
（ｖi4）、（ｖi6）、……の論理値を保持して抽出ビッ
ト論理値（ｗA2）、（ｗA4）、（ｗ A6）、……として出
力する。
ス（ｆ1 ）、（ｆ2 ）、（ｆ3 ）、（ｆ4 ）、
（ｆ5 ）、（ｆ6 ）、……に同期して抽出ビット
（ｖi1）、（ｖi2）、（ｖi3）、（ｖi4）、（ｖi5）、
（ｖi6）、……が伝達されるとすると、フリップフロッ
プ（ＦＦ）２４１は抽出ビット（ｖi1）、（ｖi3）、
（ｖi5）、……の論理値を保持して抽出ビット論理値
（ｗA1）、（ｗA3）、（ｗA5）、……として出力し、フ
リップフロップ（ＦＦ）２４２は抽出ビット（ｖi2）、
（ｖi4）、（ｖi6）、……の論理値を保持して抽出ビッ
ト論理値（ｗA2）、（ｗA4）、（ｗ A6）、……として出
力する。
【００３１】排他論理和ゲート２４３は、フリップフロ
ップ（ＦＦ）２４１および２４２から入力される抽出ビ
ット論理値（ｗA ）および（ｗB ）の排他論理加算し、
結果を排他論理和出力（ｘj ）として出力し、フリップ
フロップ（ＦＦ）２４４の入力端子（Ｄ）に入力する。
ップ（ＦＦ）２４１および２４２から入力される抽出ビ
ット論理値（ｗA ）および（ｗB ）の排他論理加算し、
結果を排他論理和出力（ｘj ）として出力し、フリップ
フロップ（ＦＦ）２４４の入力端子（Ｄ）に入力する。
【００３２】その結果、排他論理和出力（ｘj ）は、フ
リップフロップ（ＦＦ）２４１および２４２から同時点
に出力される抽出ビット論理値（ｗA ）および（ｗB ）
の論理値が、一致している場合には論理“０”に設定さ
れるが、不一致の場合には論理“１”に設定される。
リップフロップ（ＦＦ）２４１および２４２から同時点
に出力される抽出ビット論理値（ｗA ）および（ｗB ）
の論理値が、一致している場合には論理“０”に設定さ
れるが、不一致の場合には論理“１”に設定される。
【００３３】従って、排他論理和出力（ｘj ）は、指定
ビット抽出回路（ＢＳ）２３から連続して出力される抽
出ビット（ｖij）の論理値が不変の場合には論理“０”
に設定されるが、論理値が変化した場合には論理“１”
に設定される。
ビット抽出回路（ＢＳ）２３から連続して出力される抽
出ビット（ｖij）の論理値が不変の場合には論理“０”
に設定されるが、論理値が変化した場合には論理“１”
に設定される。
【００３４】フリップフロップ（ＦＦ）２４４は、入力
端子（Ｄ）に排他論理和出力（ｘj）を入力され、クロ
ック端子（ＣＫ）にフレームパルス（ｆ）に同期してク
ロック信号（ｃC ）を入力されることにより、排他論理
和出力（ｘj ）の論理値を保持し、出力端子（Ｑ）から
スタック検出信号（ｓd ）として出力する。
端子（Ｄ）に排他論理和出力（ｘj）を入力され、クロ
ック端子（ＣＫ）にフレームパルス（ｆ）に同期してク
ロック信号（ｃC ）を入力されることにより、排他論理
和出力（ｘj ）の論理値を保持し、出力端子（Ｑ）から
スタック検出信号（ｓd ）として出力する。
【００３５】即ちスタック検出信号（ｓd ）は、ビット
指定信号（ｓi ）により指定されたビット（ｂi ）に、
送信装置１においてスタック障害が発生しており、抽出
ビット（ｖi ）の論理値が不変の場合には論理“０”に
設定され、またビット指定信号（ｓi ）により指定され
たビット（ｂi ）に、送信装置１においてスタック障害
が発生しておらず、抽出ビット（ｖi ）の論理値が変化
する場合には論理“１”に設定されることとなる。
指定信号（ｓi ）により指定されたビット（ｂi ）に、
送信装置１においてスタック障害が発生しており、抽出
ビット（ｖi ）の論理値が不変の場合には論理“０”に
設定され、またビット指定信号（ｓi ）により指定され
たビット（ｂi ）に、送信装置１においてスタック障害
が発生しておらず、抽出ビット（ｖi ）の論理値が変化
する場合には論理“１”に設定されることとなる。
【００３６】従って受信装置２は、スタック検出信号
（ｓd ）の論理値を監視し、論理“１”に設定されてい
る場合には、送信装置１において指定されたビット（ｂ
i ）にスタック障害が発生していないが、論理“０”に
設定されている場合には、送信装置１において、指定さ
れたビット（ｂi ）にスタック障害が発生していると判
定することが可能となる。
（ｓd ）の論理値を監視し、論理“１”に設定されてい
る場合には、送信装置１において指定されたビット（ｂ
i ）にスタック障害が発生していないが、論理“０”に
設定されている場合には、送信装置１において、指定さ
れたビット（ｂi ）にスタック障害が発生していると判
定することが可能となる。
【００３７】更に論理積ゲート２４５は、フリップフロ
ップ（ＦＦ）２４１および２４２から入力される抽出ビ
ット論理値（ｗA ）および（ｗB ）の論理積を取り、結
果を論理値表示信号（ｈｏ）として出力する。
ップ（ＦＦ）２４１および２４２から入力される抽出ビ
ット論理値（ｗA ）および（ｗB ）の論理積を取り、結
果を論理値表示信号（ｈｏ）として出力する。
【００３８】論理値表示信号（ｈｏ）は、抽出ビット論
理値（ｗA ）および（ｗB ）が共に論理“１”に設定さ
れる場合には論理“１”に設定され、また抽出ビット論
理値（ｗA ）および（ｗB ）が共に論理“０”に設定さ
れる場合には論理“０”に設定される。
理値（ｗA ）および（ｗB ）が共に論理“１”に設定さ
れる場合には論理“１”に設定され、また抽出ビット論
理値（ｗA ）および（ｗB ）が共に論理“０”に設定さ
れる場合には論理“０”に設定される。
【００３９】従って受信装置２は、スタック検出信号
（ｓd ）の監視結果により、送信装置１において指定さ
れたビット（ｂi ）にスタック障害が発生していると判
定した場合に、更に論理値表示信号（ｈｏ）の論理値を
解析し、論理値表示信号（ｈｏ）が論理“１”に設定さ
れていれば、送信装置１において指定されたビット（ｂ
i ）が論理“１”にスタックした障害が発生し、また論
理値表示信号（ｈｏ）が論理“０”に設定されていれ
ば、送信装置１において、指定されたビット（ｂi）が
論理“０”にスタックした障害が発生していると判定す
ることが可能となる。
（ｓd ）の監視結果により、送信装置１において指定さ
れたビット（ｂi ）にスタック障害が発生していると判
定した場合に、更に論理値表示信号（ｈｏ）の論理値を
解析し、論理値表示信号（ｈｏ）が論理“１”に設定さ
れていれば、送信装置１において指定されたビット（ｂ
i ）が論理“１”にスタックした障害が発生し、また論
理値表示信号（ｈｏ）が論理“０”に設定されていれ
ば、送信装置１において、指定されたビット（ｂi）が
論理“０”にスタックした障害が発生していると判定す
ることが可能となる。
【００４０】以上の説明から明らかな如く、本実施例に
よれば、受信装置２において送信装置１から伝送路３を
経由して転送された直列符号（ｄs ）の各ビット
（ｂi ）をビット指定信号（ｓi ）により指定し、指定
したビット（ｂi ）にスタック障害が発生しているか否
かを識別することが可能となり、更にスタック障害の発
生したビット（ｂi ）が、論理“１”および論理“０”
の何れにスタックしているかも識別可能となり、診断お
よび修復作業が大幅に簡易化される。
よれば、受信装置２において送信装置１から伝送路３を
経由して転送された直列符号（ｄs ）の各ビット
（ｂi ）をビット指定信号（ｓi ）により指定し、指定
したビット（ｂi ）にスタック障害が発生しているか否
かを識別することが可能となり、更にスタック障害の発
生したビット（ｂi ）が、論理“１”および論理“０”
の何れにスタックしているかも識別可能となり、診断お
よび修復作業が大幅に簡易化される。
【００４１】なお、図２乃至図６はあく迄本発明の一実
施例に過ぎず、例えば指定ビット抽出手段１００および
論理値連続性検出手段２００の構成は図示されるものに
限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。また本
発明の対象とする並列符号（ｄp ）および直列符号（ｄ
s ）は８ビット構成に限定されることは無く、他に幾多
の変形が考慮されるが、何れの場合にも本発明の効果は
変わらない。
施例に過ぎず、例えば指定ビット抽出手段１００および
論理値連続性検出手段２００の構成は図示されるものに
限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。また本
発明の対象とする並列符号（ｄp ）および直列符号（ｄ
s ）は８ビット構成に限定されることは無く、他に幾多
の変形が考慮されるが、何れの場合にも本発明の効果は
変わらない。
【００４２】
【発明の効果】以上、本発明によれば、前記符号伝送シ
ステムにおいて、送信装置から送信される符号内で、ス
タック障害が発生しているビットが受信装置において識
別可能となり、送信装置における診断および修復作業が
大幅に簡易化される。
ステムにおいて、送信装置から送信される符号内で、ス
タック障害が発生しているビットが受信装置において識
別可能となり、送信装置における診断および修復作業が
大幅に簡易化される。
【図１】 本発明の原理を示す図
【図２】 本発明の一実施例による符号伝送システムを
示す図
示す図
【図３】 図２における並直列変換回路の一例を示す図
【図４】 図２における指定ビット抽出回路の一例を示
す図
す図
【図５】 図２におけるスタック検出回路の一例を示す
図
図
【図６】 本発明の一実施例による信号波形を示す図
【図７】 従来ある符号伝送システムの一例を示す図
１ 送信装置 ２ 受信装置 ３ 伝送路 １１ パリティ発生回路（ＰＧ） １２、１３ 並直列変換回路（ＰＳＣ） ２１ 直並列変換回路（ＳＰＣ） ２２ パリティ検査回路（ＰＣ） ２３ 指定ビット抽出回路（ＢＳ） ２４ スタック検出回路（ＳＤ） １００ 指定ビット抽出手段 １３１ 計数回路（ＣＮＴ） １３２ 多重化回路（ＭＵＸ） ２００ 論理値連続性検出手段 ２３１ 変換回路（ＣＤＲ） ２３２ 計数回路（ＣＮＴ） ２３３、２４１、２４２、２４４ フリップフロップ
（ＦＦ） ２４３ 排他論理和ゲート ２４５ 論理積ゲート
（ＦＦ） ２４３ 排他論理和ゲート ２４５ 論理積ゲート
Claims (2)
- 【請求項１】 送信装置（１）から、それぞれ所定数の
ビット（ｂ1 乃至ｂ n ）から構成される複数の並列符号
（ｄp ）を順次並直列変換して伝送路（３）に送出され
る直列符号（ｄs ）を順次受信する受信装置（２）にお
いて、 前記伝送路（３）から順次到着する各直列符号（ｄs ）
から、予め指定された順番のビット（ｂi ）を抽出する
指定ビット抽出手段（１００）と、 前記指定ビット抽出手段（１００）が抽出した各ビット
（ｂ1 乃至ｂn ）の論理値を監視し、同一論理値が連続
することを検出する論理値連続性検出手段（２００）と
を設け、 前記送信装置（１）においてスタック障害が発生してい
るビットを識別することを特徴とするスタック検出方
式。 - 【請求項２】 前記論理値連続性検出手段（２００）
は、前記スタック障害を識別したビット（ｂ1 乃至
ｂn ）の論理値を検出することを特徴とする請求項１記
載のスタック検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188484A JPH0635733A (ja) | 1992-07-16 | 1992-07-16 | スタック検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188484A JPH0635733A (ja) | 1992-07-16 | 1992-07-16 | スタック検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0635733A true JPH0635733A (ja) | 1994-02-10 |
Family
ID=16224544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188484A Pending JPH0635733A (ja) | 1992-07-16 | 1992-07-16 | スタック検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635733A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100350484B1 (ko) * | 1998-11-23 | 2002-08-28 | 삼성전자 주식회사 | 저장 디바이스에서 스택과 관련된 커랩션을 검출하기 위한장치 및 방법 |
| US6797207B2 (en) | 1997-12-16 | 2004-09-28 | Asahi Kasei Emd Corporation | Process for producing organic thin film |
| JP2015018315A (ja) * | 2013-07-09 | 2015-01-29 | 富士通株式会社 | ストレージ制御装置、制御装置および制御プログラム |
| JP2019109842A (ja) * | 2017-12-20 | 2019-07-04 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
-
1992
- 1992-07-16 JP JP4188484A patent/JPH0635733A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797207B2 (en) | 1997-12-16 | 2004-09-28 | Asahi Kasei Emd Corporation | Process for producing organic thin film |
| KR100350484B1 (ko) * | 1998-11-23 | 2002-08-28 | 삼성전자 주식회사 | 저장 디바이스에서 스택과 관련된 커랩션을 검출하기 위한장치 및 방법 |
| JP2015018315A (ja) * | 2013-07-09 | 2015-01-29 | 富士通株式会社 | ストレージ制御装置、制御装置および制御プログラム |
| JP2019109842A (ja) * | 2017-12-20 | 2019-07-04 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| US3965294A (en) | Method of and apparatus for testing transmission line carrying bipolar PCM signals | |
| US3335224A (en) | Signal distortion detection by sampling digital diphase signals at twice the bit repetition rate | |
| US5343482A (en) | Method and apparatus for detecting pulse density violations in T1 transmission | |
| JPH0635733A (ja) | スタック検出方式 | |
| JP3217993B2 (ja) | パリティチェック回路 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JPS6223231A (ja) | パリテイ計数回路 | |
| KR0135213B1 (ko) | 소네트(sonet)신호 전송중 프레임 에러 감지 회로 | |
| KR100212051B1 (ko) | 데이타 수신 장치 및 방법 | |
| JPH04157938A (ja) | 通信システムにおける通信エラー検出方法 | |
| JPH0420138A (ja) | シリアルデータ伝送システム | |
| JPS61236233A (ja) | 伝送系監視装置 | |
| JPH01218144A (ja) | 伝送路符号誤り監視方式 | |
| JPS63312743A (ja) | リング型ネットワ−クの障害検出機構 | |
| JPH04267631A (ja) | パリティビット付加方式 | |
| JPH01253337A (ja) | マルチフレーム同期検定回路 | |
| JPS5940338B2 (ja) | デイジタル信号受信処理装置 | |
| JPS62150945A (ja) | 伝送路監視方式 | |
| JPS6223250A (ja) | パリテイ計数回路 | |
| JPH04255129A (ja) | 時分割多重通信回線用制御回路 | |
| JPH01231527A (ja) | Ｃビツト則誤り検出方式 | |
| JPH0191545A (ja) | 自己診断回路 | |
| JPH02272988A (ja) | 回線編集装置の通話路監視方式 | |
| JPS61237543A (ja) | 伝送系監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |