JPH06351151A

JPH06351151A - 過電流保護装置

Info

Publication number: JPH06351151A
Application number: JP16046093A
Authority: JP
Inventors: Masaya Maruo; 昌也圓尾
Original assignee: Individual
Current assignee: Individual
Priority date: 1993-06-05
Filing date: 1993-06-05
Publication date: 1994-12-22
Anticipated expiration: 2015-12-04
Also published as: JP3113931B2

Abstract

(57)【要約】【目的】ラッシュカレントや過電流を、定常電流の
１．５〜３倍程度に抑えて、負荷回路に大きなラッシュ
カレントや過電流が流れるのを防ぎ、そして、過電流が
長く続く場合、その過電流を遮断する。【構成】Ｐ型エンハンスメント形ＭＯＳ１のゲート
に、第２の定電流回路と、過電流遮断回路を直列に接続
し、その過電流遮断回路の他端を、第１の定電流回路を
通じてゲート電圧の供給箇所に接続すると同時に、ダイ
オード11を通じてＰ型エンハンスメント形ＭＯＳ１のド
レインに接続し、Ｐ型エンハンスメント形ＭＯＳ１のソ
ースとゲートとの間にツェナー・ダイオード２と抵抗３
を並列に接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、負荷である回路を過電
流から保護する過電流保護装置に関するものである。

【０００２】

【従来の技術】負荷に直列に接続して、過電流から負荷
を保護する装置として、ヒューズやブレーカ等が使用さ
れている。

【０００３】

【発明が解決しようとする課題】ヒューズやブレーカ
は、電源投入時のラッシュカレントを、そのまま負荷に
流す。また、過電流が流れる場合、短時間であっても、
過電流が負荷回路を流れる。ラッシュカレントや過電流
が流れると、その度に、正常な回路部品にストレスを与
え、部品を劣化させ、それが新たな負荷回路の故障の原
因になるという問題がある。

【０００４】本発明者は、ラッシュカレントが流れよう
とする場合、電源投入時のラッシュカレント状態が終わ
るまで、定常電流の１．５〜２倍程度にラッシュカレン
トを抑え、その後、定常電流を流し、そして、また、過
電流が流れようとする場合、ある時間、定常電流の１．
５〜２倍程度に過電流を抑え、短時間で過電流状態が終
われば、その後、定常電流を流し、まだ、過電流状態が
続く時は、回路を遮断する過電流保護装置を、特願平４
−９８３５１において提供した。

【０００５】本発明者の先の発明は、エンハンスメント
形ＭＯＳのゲートとドレインの間に、過電流遮断回路を
接続した２端子の過電流保護装置であるが、ソース・ド
レイン間における電圧降下がゲート電圧になる構造の２
端子であるために、エンハンスメント形ＭＯＳのソース
とドレインの間に電圧が徐々に掛かった場合、ドレイン
電流は、最初は流れず、ソース・ドレイン間の電圧降下
（ゲート電圧）がシュレッショルド電圧以上になって、
流れ始める。そのために、定常電流（定格電流）が流れ
る時、ソース・ドレイン間の電圧降下が１．５Ｖ程度に
なった。

【０００６】本発明は、エンハンスメント形ＭＯＳのゲ
ートとドレインの間に、過電流遮断回路を接続した過電
流保護装置であるが、ゲート電圧を別のところから供給
する３端子構造とすることによって、ゲート電圧をシュ
レッショルド電圧以上にし、定常電流が流れる時のソー
ス・ドレイン間の電圧降下が０．８Ｖ程度の過電流保護
装置を提供する事を目的とする。

【０００７】

【課題を解決するための手段】本発明の過電流保護装置
は、次のように構成されている。Ｎ型とＰ型のディプレ
ッション形ＭＯＳで構成し、電圧が掛かると電流は流れ
始め、ある決められた大きさ以上の電流が流れると遮断
する過電流遮断回路の一端を、エンハンスメント形ＭＯ
Ｓのゲートに接続し、その過電流遮断回路の他端を、定
電流回路を通じてゲート電圧の供給箇所に接続すると同
時に、ダイオードを通じて該エンハンスメント形ＭＯＳ
のドレインに接続し、そして、該エンハンスメント形Ｍ
ＯＳのソースとゲートの間に抵抗とツェナー・ダイオー
ドを並列に接続したものである。エンハンスメント形Ｍ
ＯＳのゲートに接続した定電流回路の他端と、エンハン
スメント形ＭＯＳのソースとドレインを３端子とする。

【０００８】

【作用】上記のように構成された過電流保護装置を、負
荷回路の保護すべきところに接続し、負荷回路に電流を
流すと、過電流保護装置のエンハンスメント形ＭＯＳの
ゲートに接続した定電流回路による定電流が、エンハン
スメント形ＭＯＳのソースとゲートの間の抵抗とツェナ
ー・ダイオードを流れる。ツェナー・ダイオードのツェ
ナー電圧を、エンハンスメント形ＭＯＳのシュレッショ
ルド電圧以上に設定すると、ゲート電圧はシュレッショ
ルド電圧以上になるので、エンハンスメント形ＭＯＳの
ソース・ドレイン間の電圧降下が０．８Ｖ程度で、負荷
回路の定常電流を流すことができる。

【０００９】負荷回路に過電流が流れると、エンハンス
メント形ＭＯＳのソース・ドレイン間の電圧降下が大き
くなるが、ソース・ドレイン間の電圧降下がゲート電圧
以上になると、過電流遮断回路からダイオードを通じ
て、エンハンスメント形ＭＯＳのドレインに電流が流れ
始める。そして、ダイオードを通じてドレインに流れる
電流が大きくなると、過電流遮断回路を流れる電流が大
きくなり、過電流遮断回路は遮断する。

【００１０】過電流遮断回路が遮断すると、エンハンス
メント形ＭＯＳのソースとゲートの間の抵抗とツェナー
・ダイオードを流れる電流が遮断されるために、ゲート
電圧が０Ｖになり、エンハンスメント形ＭＯＳは遮断す
る。

【００１１】従って、負荷回路に、ある大きさ以上の過
電流が流れると、エンハンスメント形ＭＯＳが遮断する
ために、この装置は、過電流保護のはたらきをする。

【００１２】

【実施例】本発明の過電流保護装置の実施例について、
図１により説明する。Ｐ型エンハンスメント形ＭＯＳ
（以下、Ｐ型ＥＭＯＳと略す）１のソースとゲートの間
にツェナー・ダイオード２と抵抗３を並列に接続する。
ツェナー・ダイオード２のアノードをゲートに、カソー
ドをソースに接続する。Ｐ型ＥＭＯＳ１のゲートに抵抗
４とＰ型ディプレッション形ＭＯＳ（以下、Ｐ型ＤＭＯ
Ｓと略す）５による定電流回路を接続する。Ｐ型ＤＭＯ
Ｓ５のソースは、抵抗４を通じてＰ型ＥＭＯＳ１のゲー
トに接続し、Ｐ型ＤＭＯＳ５のゲートはＰ型ＥＭＯＳ１
のゲートに接続する。これからの説明がしやすいよう
に、この定電流回路を第２の定電流回路とする。

【００１３】Ｐ型ＤＭＯＳ５のドレインに過電流遮断回
路を接続する。過電流遮断回路は、Ｎ型ＤＭＯＳ９のソ
ースをＰ型ＤＭＯＳ10のソースと接続し、Ｎ型ＤＭＯＳ
９のゲートは、コンデンサー７を通じてＮ型ＤＭＯＳ９
のドレインに接続し、抵抗８を通じてＰ型ＤＭＯＳ10の
ドレインに接続し、Ｐ型ＤＭＯＳ10のゲートは、抵抗６
を通じてＮ型ＤＭＯＳ９のドレインに接続したものであ
る。Ｐ型ＤＭＯＳ５のドレインとＮ型ＤＭＯＳ９のドレ
インを接続する。

【００１４】過電流遮断回路のＰ型ＤＭＯＳ10のドレイ
ンに定電流回路を接続する。Ｐ型ＤＭＯＳ13のソース
は、抵抗12を通じてＰ型ＤＭＯＳ10のドレインに接続
し、Ｐ型ＤＭＯＳ13のゲートは、Ｐ型ＤＭＯＳ10のドレ
インに接続する。この定電流回路を第１の定電流回路と
する。また、Ｐ型ＤＭＯＳ10のドレインは、ダイオード
11を通じてＰ型ＥＭＯＳ１のドレインに接続する。ダイ
オード11のアノードをＰ型ＤＭＯＳ10のドレインに、カ
ソードをＰ型ＥＭＯＳ１のドレインに接続する。

【００１５】Ｐ型ＥＭＯＳ１のソースを端子Ｓとし、Ｐ
型ＥＭＯＳ１のドレインを端子Ｄとし、第１の定電流回
路のＰ型ＤＭＯＳ13のドレインを端子Ｇとする３端子の
過電流保護装置である。

【００１６】第２の定電流回路の定電流容量は、第１の
定電流回路の定電流容量の１．３〜５倍程度であり、過
電流遮断回路の遮断電流容量は、第１の定電流回路の定
電流容量より大きく、第２の定電流回路の定電流容量よ
り小さいものとする。

【００１７】図１のように、この過電流保護装置の端子
Ｓをプラス（＋）電源に接続し、端子Ｄを、保護する負
荷回路に接続し、端子Ｇをグランド（ゲート電圧供給箇
所）に接続する。負荷回路の他端は、グランドに接続す
る。

【００１８】今、プラス電源が投入されたとすると、最
初に、Ｐ型ＥＭＯＳ１のゲート回路に電流が流れる。プ
ラス電源から電流が、ツェナー・ダイオード２と抵抗
３、第２の定電流回路、過電流遮断回路、そして、第１
の定電流回路を通ってグランドへ流れる。第１の定電流
回路の定電流により、抵抗３の両端に、Ｐ型ＥＭＯＳ１
のシュレッショルド電圧以上の一定の電位差が生じるよ
うに、第１の定電流回路の定電流容量と、ツェナー・ダ
イオード２と抵抗３の容量を設定すれば、この電位差が
Ｐ型ＥＭＯＳ１のゲート電圧になるため、Ｐ型ＥＭＯＳ
１は導通し、負荷回路に電流（ドレイン電流）を流す。

【００１９】先ず、この過電流保護装置の電流遮断の静
特性について説明する。ゲート電圧が、シュレッショル
ド電圧以上の一定の電圧になった導通状態のＰ型ＥＭＯ
Ｓ１のソースにプラス、ドレインにマイナスの電圧をか
け、徐々に大きくした場合、Ｐ型ＥＭＯＳ１のドレイン
電流は、線形領域において徐々に大きくなるが、電圧を
もっと大きくすると、ドレイン電流は、飽和領域に入り
一定になる。続けて電圧を大きくすると、ドレイン電流
は一定であるが、Ｐ型ＥＭＯＳ１における電圧降下（ソ
ース・ドレイン電圧）が大きくなり、そして、そのソー
ス・ドレイン電圧がゲート電圧以上に大きくなると、ダ
イオード11が導通し、ゲート回路に大きな電流が流れる
ようになる。

【００２０】ゲート回路の電流が、Ｎ型ＤＭＯＳ９とＰ
型ＤＭＯＳ10の過電流遮断回路の遮断電流値より大きく
なると、Ｎ型ＤＭＯＳ９とＰ型ＤＭＯＳ10が遮断して、
ゲート回路の電流は遮断され、ゲート電圧は０Ｖにな
り、Ｐ型ＥＭＯＳ１は遮断する。

【００２１】電流遮断の静特性のようすを、図２と図３
に示す。Ｐ型ＥＭＯＳ１は、ソース・ドレイン電圧が約
０．８Ｖで、ドレイン電流は２Ａ流れ、ソース・ドレイ
ン電圧が約１．６Ｖで、ドレイン電流は４Ａ流れる。そ
して、ソース・ドレイン電圧が約１．６Ｖから約４．３
Ｖで、ドレイン電流は４Ａで飽和し、ソース・ドレイン
電圧が約４．３Ｖ以上になって、ゲート電圧を越える
と、ダイオード11が導通し、ドレイン電流は遮断する。

【００２２】過電流遮断回路について説明する。Ｎ型Ｄ
ＭＯＳ９のソースとＰ型ＤＭＯＳ10のソースを接続し、
Ｎ型ＤＭＯＳ９のゲートは、コンデンサー７を通じてＮ
型ＤＭＯＳ９のドレインに接続し、同時に、抵抗８を通
じてＰ型ＤＭＯＳ10のドレインに接続し、Ｐ型ＤＭＯＳ
10のゲートは、抵抗６を通じてＮ型ＤＭＯＳ９のドレイ
ンに接続しているので、Ｐ型ＤＭＯＳ10における電位差
が、Ｎ型ＤＭＯＳ９のゲート電圧になり、Ｎ型ＤＭＯＳ
９における電位差が、Ｐ型ＤＭＯＳ10のゲート電圧にな
る。

【００２３】従って、Ｎ型ＤＭＯＳ９のドレインにプラ
スに、Ｐ型ＤＭＯＳ10のドレインにマイナスの電圧を掛
け、徐々に大きくすると、電流は少しづつ大きくなる
が、電流が大きくなると、Ｎ型ＤＭＯＳ９とＰ型ＤＭＯ
Ｓ10における電位差が大きくなり、そして、それによ
り、Ｐ型ＤＭＯＳ10とＮ型ＤＭＯＳ９のそれぞれのゲー
ト電圧が大きくなる。そのために、電流は、ある値まで
は直線的に大きくなるが、ある値以上になると、ゲート
電圧が大きくなって、Ｎ型ＤＭＯＳ９とＰ型ＤＭＯＳ10
は電流を抑えるようになって、電位差はより大きくな
る。そして、個々の電位差がより大きくなると、それに
より、それぞれのゲート電圧がより大きくなることを繰
り返して、Ｎ型ＤＭＯＳ９とＰ型ＤＭＯＳ10は電流を遮
断する。

【００２４】この過電流遮断回路には、ある程度の遅延
性が必要であるが、Ｎ型ＤＭＯＳ９のゲートにコンデン
サー７と抵抗８を直列に接続しているので、コンデンサ
ー７と抵抗８による時定数に比例した時間だけ、遮断を
遅らせることができる。コンデンサー７と抵抗８の大き
さを変えることにより、遮断時間（遅延性）を調整する
ことができる。そして、この過電流遮断回路が遮断する
電流値は、第１の定電流回路の定常電流容量より大き
く、第２の定電流回路の定常電流容量より小さく設定す
る。

【００２５】ラッシュカレントが流れる場合について説
明する。電源が投入され、負荷回路にラッシュカレント
が流れようとする場合、最初はまだ、Ｐ型ＥＭＯＳ１の
ソース・ドレイン電圧が大きいので、Ｐ型ＥＭＯＳ１の
ゲート回路には、第１の定電流回路を通じて流れる定常
電流と同時に、ダイオード11を通じて、大きな電流が流
れようとするが、その電流を、第２の定電流回路は、そ
の定電流の大きさに抑える。

【００２６】従って、並列に接続したツェナー・ダイオ
ード２と抵抗３には、第２の定電流回路による定電流よ
り大きい電流は流れないので、ゲート電圧を、ツェナー
・ダイオード２のツェナー電圧に、ラッシュカレント時
も、ほぼ一定に保持することができ、Ｐ型ＥＭＯＳ１
は、飽和領域のドレイン電流４Ａをラッシュカレントと
して流す。そして、負荷回路のラッシュカレント状態が
終わり、定常電流になると、Ｐ型ＥＭＯＳ１のソース・
ドレイン電圧は、０．８Ｖ程度になり、ダイオード11も
不導通になり、Ｐ型ＥＭＯＳ１のゲート回路の電流は、
第１の定電流回路の定電流になる。

【００２７】ラッシュカレントのようすを図４に示す。
実線が、この過電流保護装置のラッシュカレントであ
る。電源投入時、ラッシュカレントは４Ａまで立ち上が
り、４Ａのまま約０．３ｍＳ間流れ、その後、徐々に下
がって、約２ｍＳで定常電流の２Ａになる。破線は、こ
の過電流保護装置を使用しない負荷回路のラッシュカレ
ントである。電源投入時、約１０Ａまで立ち上がり、約
０．２ｍＳで４Ａまで下がり、そして、約１ｍＳで定常
電流の２Ａになる。

【００２８】過電流が流れる場合について説明する。
今、定常電流が流れていて、急に過電流が流れた場合、
Ｐ型ＥＭＯＳ１のドレイン電流は、線形領域の２Ａか
ら、飽和領域の４Ａになり、そして、許容される遅延時
間以内に過電流が終わると、定常電流の２Ａに戻るが、
許容される遅延時間以上に過電流が続くと、Ｐ型ＥＭＯ
Ｓ１は、許容される遅延時間後、過電流を遮断する。

【００２９】過電流のようすを、図５に示す。実線が、
この過電流保護装置が過電流を遮断した場合である。過
電流が流れると、定常電流の２Ａから、４Ａに立ち上が
り、許容される遅延時間の間、４Ａを流し、約１ｍＳ
後、過電流を遮断する。破線は、この過電流保護装置を
使用せずに、ヒューズ、または、ブレーカ等で負荷回路
の過電流を遮断した場合である。定常電流の２Ａから、
８Ａに立ち上がり、そのまま８Ａを流し、１ｍＳ後、ヒ
ューズ、または、ブレーカ等が遮断して、過電流を遮断
する。

【００３０】実施例は、Ｐ型ＥＭＯＳで構成している
が、Ｎ型ＥＭＯＳで構成し、第１の定電流回路、過電流
遮断回路、第２の定電流回路等を逆向きにして、端子Ｓ
にマイナス電圧を、端子Ｄ，Ｇにプラスの電圧を接続す
る過電流保護装置とすることもできる。

【００３１】

【発明の効果】本発明は、以上に説明したように構成さ
れているので、以下に記載するような効果を示す。

【００３２】定常電流のドレイン電流が流れる時、この
過電流保護装置における電圧降下は、０．８Ｖ程度、あ
るいは、それ以下であるので、保護の必要な負荷回路に
直列に接続しても、負荷回路の電圧に影響を与えず、容
易にいろいろなところに使用することができる。

【００３３】定常電流の５倍、１０倍のラッシュカレン
トが流れる負荷回路に、直列にこの過電流保護装置を接
続すると、ラッシュカレントを定常電流の２倍程度に抑
えることができる。また、負荷回路に、定常電流の４
倍、あるいは、それ以上の過電流が流れる場合、その負
荷回路に直列に、この過電流保護装置を接続すると、過
電流を定常電流の２倍程度に抑え、そして、遮断するこ
とができる。従って、この過電流保護装置により、ラッ
シュカレントや過電流が、正常な回路部品にストレスを
与え、部品を劣化させるのを防ぐことができるので、負
荷回路の故障率は非常に下がり、装置、製品の信頼性を
大きく高めることができる。

【００３４】過電流遮断回路のコンデンサー７と抵抗８
の大きさを変えることにより、過電流保護装置の遮断時
間（遅延性）を、負荷回路の特性に合わせて、調整する
ことができる。

【００３５】Ｐ型ＥＭＯＳ１のゲート回路の、ツェナー
・ダイオードのツェナー電圧や、第１と第２の定電流回
路の定電流容量を変えることにより、ラッシュカレント
や過電流の大きさを、負荷回路に合わせて、定常電流の
１．５倍、２倍、あるいは、３倍という具合に調整する
ことができる。

【００３６】Ｐ型ＥＭＯＳ１の電圧電流容量（特性）を
変え、それに合わせて、ゲート回路の各部の電圧電流容
量を変えることにより、定格電圧を数十Ｖから数千Ｖ、
定格電流を数ｍＡから数十Ａの、いろいろな容量の過電
流保護装置を形成することができる。

【図面の簡単な説明】

【図１】過電流保護装置の実施例を示す回路図である。

【図２】過電流保護装置の電流遮断の静特性のドレイン
電流を示す図である。

【図３】過電流保護装置の電流遮断の静特性のドレイン
電圧を示す図である。

【図４】過電流保護装置のラッシュカレント特性を示す
図である。

【図５】過電流保護装置の過電流の遮断を示す図であ
る。

【符号の説明】

１Ｐ型ＥＭＯＳ５，10，13 Ｐ型ＤＭＯＳ９Ｎ型ＤＭＯＳ２ツェナー・ダイオード３，４，６，８，12 抵抗７コンデンサー 11 ダイオード

Claims

【特許請求の範囲】

【請求項１】Ｐ型エンハンスメント形ＭＯＳ（１）の
ゲートに、第２の定電流回路と、過電流遮断回路を直列
に接続し、その過電流遮断回路の他端を、第１の定電流
回路を通じてゲート電圧の供給箇所に接続すると同時
に、ダイオード（11）を通じてＰ型エンハンスメント形
ＭＯＳ（１）のドレインに接続し、Ｐ型エンハンスメン
ト形ＭＯＳ（１）のソースとゲートとの間にツェナー・
ダイオード（２）と抵抗（３）を並列に接続した過電流
保護装置。
【請求項２】Ｐ型ディプレッション形ＭＯＳ（５）の
ソースを、抵抗（４）を通じてＰ型エンハンスメント形
ＭＯＳ（１）のゲートに接続し、Ｐ型ディプレッショ
ン形ＭＯＳ（５）のゲートをＰ型エンハンスメント形Ｍ
ＯＳ（１）のゲートに接続したものを第２の定電流回路
とする請求項１記載の過電流保護装置。
【請求項３】Ｎ型ディプレッション形ＭＯＳ（９）の
ソースをＰ型ディプレッション形ＭＯＳ（10）のソース
に接続し、Ｎ型ディプレッション形ＭＯＳ（９）のゲー
トは、コンデンサー（７）を通じてＮ型ディプレッショ
ン形ＭＯＳ（９）のドレインに接続し、抵抗（８）を通
じてＰ型ディプレッション形ＭＯＳ（10）のドレインに
接続し、Ｐ型ディプレッション形ＭＯＳ（10）のゲート
は、抵抗（６）を通じてＮ型ディプレッション形ＭＯＳ
（９）のドレインに接続し、Ｎ型ディプレッション形Ｍ
ＯＳ（９）のドレインを、第２の定電流回路のＰ型ディ
プレッション形ＭＯＳ（５）のドレインに接続したもの
を過電流遮断回路とする請求項１記載の過電流保護装
置。
【請求項４】Ｐ型ディプレッション形ＭＯＳ（13）の
ソースを、抵抗（12）を通じて過電流遮断回路のＰ型デ
ィプレッション形ＭＯＳ（10）のドレインに接続し、Ｐ
型ディプレッション形ＭＯＳ（13）のゲートを、過電流
遮断回路のＰ型ディプレッション形ＭＯＳ（10）のドレ
インに接続し、Ｐ型ディプレッション形ＭＯＳ（13）の
ドレインをゲート電圧の供給箇所に接続したものを第１
の定電流回路とする請求項１記載の過電流保護装置。
【請求項５】ダイオード（11）のアノードを、過電流
遮断回路のＰ型ディプレッション形ＭＯＳ（10）のドレ
インに、カソードをＰ型エンハンスメント形ＭＯＳ
（１）のドレインに接続し、ツェナー・ダイオード
（２）のアノードをＰ型エンハンスメント形ＭＯＳ
（１）のゲートに、カソードをＰ型エンハンスメント形
ＭＯＳ（１）のソースに接続した請求項１記載の過電流
保護装置。
【請求項６】第２の定電流回路の定電流容量は、第１
の定電流回路の定電流容量の１．３〜５倍程度であり、
過電流遮断回路の遮断電流容量は、第１の定電流回路の
定電流容量より大きく、第２の定電流容量より小さい請
求項１記載の過電流保護装置。