JPH06348232A - 液晶表示パネル駆動回路 - Google Patents
液晶表示パネル駆動回路Info
- Publication number
- JPH06348232A JPH06348232A JP13705993A JP13705993A JPH06348232A JP H06348232 A JPH06348232 A JP H06348232A JP 13705993 A JP13705993 A JP 13705993A JP 13705993 A JP13705993 A JP 13705993A JP H06348232 A JPH06348232 A JP H06348232A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- liquid crystal
- crystal display
- display panel
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 44
- 238000005070 sampling Methods 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】サンプリングパルスそれぞれの遅延量の差に起
因する画像の忠実度の低下及び画質の劣化を防止する。 【構成】サンプリングパルスＳＰ１〜ＳＰｎそれぞれと
クロック信号ＣＫの対応パルスとのＡＮＤ処理を行う複
数のＡＮＤゲート３１を含み、上記サンプリングパルス
それぞれをクロック信号ＣＫの対応パルスに同期させて
サンプリング・出力部２に供給する同期回路３をサンプ
リング・出力部２に近接して設ける。
因する画像の忠実度の低下及び画質の劣化を防止する。 【構成】サンプリングパルスＳＰ１〜ＳＰｎそれぞれと
クロック信号ＣＫの対応パルスとのＡＮＤ処理を行う複
数のＡＮＤゲート３１を含み、上記サンプリングパルス
それぞれをクロック信号ＣＫの対応パルスに同期させて
サンプリング・出力部２に供給する同期回路３をサンプ
リング・出力部２に近接して設ける。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネル駆動回路
に関し、特にアクティブマトリクス型の液晶表示パネル
のソース線を駆動する液晶表示パネル駆動回路に関す
る。
に関し、特にアクティブマトリクス型の液晶表示パネル
のソース線を駆動する液晶表示パネル駆動回路に関す
る。
【０００２】
【従来の技術】従来のこの種の液晶表示パネル駆動回路
の一例のブロック図を図４に示す。
の一例のブロック図を図４に示す。
【０００３】この液晶表示パネル駆動回路は、所定の段
数をもち最前段にスタートパルスＳＴを受けてこのスタ
ートパルスをクロック信号ＣＫに同期して順次後段側へ
シフトし各段からサンプリング用のパルスを順次出力す
るシフトレジスタ回路１１、及びこのシフトレジスタ回
路１１からのサンプリング用のパルスそれぞれを所定の
レベルにシフトしてサンプリングパルスＳＰ１〜ＳＰｎ
として出力するレベルシフト回路１２を含むサンプリン
グパルス発生部１と、伝達された画像信号Ｖｉｎをサン
プリングパルスＳＰ１〜ＳＰｎに応答して順次サンプリ
ングしてホールドするサンプルホールド回路２１、及び
このサンプルホールド回路２１のホールド信号をバッフ
ァ増幅してサンプリング画像信号Ｖｏ１〜Ｖｏｎとし液
晶表示パネルの対応ソース線に供給する出力バッファ回
路２２を含むサンプリング・出力部２とを有する構成と
なっている。
数をもち最前段にスタートパルスＳＴを受けてこのスタ
ートパルスをクロック信号ＣＫに同期して順次後段側へ
シフトし各段からサンプリング用のパルスを順次出力す
るシフトレジスタ回路１１、及びこのシフトレジスタ回
路１１からのサンプリング用のパルスそれぞれを所定の
レベルにシフトしてサンプリングパルスＳＰ１〜ＳＰｎ
として出力するレベルシフト回路１２を含むサンプリン
グパルス発生部１と、伝達された画像信号Ｖｉｎをサン
プリングパルスＳＰ１〜ＳＰｎに応答して順次サンプリ
ングしてホールドするサンプルホールド回路２１、及び
このサンプルホールド回路２１のホールド信号をバッフ
ァ増幅してサンプリング画像信号Ｖｏ１〜Ｖｏｎとし液
晶表示パネルの対応ソース線に供給する出力バッファ回
路２２を含むサンプリング・出力部２とを有する構成と
なっている。
【０００４】サンプリングパルス発生部１は主にディジ
タル回路で形成され、回路も比較的単純であるが、サン
プリング・出力部２は、大半がアナログ回路で形成され
る上、サンプリングされた信号をホールドするためのコ
ンデンサを含み、回路も複雑になる。従ってこれら回路
を所定の基板に形成した場合、サンプリング・出力部２
は、サンプリングパルス発生部１の数倍の面積を必要と
する。また、サンプリング画像信号Ｖｏ１〜Ｖｏｎを液
晶表示パネルに供給するための出力端子Ｔｏ１〜Ｔｏｎ
の数は多く、これら出力端子を基板の周辺部に配置しな
ければならないため、サンプリングパルス発生部１，サ
ンプリング・出力部２及び出力端子Ｔｏ１〜Ｔｏｎ等の
基板への配置は、一例として図５のようになる（当社製
ＬＣＤドライバＫＤ−１６４０５の場合）。
タル回路で形成され、回路も比較的単純であるが、サン
プリング・出力部２は、大半がアナログ回路で形成され
る上、サンプリングされた信号をホールドするためのコ
ンデンサを含み、回路も複雑になる。従ってこれら回路
を所定の基板に形成した場合、サンプリング・出力部２
は、サンプリングパルス発生部１の数倍の面積を必要と
する。また、サンプリング画像信号Ｖｏ１〜Ｖｏｎを液
晶表示パネルに供給するための出力端子Ｔｏ１〜Ｔｏｎ
の数は多く、これら出力端子を基板の周辺部に配置しな
ければならないため、サンプリングパルス発生部１，サ
ンプリング・出力部２及び出力端子Ｔｏ１〜Ｔｏｎ等の
基板への配置は、一例として図５のようになる（当社製
ＬＣＤドライバＫＤ−１６４０５の場合）。
【０００５】この例では、サンプリングパルス発生部１
が基板１０の中央部の一方の辺寄りに、またサンプリン
グ・出力部２が、上記一方の辺側のサンプリングパルス
発生部１の両側と他方の辺側全体に配置され、出力端子
Ｔｏ１〜Ｔｏｎは、サンプリング・出力部２の外側に各
辺に沿って配置されている。
が基板１０の中央部の一方の辺寄りに、またサンプリン
グ・出力部２が、上記一方の辺側のサンプリングパルス
発生部１の両側と他方の辺側全体に配置され、出力端子
Ｔｏ１〜Ｔｏｎは、サンプリング・出力部２の外側に各
辺に沿って配置されている。
【０００６】従ってサンプリングパルス発生部１からの
サンプリングパルスＳＰ１〜ＳＰｎのサンプリング・出
力部２への伝達距離がそれぞれ異なるためその遅延量が
異なり、図６に示すように、サンプリング・出力部２は
クロック信号ＣＫのそれぞれの対応パルスに対し、異っ
た遅延量（ｔｄ１〜ｔｄｎ）でサンプリングパルスＳＰ
１〜ＳＰｎを受けることになる。このようなサンプリン
グパルスでサンプリングされた画像信号による画像は原
画像に対する忠実度が低下しその画質が劣化する。この
問題は、サンプリング画像信号の最終レベルを決定する
サンプリングパルスＳＰ１〜ＳＰｎの後縁に大きく依存
する。
サンプリングパルスＳＰ１〜ＳＰｎのサンプリング・出
力部２への伝達距離がそれぞれ異なるためその遅延量が
異なり、図６に示すように、サンプリング・出力部２は
クロック信号ＣＫのそれぞれの対応パルスに対し、異っ
た遅延量（ｔｄ１〜ｔｄｎ）でサンプリングパルスＳＰ
１〜ＳＰｎを受けることになる。このようなサンプリン
グパルスでサンプリングされた画像信号による画像は原
画像に対する忠実度が低下しその画質が劣化する。この
問題は、サンプリング画像信号の最終レベルを決定する
サンプリングパルスＳＰ１〜ＳＰｎの後縁に大きく依存
する。
【０００７】液晶表示パネルが大型化すると、１つの液
晶表示パネル駆動回路で駆動することができなくなり、
図７に示すように、複数の液晶表示パネル駆動回路１０
０−１〜１００−Ｎをカスケード接続する構成となる。
晶表示パネル駆動回路で駆動することができなくなり、
図７に示すように、複数の液晶表示パネル駆動回路１０
０−１〜１００−Ｎをカスケード接続する構成となる。
【０００８】この場合、２段目以降の液晶表示パネル駆
動回路１００−２〜１００−Ｎのスタートパルスは、そ
の前段の液晶表示パネル駆動回路の最後段のサンプリン
グパルスを割当てる。これらの液晶表示パネル駆動回路
１００−１〜１００−Ｎにおいても、前述のサンプリン
グパルスＳＰ１〜ＳＰｎのタイミングのずれによる忠実
度の低下や画質の劣化は同様であり、更に、１つの液晶
表示パネル駆動回路から次の液晶表示パネル駆動回路へ
のつなぎ目の部分では、前段の最後のサンプリングパル
スＳＰｎと次段の最初のサンプリングパルスＳＷ１との
クロック信号の対応パルスに対する遅延量が異なるた
め、この部分での忠実度の劣化、画質の低下もある。
動回路１００−２〜１００−Ｎのスタートパルスは、そ
の前段の液晶表示パネル駆動回路の最後段のサンプリン
グパルスを割当てる。これらの液晶表示パネル駆動回路
１００−１〜１００−Ｎにおいても、前述のサンプリン
グパルスＳＰ１〜ＳＰｎのタイミングのずれによる忠実
度の低下や画質の劣化は同様であり、更に、１つの液晶
表示パネル駆動回路から次の液晶表示パネル駆動回路へ
のつなぎ目の部分では、前段の最後のサンプリングパル
スＳＰｎと次段の最初のサンプリングパルスＳＷ１との
クロック信号の対応パルスに対する遅延量が異なるた
め、この部分での忠実度の劣化、画質の低下もある。
【０００９】
【発明が解決しようとする課題】上述した従来の液晶表
示パネル駆動回路では、アナログ回路が大半を占めるサ
ンプリング・出力部２の面積がディジタル回路を主体と
するサンプリングパルス発生部１の数倍となるため、こ
れら回路及びサンプリング画像信号の出力端子Ｔｏ１〜
Ｔｏｎを基板上へ配置したとき、サンプリングパルスＳ
Ｐ１〜ＳＰｎのクロック信号の対応パルスに対する遅延
量が互いに異なる結果となり、このようなサンプリング
パルスでサンプリングされた画像信号による液晶表示パ
ネル上の画像は、その忠実度が低下し画質が劣化すると
いう欠点があった。更に、大型の液晶表示パネルを複数
の液晶表示パネル駆動回路で駆動する場合には、それぞ
れについて上記欠点があるほか、これらのつなぎ目の部
分でも同様の欠点があった。
示パネル駆動回路では、アナログ回路が大半を占めるサ
ンプリング・出力部２の面積がディジタル回路を主体と
するサンプリングパルス発生部１の数倍となるため、こ
れら回路及びサンプリング画像信号の出力端子Ｔｏ１〜
Ｔｏｎを基板上へ配置したとき、サンプリングパルスＳ
Ｐ１〜ＳＰｎのクロック信号の対応パルスに対する遅延
量が互いに異なる結果となり、このようなサンプリング
パルスでサンプリングされた画像信号による液晶表示パ
ネル上の画像は、その忠実度が低下し画質が劣化すると
いう欠点があった。更に、大型の液晶表示パネルを複数
の液晶表示パネル駆動回路で駆動する場合には、それぞ
れについて上記欠点があるほか、これらのつなぎ目の部
分でも同様の欠点があった。
【００１０】本発明の目的は、単独使用及び複数使用の
何れの場合でも、液晶表示パネル上の画像の忠実度の低
下や画質の劣化が防止できる液晶表示パネル駆動回路を
提供することにある。
何れの場合でも、液晶表示パネル上の画像の忠実度の低
下や画質の劣化が防止できる液晶表示パネル駆動回路を
提供することにある。
【００１１】
【課題を解決するための手段】本発明の液晶表示パネル
駆動回路は、基板上の所定の位置に設けられクロック信
号に同期してサンプリングパルスを順次所定の数だけ発
生するサンプリングパルス発生部と、前記基板上の所定
の位置に設けられ前記サンプリングパルスそれぞれに応
答して伝達された画像信号をサンプリングしそのサンプ
リング画像信号を液晶表示パネルに供給するサンプリン
グ・出力部とを有する液晶表示パネル駆動回路におい
て、前記サンプリング・出力部に近接して前記サンプリ
ングパルスそれぞれを前記クロック信号の対応パルスに
同期させる同期回路を設けて構成される。
駆動回路は、基板上の所定の位置に設けられクロック信
号に同期してサンプリングパルスを順次所定の数だけ発
生するサンプリングパルス発生部と、前記基板上の所定
の位置に設けられ前記サンプリングパルスそれぞれに応
答して伝達された画像信号をサンプリングしそのサンプ
リング画像信号を液晶表示パネルに供給するサンプリン
グ・出力部とを有する液晶表示パネル駆動回路におい
て、前記サンプリング・出力部に近接して前記サンプリ
ングパルスそれぞれを前記クロック信号の対応パルスに
同期させる同期回路を設けて構成される。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１３】図１は本発明の一実施例を示す回路図、図
２はこの実施例例の各部の基板上への配置図である。
２はこの実施例例の各部の基板上への配置図である。
【００１４】この実施例が図４及び図５に示された従来
の液晶表示パネル駆動回路と相違する点は、サンプリン
グパルスＳＰ１〜ＳＰｎそれぞれとクロック信号ＣＫの
対応パルスとのＡＮＤ処理を行う複数のＡＮＤゲート３
１を含み、サンプリングパルスＳＰ１〜ＳＰｎそれぞれ
をクロック信号ＣＫの対応パルスに同期させてサンプリ
ング・出力部２に供給する同期回路３をサンプリング・
出力部２に近接して設けた点にある。
の液晶表示パネル駆動回路と相違する点は、サンプリン
グパルスＳＰ１〜ＳＰｎそれぞれとクロック信号ＣＫの
対応パルスとのＡＮＤ処理を行う複数のＡＮＤゲート３
１を含み、サンプリングパルスＳＰ１〜ＳＰｎそれぞれ
をクロック信号ＣＫの対応パルスに同期させてサンプリ
ング・出力部２に供給する同期回路３をサンプリング・
出力部２に近接して設けた点にある。
【００１５】次に、この実施例の動作について説明す
る。図３はこの実施例の動作を説明するための各部信号
のタイミング図である。なお、図３中ＳＰ１〜ＳＰｎ
は、これらとそれぞれ対応するＡＮＤゲート３１の入力
端におけるサンプリングパルスの波形である。
る。図３はこの実施例の動作を説明するための各部信号
のタイミング図である。なお、図３中ＳＰ１〜ＳＰｎ
は、これらとそれぞれ対応するＡＮＤゲート３１の入力
端におけるサンプリングパルスの波形である。
【００１６】同期回路３はサンプリング・出力部２に近
接して設けられているので、サンプリングパルスＳＰ１
〜ＳＰｎそれぞれのクロック信号ＣＫの対応パルスに対
する対応ＡＮＤゲート３１の入力端における遅延量Ｔｄ
１〜Ｔｄｎは、従来例と同程度である。これらサンプリ
ングパルスＳＰ１〜ＳＰｎそれぞれとクロック信号ＣＫ
の対応パルスとのＡＮＤ処理を対応ＡＮＤゲート３１に
より行ってサンプリング・出力部２にサンプリングパル
スＳＳ１〜ＳＳｎとして供給する。
接して設けられているので、サンプリングパルスＳＰ１
〜ＳＰｎそれぞれのクロック信号ＣＫの対応パルスに対
する対応ＡＮＤゲート３１の入力端における遅延量Ｔｄ
１〜Ｔｄｎは、従来例と同程度である。これらサンプリ
ングパルスＳＰ１〜ＳＰｎそれぞれとクロック信号ＣＫ
の対応パルスとのＡＮＤ処理を対応ＡＮＤゲート３１に
より行ってサンプリング・出力部２にサンプリングパル
スＳＳ１〜ＳＳｎとして供給する。
【００１７】この結果、サンプリング画像信号Ｖｏ１〜
Ｖｏｎの最終レベル決定に大きく影響するサンプリング
パルスＳＳ１〜ＳＳｎの後縁が、クロック信号ＣＫの対
応パルスの後縁と一致するので、何れのサンプリング画
像信号Ｖｏ１〜Ｖｏｎもクロック信号ＣＫの各パルスの
後縁に同期した正確なタイミングでそのレベルが決定さ
れ、従って液晶表示パネルに表示される画像は原画像に
対して忠実に表示され、またその画質も劣化することは
ない。この効果は、大型の液晶表示パネルを複数の液晶
表示パネル駆動回路により駆動する場合のつなぎ目の部
分に対しても同様である。なお、サンプリングパルスＳ
Ｓ１〜ＳＳｎのパルス幅がその遅延量の相違によって違
ってくるが、サンプリング画像信号Ｖｏ１〜Ｖｏｎのレ
ベルを決定するには充分なパルス幅であり、特に問題は
ない。
Ｖｏｎの最終レベル決定に大きく影響するサンプリング
パルスＳＳ１〜ＳＳｎの後縁が、クロック信号ＣＫの対
応パルスの後縁と一致するので、何れのサンプリング画
像信号Ｖｏ１〜Ｖｏｎもクロック信号ＣＫの各パルスの
後縁に同期した正確なタイミングでそのレベルが決定さ
れ、従って液晶表示パネルに表示される画像は原画像に
対して忠実に表示され、またその画質も劣化することは
ない。この効果は、大型の液晶表示パネルを複数の液晶
表示パネル駆動回路により駆動する場合のつなぎ目の部
分に対しても同様である。なお、サンプリングパルスＳ
Ｓ１〜ＳＳｎのパルス幅がその遅延量の相違によって違
ってくるが、サンプリング画像信号Ｖｏ１〜Ｖｏｎのレ
ベルを決定するには充分なパルス幅であり、特に問題は
ない。
【００１８】
【発明の効果】以上説明したように本発明は、サンプリ
ングパルスのそれぞれをクロック信号の対応パルスと同
期させてサンプリング・出力部に供給する同期回路を、
サンプリング・出力部に近接して設けた構成とすること
により、サンプリング画像信号の最終レベルを決定する
サンプリングパルスの後縁がクロック信号の対応パルス
の後縁と一致するので、画像信号のサンプリングタイミ
ングがクロック信号の各パルスの後縁と同期して正確に
定まり、従って液晶表示パネル上の画像の原画像に対す
る忠実度を保つことができ、画質が劣化するのを防止す
ることができる効果がある。この効果は、大型の液晶表
示パネルを複数の液晶表示パネル駆動回路で駆動する場
合の相互のつなぎ目の部分についても同様である。
ングパルスのそれぞれをクロック信号の対応パルスと同
期させてサンプリング・出力部に供給する同期回路を、
サンプリング・出力部に近接して設けた構成とすること
により、サンプリング画像信号の最終レベルを決定する
サンプリングパルスの後縁がクロック信号の対応パルス
の後縁と一致するので、画像信号のサンプリングタイミ
ングがクロック信号の各パルスの後縁と同期して正確に
定まり、従って液晶表示パネル上の画像の原画像に対す
る忠実度を保つことができ、画質が劣化するのを防止す
ることができる効果がある。この効果は、大型の液晶表
示パネルを複数の液晶表示パネル駆動回路で駆動する場
合の相互のつなぎ目の部分についても同様である。
【図１】本発明の一実施例を示す回路図である。
【図２】図１に示された実施例の各部の基板上への配置
図である。
図である。
【図３】図１に示された実施例の動作を説明するための
各部信号のタイミング図である。
各部信号のタイミング図である。
【図４】従来の液晶表示パネル駆動回路の一例を示すブ
ロック図である。
ロック図である。
【図５】図４に示された液晶表示パネル駆動回路の各部
の基板上への配置図である。
の基板上への配置図である。
【図６】図４に示された液晶表示パネル駆動回路の動作
を説明するための各部信号のタイミング図である。
を説明するための各部信号のタイミング図である。
【図７】図４に示された液晶表示パネル駆動回路を複数
個使用した液晶表示装置のブロック図である。
個使用した液晶表示装置のブロック図である。
１ サンプリングパルス発生部 ２ サンプリング・出力部 ３ 同期回路 １０ 基板 １１ シフトレジスタ回路 １２ レベルシフト回路 ２１ サンプルホールド回路 ２２ 出力バッファ回路 ３１ ＡＮＤゲート １００−１〜１００−Ｎ 液晶表示パネル駆動回路 ２００ 液晶表示パネル
Claims (2)
- 【請求項１】 基板上の所定の位置に設けられクロック
信号に同期してサンプリングパルスを順次所定の数だけ
発生するサンプリングパルス発生部と、前記基板上の所
定の位置に設けられ前記サンプリングパルスそれぞれに
応答して伝達された画像信号をサンプリングしそのサン
プリング画像信号を液晶表示パネルに供給するサンプリ
ング・出力部とを有する液晶表示パネル駆動回路におい
て、前記サンプリング・出力部に近接して前記サンプリ
ングパルスそれぞれを前記クロック信号の対応パルスに
同期させる同期回路を設けたことを特徴とする液晶表示
パネル駆動回路。 - 【請求項２】 同期回路が、サンプリングパルスそれぞ
れとクロック信号の対応パルスとのＡＮＤ処理を行う複
数のＡＮＤゲートを含んで構成された請求項１記載の液
晶表示パネル駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5137059A JP2586377B2 (ja) | 1993-06-08 | 1993-06-08 | 液晶表示パネル駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5137059A JP2586377B2 (ja) | 1993-06-08 | 1993-06-08 | 液晶表示パネル駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348232A true JPH06348232A (ja) | 1994-12-22 |
| JP2586377B2 JP2586377B2 (ja) | 1997-02-26 |
Family
ID=15189934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5137059A Expired - Fee Related JP2586377B2 (ja) | 1993-06-08 | 1993-06-08 | 液晶表示パネル駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586377B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0841653A3 (en) * | 1996-11-08 | 1998-07-29 | Sony Corporation | Active matrix display device |
| JP2000081862A (ja) * | 1998-07-10 | 2000-03-21 | Toshiba Corp | 液晶表示装置駆動回路 |
| JP2003066914A (ja) * | 2001-08-24 | 2003-03-05 | Sony Corp | 表示装置 |
| US7271793B2 (en) | 1995-02-01 | 2007-09-18 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
-
1993
- 1993-06-08 JP JP5137059A patent/JP2586377B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271793B2 (en) | 1995-02-01 | 2007-09-18 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US7782311B2 (en) | 1995-02-01 | 2010-08-24 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US7932886B2 (en) | 1995-02-01 | 2011-04-26 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection for liquid crystal display devices |
| US7940244B2 (en) | 1995-02-01 | 2011-05-10 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US8704747B2 (en) | 1995-02-01 | 2014-04-22 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US9275588B2 (en) | 1995-02-01 | 2016-03-01 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| EP0841653A3 (en) * | 1996-11-08 | 1998-07-29 | Sony Corporation | Active matrix display device |
| US6040816A (en) * | 1996-11-08 | 2000-03-21 | Sony Corporation | Active matrix display device with phase-adjusted sampling pulses |
| KR100455883B1 (ko) * | 1996-11-08 | 2005-01-17 | 소니 가부시끼 가이샤 | 액티브매트릭스 표시장치 |
| JP2000081862A (ja) * | 1998-07-10 | 2000-03-21 | Toshiba Corp | 液晶表示装置駆動回路 |
| JP2003066914A (ja) * | 2001-08-24 | 2003-03-05 | Sony Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2586377B2 (ja) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0553823B1 (en) | Horizontal driver circuit with fixed pattern eliminating function | |
| EP0660296B1 (en) | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode | |
| KR100470758B1 (ko) | 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛 | |
| JPS6273294A (ja) | 画像表示装置 | |
| JP2002055663A (ja) | 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置 | |
| KR102464249B1 (ko) | 게이트 구동회로, 이를 포함한 영상 표시장치 및 그 구동방법 | |
| US7965271B2 (en) | Liquid crystal display driving circuit and method thereof | |
| US20070159440A1 (en) | Data line driver circuits and methods for internally generating a frame recognition signal | |
| JP2001324967A (ja) | 液晶表示装置 | |
| JPH10334685A (ja) | シフトレジスタ装置、その駆動方法 | |
| JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| JP2586377B2 (ja) | 液晶表示パネル駆動回路 | |
| KR100431625B1 (ko) | 액정표시장치 | |
| JP3773209B2 (ja) | 高速データ・サンプリング・システム | |
| JP3314421B2 (ja) | ディスプレイ装置及びその駆動装置 | |
| US20060284663A1 (en) | Timing control circuit and method | |
| JP5323292B2 (ja) | 液晶駆動回路 | |
| KR100431626B1 (ko) | 액정표시장치의게이트구동집적회로 | |
| JP2785327B2 (ja) | 表示制御装置及びこれを用いる表示装置 | |
| JP2000081862A (ja) | 液晶表示装置駆動回路 | |
| US5099502A (en) | Shift register for producing pulses in sequence | |
| JPH0720826A (ja) | オーバーラップ除去機能付双方向走査回路 | |
| JP2867492B2 (ja) | 液晶ディスプレイ装置 | |
| JPH04131822A (ja) | 走査回路およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961008 |
|
| LAPS | Cancellation because of no payment of annual fees |