JPH06343048A - データ通信制御装置 - Google Patents
データ通信制御装置Info
- Publication number
- JPH06343048A JPH06343048A JP5130608A JP13060893A JPH06343048A JP H06343048 A JPH06343048 A JP H06343048A JP 5130608 A JP5130608 A JP 5130608A JP 13060893 A JP13060893 A JP 13060893A JP H06343048 A JPH06343048 A JP H06343048A
- Authority
- JP
- Japan
- Prior art keywords
- data
- conversion
- transmission
- bits
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 変換された後の１キャラクタの前方の所要ビ
ットまでのデータにより符号化結果が異なる伝送符号形
式に対応する。 【構成】 データ通信制御装置は、通信処理部６と、相
手側の伝送符号形式と当該装置の伝送符号形式とを所定
ビット単位で変換するための送信用および受信用データ
テーブル３１Ａ、３１Ｂと、送信時には内部の所定ビッ
トのパラレルデータに基づき送信用データテーブル３１
Ａを参照して対応する相手側の伝送符号形式による所定
ビットのパラレルデータを得て、通信処理部６へ送出す
る一方、受信時には通信処理部６が受信した所定ビット
のパラレルデータに基づき受信用データテーブル３１Ｂ
を参照して対応する当該装置の伝送符号形式による所定
ビットのパラレルデータを得る変換制御手段２１とを備
える。更に、変換された後の所定ビットのパラレルデー
タのＭＳＢビットから所要のビット数までのデータを記
憶する変換用制御情報レジスタ３２を備える。
ットまでのデータにより符号化結果が異なる伝送符号形
式に対応する。 【構成】 データ通信制御装置は、通信処理部６と、相
手側の伝送符号形式と当該装置の伝送符号形式とを所定
ビット単位で変換するための送信用および受信用データ
テーブル３１Ａ、３１Ｂと、送信時には内部の所定ビッ
トのパラレルデータに基づき送信用データテーブル３１
Ａを参照して対応する相手側の伝送符号形式による所定
ビットのパラレルデータを得て、通信処理部６へ送出す
る一方、受信時には通信処理部６が受信した所定ビット
のパラレルデータに基づき受信用データテーブル３１Ｂ
を参照して対応する当該装置の伝送符号形式による所定
ビットのパラレルデータを得る変換制御手段２１とを備
える。更に、変換された後の所定ビットのパラレルデー
タのＭＳＢビットから所要のビット数までのデータを記
憶する変換用制御情報レジスタ３２を備える。
Description
【０００１】
【産業上の利用分野】この発明は、異なる伝送符号形式
を採用する相手とデータ通信制御を可能とするデータ通
信制御装置に関する。
を採用する相手とデータ通信制御を可能とするデータ通
信制御装置に関する。
【０００２】
【従来の技術】従来、ＲＳ２３２Ｃ等のシリアル形式の
通信用インタフェースを持つ、通信制御装置でのデータ
通信における伝送符号形式には、図４に示すような、Ｎ
ＲＺ符号及びＮＲＺＩ符号形式等いくつかの伝送符号形
式がある。データ通信を行う場合、送受信局ともこの符
号形式が合っていないと通信できないため、この符号形
式が異なっているような場合は、どちらかに符号形式変
換装置を接続するか、または通信制御装置内に変換用の
ハードウェアを追加して、符号形式を同一にしていた。
通信用インタフェースを持つ、通信制御装置でのデータ
通信における伝送符号形式には、図４に示すような、Ｎ
ＲＺ符号及びＮＲＺＩ符号形式等いくつかの伝送符号形
式がある。データ通信を行う場合、送受信局ともこの符
号形式が合っていないと通信できないため、この符号形
式が異なっているような場合は、どちらかに符号形式変
換装置を接続するか、または通信制御装置内に変換用の
ハードウェアを追加して、符号形式を同一にしていた。
【０００３】図４には、ＮＲＺ及びＮＲＺＩ伝送符号の
違いが示されている。例えば、ユーザデータ“５９”と
いう値は、ＮＲＺ符号で表すと“１００１１０１０”と
なり、ＮＲＺＩ符号で表すと“１０１１１００１”とな
る。つまり、このＮＲＺ符号とＮＲＺＩ符号には所定の
関係があり、ＮＲＺの場合、各ビットの“１”及び
“０”の関係はユーザデータの状態がそのまま表現され
た符号形式である。また、ＮＲＺＩの場合は、ユーザデ
ータ“０”の状態が現れると状態が反転（“１”の場合
“０”、“０”の場合“１”）し、“１”の場合は状態
はそのままである。つまり、ユーザデータが全て“０”
の状態であれば、ＮＲＺ形式だと“０００００００
０”、ＮＲＺＩ形式では“０１０１０１０１”となる符
号形式である。
違いが示されている。例えば、ユーザデータ“５９”と
いう値は、ＮＲＺ符号で表すと“１００１１０１０”と
なり、ＮＲＺＩ符号で表すと“１０１１１００１”とな
る。つまり、このＮＲＺ符号とＮＲＺＩ符号には所定の
関係があり、ＮＲＺの場合、各ビットの“１”及び
“０”の関係はユーザデータの状態がそのまま表現され
た符号形式である。また、ＮＲＺＩの場合は、ユーザデ
ータ“０”の状態が現れると状態が反転（“１”の場合
“０”、“０”の場合“１”）し、“１”の場合は状態
はそのままである。つまり、ユーザデータが全て“０”
の状態であれば、ＮＲＺ形式だと“０００００００
０”、ＮＲＺＩ形式では“０１０１０１０１”となる符
号形式である。
【０００４】
【発明が解決しようとする課題】ところで、データ通信
の場合、データの送出順序はＬＳＢからであり、上記の
ように、８ビットを１キャラクタとして処理する装置を
考えると、ＮＲＺＩ形式では当該１キャラクタの前の１
キャラクタのＭＳＢが『１』か『０』かに左右されて符
号化がなされる。このため、従来の符号形式変換装置、
または通信制御装置内に設けられる変換用のハードウェ
アは、変換に係る１キャラクタを単純に他の１キャラク
タに変換する構成とすることはできず、前の１キャラク
タのＭＳＢを論理回路に取り込んで変換するように構成
するため、比較的構成が複雑となる問題点があった。更
に、ハードウェアを外付けするため、装置がこのハード
ウェアに相当して大型化するという問題点があった。
の場合、データの送出順序はＬＳＢからであり、上記の
ように、８ビットを１キャラクタとして処理する装置を
考えると、ＮＲＺＩ形式では当該１キャラクタの前の１
キャラクタのＭＳＢが『１』か『０』かに左右されて符
号化がなされる。このため、従来の符号形式変換装置、
または通信制御装置内に設けられる変換用のハードウェ
アは、変換に係る１キャラクタを単純に他の１キャラク
タに変換する構成とすることはできず、前の１キャラク
タのＭＳＢを論理回路に取り込んで変換するように構成
するため、比較的構成が複雑となる問題点があった。更
に、ハードウェアを外付けするため、装置がこのハード
ウェアに相当して大型化するという問題点があった。
【０００５】本発明は上記の問題点を解決するためにな
されたもので、その目的は、装置の大型化や複雑な論理
回路を要さずに、異なる伝送符号形式を有する相手装置
との通信を可能とする通信制御装置を提供することであ
る。
されたもので、その目的は、装置の大型化や複雑な論理
回路を要さずに、異なる伝送符号形式を有する相手装置
との通信を可能とする通信制御装置を提供することであ
る。
【０００６】
【課題を解決するための手段】そこで本発明では、内部
の所定ビットのパラレルデータをシリアル化して送信す
ると共に、受信したシリアルデータを前記内部の所定ビ
ットのパラレルデータへ変換する通信処理部と、相手側
の伝送符号形式と当該装置の伝送符号形式とを前記所定
ビット単位で変換するための送信用および受信用データ
テーブルと、送信時には内部の所定ビットのパラレルデ
ータに基づき前記送信用データテーブルを参照して対応
する相手側の伝送符号形式による所定ビットのパラレル
データを得て、前記通信処理部へ送出する一方、受信時
には前記通信処理部が受信した所定ビットのパラレルデ
ータに基づき前記受信用データテーブルを参照して対応
する当該装置の伝送符号形式による所定ビットのパラレ
ルデータを得る変換制御手段とを備えさせ、更に、変換
された後の所定ビットのパラレルデータのＭＳＢビット
から所要のビット数までのデータを記憶するためのレジ
スタを備えさせて、且つ、前記送信用および受信用デー
タテーブルは、ＭＳＢビットから所要のビット数までの
データに対応して複数に区分されており、前記変換制御
手段は、変換終了毎に前記レジスタの内容を変換前の伝
送符号形式による所定ビットのパラレルデータのＭＳＢ
ビットから所要のビット数までのデータに書き換えると
共に、変換に際しては前記レジスタに記憶されているデ
ータに応じて、対応する区分のブロックに係るデータテ
ーブルを参照するように構成してデータ通信制御装置と
したものである。
の所定ビットのパラレルデータをシリアル化して送信す
ると共に、受信したシリアルデータを前記内部の所定ビ
ットのパラレルデータへ変換する通信処理部と、相手側
の伝送符号形式と当該装置の伝送符号形式とを前記所定
ビット単位で変換するための送信用および受信用データ
テーブルと、送信時には内部の所定ビットのパラレルデ
ータに基づき前記送信用データテーブルを参照して対応
する相手側の伝送符号形式による所定ビットのパラレル
データを得て、前記通信処理部へ送出する一方、受信時
には前記通信処理部が受信した所定ビットのパラレルデ
ータに基づき前記受信用データテーブルを参照して対応
する当該装置の伝送符号形式による所定ビットのパラレ
ルデータを得る変換制御手段とを備えさせ、更に、変換
された後の所定ビットのパラレルデータのＭＳＢビット
から所要のビット数までのデータを記憶するためのレジ
スタを備えさせて、且つ、前記送信用および受信用デー
タテーブルは、ＭＳＢビットから所要のビット数までの
データに対応して複数に区分されており、前記変換制御
手段は、変換終了毎に前記レジスタの内容を変換前の伝
送符号形式による所定ビットのパラレルデータのＭＳＢ
ビットから所要のビット数までのデータに書き換えると
共に、変換に際しては前記レジスタに記憶されているデ
ータに応じて、対応する区分のブロックに係るデータテ
ーブルを参照するように構成してデータ通信制御装置と
したものである。
【０００７】
【作用】上記構成によると、その前に変換された所定ビ
ットのパラレルデータのＭＳＢより所要ビットがレジス
タに記憶されるため、変換された後の１キャラクタの前
方の所要ビットまでのデータにより符号化結果が異なる
伝送符号形式に対応できる。例えば、変換された後の１
キャラクタの前方の１ビットまでのデータにより符号化
結果が異なる伝送符号形式であれば、前のＭＳＢをレジ
スタに記憶して、対応のデータテーブルを参照すること
になる。この場合、データテーブルを参照することで、
変換がなされるため論理回路は不要であり、データテー
ブルも多くの容量を通常必要としないので（通常の伝送
符号形式で、ＭＳＢから２ビット程度まで参照する形式
が最大であり、『０』が３ビット連続するか否かを検出
できれば良い符号形式に留まるので、メモリテーブルの
区分はせいぜい２つ程度となる。）、構成を簡素化し得
ることになる。
ットのパラレルデータのＭＳＢより所要ビットがレジス
タに記憶されるため、変換された後の１キャラクタの前
方の所要ビットまでのデータにより符号化結果が異なる
伝送符号形式に対応できる。例えば、変換された後の１
キャラクタの前方の１ビットまでのデータにより符号化
結果が異なる伝送符号形式であれば、前のＭＳＢをレジ
スタに記憶して、対応のデータテーブルを参照すること
になる。この場合、データテーブルを参照することで、
変換がなされるため論理回路は不要であり、データテー
ブルも多くの容量を通常必要としないので（通常の伝送
符号形式で、ＭＳＢから２ビット程度まで参照する形式
が最大であり、『０』が３ビット連続するか否かを検出
できれば良い符号形式に留まるので、メモリテーブルの
区分はせいぜい２つ程度となる。）、構成を簡素化し得
ることになる。
【０００８】
【実施例】以下添付図面を参照して、本発明に係るデー
タ通信制御装置の実施例を説明する。図１には、ＲＳ２
３２Ｃに代表されるシリアル形式の通信用インタフェー
スを持つマイコン制御によるデータ通信制御装置１の構
成例が示されている。２はデータの送受信及び伝送符号
形式の変換を行うためのマイクロプロセッサから構成さ
れる通信制御部、５はユーザデータを格納するための送
受信用バッファ、３２は、伝送符号形式の変換を行うた
めの符号変換用のデータテーブル、３１は符号変換を行
うにあたり、前回の符号変換データの最終ビット（ＭＳ
Ｂ）の状態を記憶しておくレジスタ、６はシリアル及び
パラレルデータに変換して送受信を行うための通信用Ｌ
ＳＩ等により構成される通信処理部を示す。この実施例
では、ＮＲＺ及びＮＲＺＩで示される符号形式の変換
を、ハードウェアを追加することなく、ソフトウェアに
より実行する。変換用制御情報レジスタ３２、変換用デ
ータテーブル３１は、例えば、主メモリ３に含まれ、特
別のハードウェアを追加する必要はない。通信制御部２
と主メモリ３とはマイクロコンピュータを構成する。各
部を接続する内部データバス４は８ビット／１キャラク
タの構成となっている。
タ通信制御装置の実施例を説明する。図１には、ＲＳ２
３２Ｃに代表されるシリアル形式の通信用インタフェー
スを持つマイコン制御によるデータ通信制御装置１の構
成例が示されている。２はデータの送受信及び伝送符号
形式の変換を行うためのマイクロプロセッサから構成さ
れる通信制御部、５はユーザデータを格納するための送
受信用バッファ、３２は、伝送符号形式の変換を行うた
めの符号変換用のデータテーブル、３１は符号変換を行
うにあたり、前回の符号変換データの最終ビット（ＭＳ
Ｂ）の状態を記憶しておくレジスタ、６はシリアル及び
パラレルデータに変換して送受信を行うための通信用Ｌ
ＳＩ等により構成される通信処理部を示す。この実施例
では、ＮＲＺ及びＮＲＺＩで示される符号形式の変換
を、ハードウェアを追加することなく、ソフトウェアに
より実行する。変換用制御情報レジスタ３２、変換用デ
ータテーブル３１は、例えば、主メモリ３に含まれ、特
別のハードウェアを追加する必要はない。通信制御部２
と主メモリ３とはマイクロコンピュータを構成する。各
部を接続する内部データバス４は８ビット／１キャラク
タの構成となっている。
【０００９】上記ＮＲＺ、ＮＲＺＩ符号の説明で述べた
ように、このデータ通信制御装置１が通常に扱っている
実データ（データビット）とＮＲＺ、ＮＲＺＩ符号には
所定の関係がある。つまり、相手側がＮＲＺ符号をサポ
ートする場合には実データをそのまま変換しないで、通
信処理部６に対して入出力を行う。これに対し、相手側
がＮＲＺＩ符号をサポートする場合には、符号変換用デ
ータテーブル３１によりデータの変換を行う。
ように、このデータ通信制御装置１が通常に扱っている
実データ（データビット）とＮＲＺ、ＮＲＺＩ符号には
所定の関係がある。つまり、相手側がＮＲＺ符号をサポ
ートする場合には実データをそのまま変換しないで、通
信処理部６に対して入出力を行う。これに対し、相手側
がＮＲＺＩ符号をサポートする場合には、符号変換用デ
ータテーブル３１によりデータの変換を行う。
【００１０】図２に示されるように、符号変換用データ
テーブル３１は、送信用と受信用とのデータテーブル３
１Ａ、３１Ｂが用意される。さらに、送受信用変換デー
タテーブル３１Ａ、３１Ｂは、ＭＳＢの状態（１／０）
によってそれぞれ２ブロックに区分されて用意される。
これは、１キャラクタ（８ビット）単位で送受信する場
合には、１種類で変換が可能であるが、通常、データは
連続して送受信されるため、各キャラクタの最上位ビッ
ト（ＭＳＢ）の状態に応じて、次に送受信するデータの
変換の内容が変わってくるためである。このことは、２
キャラクタのデータを連続して送受信する場合を想定す
ると容易に理解できる。
テーブル３１は、送信用と受信用とのデータテーブル３
１Ａ、３１Ｂが用意される。さらに、送受信用変換デー
タテーブル３１Ａ、３１Ｂは、ＭＳＢの状態（１／０）
によってそれぞれ２ブロックに区分されて用意される。
これは、１キャラクタ（８ビット）単位で送受信する場
合には、１種類で変換が可能であるが、通常、データは
連続して送受信されるため、各キャラクタの最上位ビッ
ト（ＭＳＢ）の状態に応じて、次に送受信するデータの
変換の内容が変わってくるためである。このことは、２
キャラクタのデータを連続して送受信する場合を想定す
ると容易に理解できる。
【００１１】まず、データ“５９”を送信する場合、こ
の前のデータが“０２”である場合と、“８２”である
場合の変換を考える。まず、“０２”、“５９”と連続
する場合、実データはビットに対応させると、“０１０
０００００”、“１００１１０１０”となる。データ通
信の場合、データの送出順序は、ＬＳＢからであり、上
記 で示したデータビットからである。ＮＲＺＩ符号変
換を実施すると上記の最初のデータ“０２”は、“００
１０１０１０”となり次の“５９”は、“０１１０００
１１０”と変換される。これは、“０２”の変換後のＭ
ＳＢ（ で示した）の状態が“０”の時の場合である。
つまり、ＮＲＺＩ符号で示される、データ（００１０１
０１０、０１１０００１１０）をＮＲＺ符号に変換する
と“０２”、“５９”となる。
の前のデータが“０２”である場合と、“８２”である
場合の変換を考える。まず、“０２”、“５９”と連続
する場合、実データはビットに対応させると、“０１０
０００００”、“１００１１０１０”となる。データ通
信の場合、データの送出順序は、ＬＳＢからであり、上
記 で示したデータビットからである。ＮＲＺＩ符号変
換を実施すると上記の最初のデータ“０２”は、“００
１０１０１０”となり次の“５９”は、“０１１０００
１１０”と変換される。これは、“０２”の変換後のＭ
ＳＢ（ で示した）の状態が“０”の時の場合である。
つまり、ＮＲＺＩ符号で示される、データ（００１０１
０１０、０１１０００１１０）をＮＲＺ符号に変換する
と“０２”、“５９”となる。
【００１２】また、“８２”、“５９”と連続する場合
は、上記と同様にＮＲＺ符号では、“０１０００００
１”、“１００１１０１０”であり、ＮＲＺＩ符号で
は、“００１０１０１１”、ＭＳＢの状態は“１”であ
る。このデータ“８２”に連続して“５９”を送信（Ｎ
ＲＺＩ変換）すると、こんどは“１０１１１００１”と
なり、データ“５９”の前のデータの状態により、変換
後のデータは異なることが判る。従って、変換データテ
ーブルも２種類用意する必要がある訳である。
は、上記と同様にＮＲＺ符号では、“０１０００００
１”、“１００１１０１０”であり、ＮＲＺＩ符号で
は、“００１０１０１１”、ＭＳＢの状態は“１”であ
る。このデータ“８２”に連続して“５９”を送信（Ｎ
ＲＺＩ変換）すると、こんどは“１０１１１００１”と
なり、データ“５９”の前のデータの状態により、変換
後のデータは異なることが判る。従って、変換データテ
ーブルも２種類用意する必要がある訳である。
【００１３】本実施例の場合、送信用はＮＲＺからＮＲ
ＺＩに変換するためのデータであり、受信用はＮＲＺＩ
からＮＲＺに変換するものとする。すると、ここでは１
キャラクタ＝８ビットであるから、２8 ＝２５６のデー
タ変換態様があり、各ブロック３１Ａ−０、３１Ａ−
１、３１Ｂ−０、３１Ｂ−１のデータテーブルそれぞれ
に２５６の変換態様のデータを記憶する容量が必要とな
る。
ＺＩに変換するためのデータであり、受信用はＮＲＺＩ
からＮＲＺに変換するものとする。すると、ここでは１
キャラクタ＝８ビットであるから、２8 ＝２５６のデー
タ変換態様があり、各ブロック３１Ａ−０、３１Ａ−
１、３１Ｂ−０、３１Ｂ−１のデータテーブルそれぞれ
に２５６の変換態様のデータを記憶する容量が必要とな
る。
【００１４】レジスタ３２には、送信用と受信用の各１
ビットのＭＳＢ記憶用のエリアが設けられている。通信
制御部２には、変換制御手段２１が備えられる。この通
信制御部２は、送信時には、１キャラクタのパラレルデ
ータに基づき送信用データテーブル３１Ａを参照して対
応する相手側の伝送符号形式（ＮＲＺＩ）による１キャ
ラクタのパラレルデータを得て、通信処理部６へ送出す
る一方、受信時には通信処理部６が受信した１キャラク
タのパラレルデータに基づき受信用データテーブル３１
Ｂを参照して対応する当該装置１の伝送符号形式（ＮＲ
Ｚ）による１キャラクタのパラレルデータを得る。更
に、変換制御手段２１は、変換終了毎に変換用制御情報
レジスタ３２の内容を変換後の伝送符号形式による１キ
ャラクタのパラレルデータのＭＳＢビットに書き換える
と共に、変換に際しては変換用制御情報レジスタ３２に
記憶されているＭＳＢビットデータに応じて、対応する
区分のブロックに係るデータテーブルを参照する。
ビットのＭＳＢ記憶用のエリアが設けられている。通信
制御部２には、変換制御手段２１が備えられる。この通
信制御部２は、送信時には、１キャラクタのパラレルデ
ータに基づき送信用データテーブル３１Ａを参照して対
応する相手側の伝送符号形式（ＮＲＺＩ）による１キャ
ラクタのパラレルデータを得て、通信処理部６へ送出す
る一方、受信時には通信処理部６が受信した１キャラク
タのパラレルデータに基づき受信用データテーブル３１
Ｂを参照して対応する当該装置１の伝送符号形式（ＮＲ
Ｚ）による１キャラクタのパラレルデータを得る。更
に、変換制御手段２１は、変換終了毎に変換用制御情報
レジスタ３２の内容を変換後の伝送符号形式による１キ
ャラクタのパラレルデータのＭＳＢビットに書き換える
と共に、変換に際しては変換用制御情報レジスタ３２に
記憶されているＭＳＢビットデータに応じて、対応する
区分のブロックに係るデータテーブルを参照する。
【００１５】具体的には、変換制御手段２１は、通信制
御部（マイクロプロセッサ）２が図３に示されるフロー
チャートのプログラムを実行することにより実現される
ので、このフローチャートに沿って動作を説明する。通
信制御部２では、スタートとなると図示せぬ上位装置等
から送信が指示されたか、通信処理部６に受信データが
到来したかを検出している（６０）。ここで、送信の指
示が与えられると、データを１キャラクタ取り込み（４
１）、送信用のＭＳＢが『１』のデータテーブル３１Ａ
−１を用いて変換を行う（４２）。次に、送信するデー
タが終了となったかを検出し（４３）、終了でなければ
変換用制御情報レジスタ３２の送信用ビットに上記変換
後のデータのＭＳＢをセットし（４４）、次のデータを
取り込む（４５）。ここで、通信制御部２は、変換用制
御情報レジスタ３２の送信用ビットを参照して『１』か
『０』かを検出し（４６）、『０』であればデータテー
ブル３１Ａ−０を用いて当該１キャラクタのデータをＮ
ＲＺＩ符号に変換する（４７）。一方、変換用制御情報
レジスタ３２に記憶されているＭＳＢが『１』であれ
ば、データテーブル３１Ａ−１を用いて当該１キャラク
タのデータをＮＲＺＩ符号に変換する（４８）。このよ
うな動作は、ステップ４３で終了が検出されるまでなさ
れる。各変換の後には、変換用制御情報レジスタ３２の
送信用ビットに上記変換後のデータのＭＳＢをセットす
る（４４）。上記で変換されたＮＲＺＩのデータは、１
キャラクタ毎に送受信用データバッファ５を介して通信
処理部６へ送出され伝送路７へシリアルに送信に供され
ることになる。
御部（マイクロプロセッサ）２が図３に示されるフロー
チャートのプログラムを実行することにより実現される
ので、このフローチャートに沿って動作を説明する。通
信制御部２では、スタートとなると図示せぬ上位装置等
から送信が指示されたか、通信処理部６に受信データが
到来したかを検出している（６０）。ここで、送信の指
示が与えられると、データを１キャラクタ取り込み（４
１）、送信用のＭＳＢが『１』のデータテーブル３１Ａ
−１を用いて変換を行う（４２）。次に、送信するデー
タが終了となったかを検出し（４３）、終了でなければ
変換用制御情報レジスタ３２の送信用ビットに上記変換
後のデータのＭＳＢをセットし（４４）、次のデータを
取り込む（４５）。ここで、通信制御部２は、変換用制
御情報レジスタ３２の送信用ビットを参照して『１』か
『０』かを検出し（４６）、『０』であればデータテー
ブル３１Ａ−０を用いて当該１キャラクタのデータをＮ
ＲＺＩ符号に変換する（４７）。一方、変換用制御情報
レジスタ３２に記憶されているＭＳＢが『１』であれ
ば、データテーブル３１Ａ−１を用いて当該１キャラク
タのデータをＮＲＺＩ符号に変換する（４８）。このよ
うな動作は、ステップ４３で終了が検出されるまでなさ
れる。各変換の後には、変換用制御情報レジスタ３２の
送信用ビットに上記変換後のデータのＭＳＢをセットす
る（４４）。上記で変換されたＮＲＺＩのデータは、１
キャラクタ毎に送受信用データバッファ５を介して通信
処理部６へ送出され伝送路７へシリアルに送信に供され
ることになる。
【００１６】一方、上記ステップ６０で通信処理部６に
受信データが到来したことを検出すると、通信処理部６
から送受信用データバッファ５および内部データバス４
を介して受信データを１キャラクタ取り込み（５１）、
受信用のＭＳＢが『１』のデータテーブル３１Ｂ−１を
用いて変換を行う（５２）。次に、受信データが終了と
なったかを検出し（５３）、終了でなければ変換用制御
情報レジスタ３２の受信用ビットに上記変換後の受信デ
ータのＭＳＢをセットし（５４）、次のデータを取り込
む（５５）。ここで、通信制御部２は、変換用制御情報
レジスタ３２の受信用ビットを参照して『１』か『０』
かを検出し（５６）、『０』であればデータテーブル３
１Ｂ−０を用いて当該１キャラクタのＮＲＺＩデータを
ＮＲＺ符号に変換する（５７）。一方、変換用制御情報
レジスタ３２に記憶されているＭＳＢが『１』であれ
ば、データテーブル３１Ｂ−１を用いて当該１キャラク
タのＮＲＺＩデータをＮＲＺ符号に変換する（５８）。
このような動作は、ステップ４３で終了が検出されるま
でなされる。各変換の後には、変換用制御情報レジスタ
３２の受信用ビットに上記変換後のデータのＭＳＢをセ
ットする（５４）。
受信データが到来したことを検出すると、通信処理部６
から送受信用データバッファ５および内部データバス４
を介して受信データを１キャラクタ取り込み（５１）、
受信用のＭＳＢが『１』のデータテーブル３１Ｂ−１を
用いて変換を行う（５２）。次に、受信データが終了と
なったかを検出し（５３）、終了でなければ変換用制御
情報レジスタ３２の受信用ビットに上記変換後の受信デ
ータのＭＳＢをセットし（５４）、次のデータを取り込
む（５５）。ここで、通信制御部２は、変換用制御情報
レジスタ３２の受信用ビットを参照して『１』か『０』
かを検出し（５６）、『０』であればデータテーブル３
１Ｂ−０を用いて当該１キャラクタのＮＲＺＩデータを
ＮＲＺ符号に変換する（５７）。一方、変換用制御情報
レジスタ３２に記憶されているＭＳＢが『１』であれ
ば、データテーブル３１Ｂ−１を用いて当該１キャラク
タのＮＲＺＩデータをＮＲＺ符号に変換する（５８）。
このような動作は、ステップ４３で終了が検出されるま
でなされる。各変換の後には、変換用制御情報レジスタ
３２の受信用ビットに上記変換後のデータのＭＳＢをセ
ットする（５４）。
【００１７】上記実施例では、当初のデータについて
は、データテーブル３１Ａ−１、３１Ｂ−１を用いた
が、通信手順における当該データの送信のアルゴリズム
等に応じて、他の実施例では、データテーブル３１Ａ−
０、３１Ｂ−０を用いる。これによっても、同様の効果
が得られる。また、本実施例では、ＮＲＺ、ＮＲＺＩ符
号の変換を例としたが、あらかじめ通信する相手装置の
伝送符号形式が判っていることを前提とし、相手装置と
自装置との伝送符号形式に応じて様々な変換テーブルが
用意される。即ち、ＦＭ０、ＦＭ１符号等の間にも適用
される。また、上記実施例では、『０』が２つ続くとビ
ットを反転させる伝送符号形式が採用されたため、ＭＳ
Ｂをレジスタに記憶したが、他の実施例では、『０』或
いは『１』が所定ビット連続するとビットを反転させる
伝送符号形式が採用され、この場合には、変換後のＭＳ
Ｂから所要のビット数が記憶されて、データテーブルの
選択に用いられる。この場合でも、データテーブルは４
種類であり、比較的少ない容量のメモリエリアにより必
要な符号形式の変換が可能である。
は、データテーブル３１Ａ−１、３１Ｂ−１を用いた
が、通信手順における当該データの送信のアルゴリズム
等に応じて、他の実施例では、データテーブル３１Ａ−
０、３１Ｂ−０を用いる。これによっても、同様の効果
が得られる。また、本実施例では、ＮＲＺ、ＮＲＺＩ符
号の変換を例としたが、あらかじめ通信する相手装置の
伝送符号形式が判っていることを前提とし、相手装置と
自装置との伝送符号形式に応じて様々な変換テーブルが
用意される。即ち、ＦＭ０、ＦＭ１符号等の間にも適用
される。また、上記実施例では、『０』が２つ続くとビ
ットを反転させる伝送符号形式が採用されたため、ＭＳ
Ｂをレジスタに記憶したが、他の実施例では、『０』或
いは『１』が所定ビット連続するとビットを反転させる
伝送符号形式が採用され、この場合には、変換後のＭＳ
Ｂから所要のビット数が記憶されて、データテーブルの
選択に用いられる。この場合でも、データテーブルは４
種類であり、比較的少ない容量のメモリエリアにより必
要な符号形式の変換が可能である。
【００１８】
【発明の効果】以上説明したように本発明によれば、そ
の前に変換された所定ビットのパラレルデータのＭＳＢ
より所要ビットがレジスタに記憶されるため、変換され
た後の１キャラクタの前方の所要ビットまでのデータに
より符号化結果が異なる伝送符号形式に対応できる。こ
の場合、データテーブルを参照することで、変換がなさ
れるため論理回路は不要であり、データテーブルも多く
の容量を通常必要としないので、構成を簡素化し得る効
果を奏する。
の前に変換された所定ビットのパラレルデータのＭＳＢ
より所要ビットがレジスタに記憶されるため、変換され
た後の１キャラクタの前方の所要ビットまでのデータに
より符号化結果が異なる伝送符号形式に対応できる。こ
の場合、データテーブルを参照することで、変換がなさ
れるため論理回路は不要であり、データテーブルも多く
の容量を通常必要としないので、構成を簡素化し得る効
果を奏する。
【図１】本発明のデータ通信制御装置の一実施例の構成
図。
図。
【図２】本発明のデータ通信制御装置の一実施例の要部
構成図。
構成図。
【図３】本発明のデータ通信制御装置の一実施例の動作
を説明するためのフローチャート。
を説明するためのフローチャート。
【図４】ＮＲＺとＮＲＺＩ符号の差を説明するための
図。
図。
１ データ通信制御装置 ２ 通信制
御部 ３ 主メモリ ４ 内部デ
ータバス ５ 送受信用データバッファ ６ 通信処
理部 ７ 伝送路 ２１ 変換
制御手段 ３１ 変換用データテーブル ３２ 変換
用制御情報レジスタ
御部 ３ 主メモリ ４ 内部デ
ータバス ５ 送受信用データバッファ ６ 通信処
理部 ７ 伝送路 ２１ 変換
制御手段 ３１ 変換用データテーブル ３２ 変換
用制御情報レジスタ
Claims (2)
- 【請求項１】 内部の所定ビットのパラレルデータをシ
リアル化して送信すると共に、受信したシリアルデータ
を前記内部の所定ビットのパラレルデータへ変換する通
信処理部と、 相手側の伝送符号形式と当該装置の伝送符号形式とを前
記所定ビット単位で変換するための送信用および受信用
データテーブルと、 送信時には内部の所定ビットのパラレルデータに基づき
前記送信用データテーブルを参照して対応する相手側の
伝送符号形式による所定ビットのパラレルデータを得
て、前記通信処理部へ送出する一方、受信時には前記通
信処理部が受信した所定ビットのパラレルデータに基づ
き前記受信用データテーブルを参照して対応する当該装
置の伝送符号形式による所定ビットのパラレルデータを
得る変換制御手段とを備えるデータ通信制御装置であっ
て、 変換された後の所定ビットのパラレルデータのＭＳＢビ
ットから所要のビット数までのデータを記憶するための
レジスタを備え、 前記送信用および受信用データテーブルは、ＭＳＢビッ
トから所要のビット数までのデータに対応して複数に区
分されており、 前記変換制御手段は、変換終了毎に前記レジスタの内容
を変換前の伝送符号形式による所定ビットのパラレルデ
ータのＭＳＢビットから所要のビット数までのデータに
書き換えると共に、変換に際しては前記レジスタに記憶
されているデータに応じて、対応する区分のブロックに
係るデータテーブルを参照することを特徴とするデータ
通信制御装置。 - 【請求項２】 内部の所定ビットのパラレルデータをシ
リアル化して送信すると共に、受信したシリアルデータ
を前記内部の所定ビットのパラレルデータへ変換する通
信処理部と、 相手側の伝送符号形式と当該装置の伝送符号形式とを前
記所定ビット単位で変換するための送信用および受信用
データテーブルと、 送信時には内部の所定ビットのパラレルデータに基づき
前記送信用データテーブルを参照して対応する相手側の
伝送符号形式による所定ビットのパラレルデータを得
て、前記通信処理部へ送出する一方、受信時には前記通
信処理部が受信した所定ビットのパラレルデータに基づ
き前記受信用データテーブルを参照して対応する当該装
置の伝送符号形式による所定ビットのパラレルデータを
得る変換制御手段とを備えるデータ通信制御装置であっ
て、 変換された後の所定ビットのパラレルデータのＭＳＢビ
ットを記憶するためのレジスタを備え、 前記送信用および受信用データテーブルは、ＭＳＢビッ
トに対応してそれぞれ２ブロックに区分されており、 前記変換制御手段は、変換終了毎に前記レジスタの内容
を変換前の伝送符号形式による所定ビットのパラレルデ
ータのＭＳＢビットに書き換えると共に、変換に際して
は前記レジスタに記憶されているＭＳＢビットデータに
応じて、対応する区分のブロックに係るデータテーブル
を参照することを特徴とするデータ通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130608A JPH06343048A (ja) | 1993-06-01 | 1993-06-01 | データ通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130608A JPH06343048A (ja) | 1993-06-01 | 1993-06-01 | データ通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06343048A true JPH06343048A (ja) | 1994-12-13 |
Family
ID=15038289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5130608A Withdrawn JPH06343048A (ja) | 1993-06-01 | 1993-06-01 | データ通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06343048A (ja) |
-
1993
- 1993-06-01 JP JP5130608A patent/JPH06343048A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5952932A (en) | Communication between master unit and slave unit with efficient protocol | |
| JPS609292B2 (ja) | デ−タ・ブロック間の時間間隔長制御方式 | |
| KR910001071B1 (ko) | 차 집합 순환 코우드를 사용하는 텔레텍스트 시스템의 오차정정 시스템 | |
| JPH06343048A (ja) | データ通信制御装置 | |
| US5481753A (en) | I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data | |
| JP2006304011A (ja) | インタフェース回路 | |
| JP2786161B2 (ja) | データ転送方法 | |
| JPH05265948A (ja) | ４線式同期シリアル通信方式 | |
| JP2004334551A (ja) | シリアル通信システム及びシリアル通信用ローカル端末 | |
| KR100665258B1 (ko) | 카메라 모듈의 이미지센서를 제어하는 패킷을 전송하는이미지신호처리기 및 그 방법 | |
| KR100441606B1 (ko) | 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법 | |
| KR100496479B1 (ko) | 어드레스 신호 디코딩 회로 | |
| JPH04348642A (ja) | シリアル伝送のための機能を利用したパラレル伝送方法 | |
| JPH11150764A (ja) | 通信処理装置 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JPH06209319A (ja) | ネットワーク接続装置 | |
| JP3108243B2 (ja) | 符号化及び復号化装置 | |
| JP2821320B2 (ja) | ホームバス・プロトコル・コントローラ | |
| JPS6230361Y2 (ja) | ||
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| KR0148568B1 (ko) | 데이타 처리장치 | |
| JPH11327948A (ja) | シリアルバスインタフェースマクロ回路の動作テスト方法 | |
| JPH05244216A (ja) | 転送モード設定方式 | |
| JPH02110650A (ja) | 割込制御方式 | |
| JPH11296269A (ja) | 入力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |