JPH063418A - タイミングおよび波形発生器 - Google Patents
タイミングおよび波形発生器Info
- Publication number
- JPH063418A JPH063418A JP4166159A JP16615992A JPH063418A JP H063418 A JPH063418 A JP H063418A JP 4166159 A JP4166159 A JP 4166159A JP 16615992 A JP16615992 A JP 16615992A JP H063418 A JPH063418 A JP H063418A
- Authority
- JP
- Japan
- Prior art keywords
- generator
- waveform
- timing
- pattern information
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 37
- 238000010586 diagram Methods 0.000 description 19
- 230000000737 periodic effect Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 波形制御情報用メモリの記述を変更すること
によりタイミング変更したり、パルスを止めることがで
きるタイミングおよび波形発生器を提供する。 【構成】 パターン発生器１０を具備し、発生器１０が
発生するパターン情報に基づいてＴａ＝ｎ×Ｔｂの関係
を有する周期Ｔａを発生する周期発生器２０およびＴｂ
を発生する周期発生器３０を具備し、Ｔａおよびパター
ン情報によりアクセスされるメモリ内容に相当する波形
を発生する波形コントロール部５０および遅延発生器７
０を具備し、Ｔａをリセット信号とする一方Ｔｂをクロ
ック信号としたカウンタ４０を具備し、カウンタ４０よ
り発生されるパターン情報と周期Ｔｂとによりアクセス
されるメモリ内容に相当する波形を発生する波形コント
ロール部６０および遅延発生器８０を具備したタイミン
グおよび波形発生器。
によりタイミング変更したり、パルスを止めることがで
きるタイミングおよび波形発生器を提供する。 【構成】 パターン発生器１０を具備し、発生器１０が
発生するパターン情報に基づいてＴａ＝ｎ×Ｔｂの関係
を有する周期Ｔａを発生する周期発生器２０およびＴｂ
を発生する周期発生器３０を具備し、Ｔａおよびパター
ン情報によりアクセスされるメモリ内容に相当する波形
を発生する波形コントロール部５０および遅延発生器７
０を具備し、Ｔａをリセット信号とする一方Ｔｂをクロ
ック信号としたカウンタ４０を具備し、カウンタ４０よ
り発生されるパターン情報と周期Ｔｂとによりアクセス
されるメモリ内容に相当する波形を発生する波形コント
ロール部６０および遅延発生器８０を具備したタイミン
グおよび波形発生器。
Description
【０００１】
【産業上の利用分野】この発明は、タイミングおよび波
形発生器に関し、特に半導体試験装置に使用されるタイ
ミングおよび波形発生器に関する。
形発生器に関し、特に半導体試験装置に使用されるタイ
ミングおよび波形発生器に関する。
【０００２】
【従来の技術】タイミングおよび波形発生器の従来例を
図１（ａ）および図１（ｂ）を参照して説明する。図１
（ｂ）に示されるが如き信号Ａおよび信号Ｂを双方共に
発生する場合、図１（ａ）に示されるが如きタイミング
および波形発生器が知られている。以下、これについて
説明する。
図１（ａ）および図１（ｂ）を参照して説明する。図１
（ｂ）に示されるが如き信号Ａおよび信号Ｂを双方共に
発生する場合、図１（ａ）に示されるが如きタイミング
および波形発生器が知られている。以下、これについて
説明する。
【０００３】１個のパターン発生器１から或る１個のパ
ターン情報が発生される。パターン発生器１の実態は、
後で説明される各種のメモリのアドレスを指定するアド
レス信号を記憶したメモリを具備し、このアドレス信号
を発生するものである。このアドレス信号をパターン情
報と称している。パターン発生器１から送り出されるこ
の１個のパターン情報がＡの周期発生器２Ａに供給され
ると、周期発生器２Ａはこのパターン情報によりＡの周
期データ用メモリの指定されたアドレスに記述されてい
る周期Ｔａを１個発生する一方、この１個のパターン情
報がＢの周期発生器２Ｂに供給されると、同様に周期発
生器２Ｂはこのパターン情報によりＢの周期データ用メ
モリの指定されたアドレスに記述されている周期Ｔｂを
ｎ個発生する様に構成されている（ただし、ｎ×Ｔｂ≦
Ｔａである）。Ａの波形コントロール３Ａは、供給され
た１個の周期Ｔａと１個のパターン情報によりＡの波形
制御情報用メモリの指定されたアドレスに記述されてい
る波形制御情報信号Ａを読みだすことにより１周期分の
信号Ａを発生する。遅延発生器４Ａは、供給された信号
Ａを１個のパターン情報によりＡの遅延発生メモリの指
定されたアドレスに記述されている遅延量だけ遅延せし
める。同様に、Ｂの波形コントロール３ＢとＢの遅延発
生器４Ｂとは、供給されたｎ個の周期Ｔｂと１個のパタ
ーン情報とに基づいて信号Ｂをｎ周期分発生する。
ターン情報が発生される。パターン発生器１の実態は、
後で説明される各種のメモリのアドレスを指定するアド
レス信号を記憶したメモリを具備し、このアドレス信号
を発生するものである。このアドレス信号をパターン情
報と称している。パターン発生器１から送り出されるこ
の１個のパターン情報がＡの周期発生器２Ａに供給され
ると、周期発生器２Ａはこのパターン情報によりＡの周
期データ用メモリの指定されたアドレスに記述されてい
る周期Ｔａを１個発生する一方、この１個のパターン情
報がＢの周期発生器２Ｂに供給されると、同様に周期発
生器２Ｂはこのパターン情報によりＢの周期データ用メ
モリの指定されたアドレスに記述されている周期Ｔｂを
ｎ個発生する様に構成されている（ただし、ｎ×Ｔｂ≦
Ｔａである）。Ａの波形コントロール３Ａは、供給され
た１個の周期Ｔａと１個のパターン情報によりＡの波形
制御情報用メモリの指定されたアドレスに記述されてい
る波形制御情報信号Ａを読みだすことにより１周期分の
信号Ａを発生する。遅延発生器４Ａは、供給された信号
Ａを１個のパターン情報によりＡの遅延発生メモリの指
定されたアドレスに記述されている遅延量だけ遅延せし
める。同様に、Ｂの波形コントロール３ＢとＢの遅延発
生器４Ｂとは、供給されたｎ個の周期Ｔｂと１個のパタ
ーン情報とに基づいて信号Ｂをｎ周期分発生する。
【０００４】上述のタイミングおよび波形発生器の用途
について説明すると、図２（ａ）に示されるＩＣ内に遅
延量Ｔpdが不明の回路logicＩＣがあり、この回路部分
の遅延量Ｔpdを測定しようとする場合、図２（ｂ）に示
されるタイミング・チャートによりこれを測定すること
ができる。先ず、リセット・パルスによりフリップフロ
ップＡおよびフリップフロップＢを初期状態にする。
について説明すると、図２（ａ）に示されるＩＣ内に遅
延量Ｔpdが不明の回路logicＩＣがあり、この回路部分
の遅延量Ｔpdを測定しようとする場合、図２（ｂ）に示
されるタイミング・チャートによりこれを測定すること
ができる。先ず、リセット・パルスによりフリップフロ
ップＡおよびフリップフロップＢを初期状態にする。
【０００５】次に、フリップフロップＡにデータを供給
し、これがデータを受け入れることができるタイミング
で第１発目のクロックを入力する。ここで、フリップフ
ロップＢが第２発目のクロックを入力することによりデ
ータを受け入れることができたものとすると、この受け
入れることができたデータは必ず出力が現れる筈である
から、第２発目のクロック入力のタイミングを変更しな
がらフリップフロップＢに出力が現れたときの第２発目
のクロック入力のタイミングを測定することができれ
ば、このタイミングと第１発目のクロック入力のタイミ
ングとの間の時間差からフリップフロップＡおよびフリ
ップフロップＢ自体の遅延量を差し引くことによりlogi
cＩＣ回路部分の遅延量Ｔpdを測定することができる。
し、これがデータを受け入れることができるタイミング
で第１発目のクロックを入力する。ここで、フリップフ
ロップＢが第２発目のクロックを入力することによりデ
ータを受け入れることができたものとすると、この受け
入れることができたデータは必ず出力が現れる筈である
から、第２発目のクロック入力のタイミングを変更しな
がらフリップフロップＢに出力が現れたときの第２発目
のクロック入力のタイミングを測定することができれ
ば、このタイミングと第１発目のクロック入力のタイミ
ングとの間の時間差からフリップフロップＡおよびフリ
ップフロップＢ自体の遅延量を差し引くことによりlogi
cＩＣ回路部分の遅延量Ｔpdを測定することができる。
【０００６】しかし、図２（ｂ）のタイミング・チャー
トにおいて、データ入力とデータ出力との間を周期Ｔａ
と考え、クロック周期をＴｂであるものと考えた場合、
上述のタイミングおよび波形発生器はクロックのタイミ
ングを独立して変更することはできないものであるか
ら、第２発目のクロック入力のタイミングを変更しなが
らフリップフロップＢの出力の出現を待つと言う測定は
できない。クロック周期Ｔｂを変更することにより測定
することとなり、結局、パターン情報を２倍必要とす
る。
トにおいて、データ入力とデータ出力との間を周期Ｔａ
と考え、クロック周期をＴｂであるものと考えた場合、
上述のタイミングおよび波形発生器はクロックのタイミ
ングを独立して変更することはできないものであるか
ら、第２発目のクロック入力のタイミングを変更しなが
らフリップフロップＢの出力の出現を待つと言う測定は
できない。クロック周期Ｔｂを変更することにより測定
することとなり、結局、パターン情報を２倍必要とす
る。
【０００７】次に、図３（ａ）に示されるＩＣの如くに
外付け水晶発振器を必要とするものについて、これを図
３（ｂ）に示されるタイミング・チャートによりこれを
動作させることができる。この動作はＭＣＵの様なＩＣ
において行われる。この動作の場合、図３（ｂ）に示さ
れるタイミング・チャートにおけるクロック１個目はリ
セット回路のセットリングの影響により、有効になるか
或は無効になるか不定である。このとき、図３（ｃ）に
示されるタイミング・チャートの如き動作を実現するこ
とができればパターン情報を効率よく作成することがで
きる。
外付け水晶発振器を必要とするものについて、これを図
３（ｂ）に示されるタイミング・チャートによりこれを
動作させることができる。この動作はＭＣＵの様なＩＣ
において行われる。この動作の場合、図３（ｂ）に示さ
れるタイミング・チャートにおけるクロック１個目はリ
セット回路のセットリングの影響により、有効になるか
或は無効になるか不定である。このとき、図３（ｃ）に
示されるタイミング・チャートの如き動作を実現するこ
とができればパターン情報を効率よく作成することがで
きる。
【０００８】しかし、上述のタイミングおよび波形発生
器は周期Ｔｂの単位でタイミング変更したり、パルスを
止めることはできないものであるので、クロックの１個
目のみを止めたり或はタイミング変更することはできな
い。
器は周期Ｔｂの単位でタイミング変更したり、パルスを
止めることはできないものであるので、クロックの１個
目のみを止めたり或はタイミング変更することはできな
い。
【０００９】
【発明が解決しようとする課題】この発明は、上述の通
りの問題を解消したタイミングおよび波形発生器を提供
するものである。
りの問題を解消したタイミングおよび波形発生器を提供
するものである。
【００１０】
【課題を解決するための手段】１個のパターン発生器１
０を具備し、パターン発生器１０が発生するパターン情
報に基づいてＴａ＝ｎ×Ｔｂの関係を有する周期Ｔａを
発生する周期発生器２０および周期Ｔｂを発生する周期
発生器３０を具備し、周期Ｔａおよびパターン情報によ
りアクセスされるメモリ内容に相当する波形を発生する
波形コントロール部５０および対応する遅延発生器７０
を具備し、周期Ｔａをリセット信号とする一方周期Ｔｂ
をクロック信号としたカウンタ４０を具備し、カウンタ
４０より発生されるパターン情報と周期Ｔｂとによりア
クセスされるメモリ内容に相当する波形を発生する波形
コントロール部６０および対応する遅延発生器８０を具
備したタイミングおよび波形発生器を構成し、そして周
期Ｔａを発生する周期発生器２０を周期Ｔｂを発生する
周期発生器３０の出力をｎ分周する分周器２０’に置換
したものであるタイミングおよび波形発生器を構成し、
またカウンタ４０のの出力信号であるＢのパターン情報
を切り替えるマルチプレクサＭＵＸとそのコントロール
部を具備することにより信号Ａおよび信号Ｂを共通の回
路により動作するものであるタイミングおよび波形発生
器を構成し、更にカウンタ４０の出力にＢのパターン情
報を記述したメモリを具備せしめ、カウンタ４０の出力
によりそのアドレス指定をするようにしたタイミングお
よび波形発生器をも構成した。
０を具備し、パターン発生器１０が発生するパターン情
報に基づいてＴａ＝ｎ×Ｔｂの関係を有する周期Ｔａを
発生する周期発生器２０および周期Ｔｂを発生する周期
発生器３０を具備し、周期Ｔａおよびパターン情報によ
りアクセスされるメモリ内容に相当する波形を発生する
波形コントロール部５０および対応する遅延発生器７０
を具備し、周期Ｔａをリセット信号とする一方周期Ｔｂ
をクロック信号としたカウンタ４０を具備し、カウンタ
４０より発生されるパターン情報と周期Ｔｂとによりア
クセスされるメモリ内容に相当する波形を発生する波形
コントロール部６０および対応する遅延発生器８０を具
備したタイミングおよび波形発生器を構成し、そして周
期Ｔａを発生する周期発生器２０を周期Ｔｂを発生する
周期発生器３０の出力をｎ分周する分周器２０’に置換
したものであるタイミングおよび波形発生器を構成し、
またカウンタ４０のの出力信号であるＢのパターン情報
を切り替えるマルチプレクサＭＵＸとそのコントロール
部を具備することにより信号Ａおよび信号Ｂを共通の回
路により動作するものであるタイミングおよび波形発生
器を構成し、更にカウンタ４０の出力にＢのパターン情
報を記述したメモリを具備せしめ、カウンタ４０の出力
によりそのアドレス指定をするようにしたタイミングお
よび波形発生器をも構成した。
【００１１】
【実施例】この発明の実施例を図４（ａ）および図５を
参照して説明する。先ず、この発明は、図１（ｂ）に示
される信号Ａと信号Ｂとは、周期Ｔａと周期Ｔｂとの間
にＴａ＝ｎ×Ｔｂの関係を有することのみを前提として
いる。１０はパターン発生器である。パターン発生器１
０の実態は、後で説明される各種のメモリのアドレスを
指定するアドレス信号を記憶したメモリを具備し、この
アドレス信号を発生するものである。このアドレス信号
をパターン情報と称している。
参照して説明する。先ず、この発明は、図１（ｂ）に示
される信号Ａと信号Ｂとは、周期Ｔａと周期Ｔｂとの間
にＴａ＝ｎ×Ｔｂの関係を有することのみを前提として
いる。１０はパターン発生器である。パターン発生器１
０の実態は、後で説明される各種のメモリのアドレスを
指定するアドレス信号を記憶したメモリを具備し、この
アドレス信号を発生するものである。このアドレス信号
をパターン情報と称している。
【００１２】２０はＡの周期発生器であり、その内部に
あるＡの周期データ用メモリ２１のＡのパターン情報に
より指定されたアドレスには周期データＤＴａが記述さ
れている。この周期データＤＴａはＡの周期発生用カウ
ンタ２２によりＡの周期信号Ｔａに変換される。３０は
Ｂの周期発生器であり、その内部にあるＢの周期データ
用メモリ３１のＡのパターン情報により指定されたアド
レスには周期データＤＴｂが記述されている。この周期
データＤＴｂはＢの周期発生用カウンタ３２によりＢの
周期信号Ｔｂに変換される。
あるＡの周期データ用メモリ２１のＡのパターン情報に
より指定されたアドレスには周期データＤＴａが記述さ
れている。この周期データＤＴａはＡの周期発生用カウ
ンタ２２によりＡの周期信号Ｔａに変換される。３０は
Ｂの周期発生器であり、その内部にあるＢの周期データ
用メモリ３１のＡのパターン情報により指定されたアド
レスには周期データＤＴｂが記述されている。この周期
データＤＴｂはＢの周期発生用カウンタ３２によりＢの
周期信号Ｔｂに変換される。
【００１３】Ａの周期発生器２０の内部にあるＡの周期
データ用メモリ２１に記憶されている信号Ａの周期デー
タＤＴａはパターン発生器１０から送り出されるパター
ン情報に基づいて読みだされるが、これと同時に信号Ｂ
の周期データＤＴｂもこの同一パターン情報に基づいて
読みだされる。ここで、Ａの周期信号Ｔａ＝ｎ×Ｂの周
期信号Ｔｂの関係を満足する様に記述設定しておく。
データ用メモリ２１に記憶されている信号Ａの周期デー
タＤＴａはパターン発生器１０から送り出されるパター
ン情報に基づいて読みだされるが、これと同時に信号Ｂ
の周期データＤＴｂもこの同一パターン情報に基づいて
読みだされる。ここで、Ａの周期信号Ｔａ＝ｎ×Ｂの周
期信号Ｔｂの関係を満足する様に記述設定しておく。
【００１４】５０はＡの波形コントロール部であり、Ａ
の波形制御情報用メモリ５１およびＡの波形コントロー
ル５２より成る。波形コントロール部５０内にあるＡの
波形制御情報用メモリ５１は、周期信号ＴａとＡのパタ
ーン情報とにより指定されたアドレスに記述されている
波形制御情報信号Ａが読みだされる。Ａの波形コントロ
ール５２は読みだされた波形制御情報信号Ａに基づいて
１周期分の信号Ａを発生する。
の波形制御情報用メモリ５１およびＡの波形コントロー
ル５２より成る。波形コントロール部５０内にあるＡの
波形制御情報用メモリ５１は、周期信号ＴａとＡのパタ
ーン情報とにより指定されたアドレスに記述されている
波形制御情報信号Ａが読みだされる。Ａの波形コントロ
ール５２は読みだされた波形制御情報信号Ａに基づいて
１周期分の信号Ａを発生する。
【００１５】Ａの遅延発生器７０は、Ａの遅延量用メモ
リ７１およびＡの遅延発生７２より成る。Ａの遅延発生
７２はＡの遅延量用メモリ７１のＡのパターン情報によ
り指定されたアドレスに記述されている遅延量Ｄａだけ
供給された信号Ａを遅延せしめる。４０はこの発明によ
り具備せしめられたカウンタである。カウンタ４０はＢ
の周期信号Ｔｂをクロック信号とし、Ａの周期信号Ｔａ
をリセット信号とするものである。この様にすることに
より、カウンタ４０はＢの周期信号Ｔｂによりカウント
・アップ或はカウント・ダウンし、Ａの周期信号Ｔａに
よりリセットを繰り返す。このカウンタ４０の出力信号
をＢのパターン情報として使用すると、カウンタ４０の
カウント値ｎに対応するｎ個のパターン情報即ちｎ個の
アドレス情報を発生することができる。ここで、Ｂのパ
ターン情報は図４（ｂ）に示される通りＡのパターン情
報をｎだけ歩進せしめたものである。
リ７１およびＡの遅延発生７２より成る。Ａの遅延発生
７２はＡの遅延量用メモリ７１のＡのパターン情報によ
り指定されたアドレスに記述されている遅延量Ｄａだけ
供給された信号Ａを遅延せしめる。４０はこの発明によ
り具備せしめられたカウンタである。カウンタ４０はＢ
の周期信号Ｔｂをクロック信号とし、Ａの周期信号Ｔａ
をリセット信号とするものである。この様にすることに
より、カウンタ４０はＢの周期信号Ｔｂによりカウント
・アップ或はカウント・ダウンし、Ａの周期信号Ｔａに
よりリセットを繰り返す。このカウンタ４０の出力信号
をＢのパターン情報として使用すると、カウンタ４０の
カウント値ｎに対応するｎ個のパターン情報即ちｎ個の
アドレス情報を発生することができる。ここで、Ｂのパ
ターン情報は図４（ｂ）に示される通りＡのパターン情
報をｎだけ歩進せしめたものである。
【００１６】６０はＢの波形コントロール部であり、Ｂ
の波形制御情報用メモリ６１およびＢの波形コントロー
ル６２より成る。波形コントロール部６０内にあるＢの
波形制御情報用メモリ６１は、周期信号Ｔｂとカウンタ
４０の出力信号であるＢのパターン情報とにより順次に
指定されたｎ個のアドレスに記述されている波形制御情
報信号Ｂが読みだされる。この場合、Ｂの波形制御情報
用メモリ６１のアドレスには、順次にｎ個分だけ同一の
記述をしておけばよい。Ｂの波形コントロール６２は、
読みだされた波形制御情報信号Ｂに基づいてｎ周期分の
信号Ｂを発生する。
の波形制御情報用メモリ６１およびＢの波形コントロー
ル６２より成る。波形コントロール部６０内にあるＢの
波形制御情報用メモリ６１は、周期信号Ｔｂとカウンタ
４０の出力信号であるＢのパターン情報とにより順次に
指定されたｎ個のアドレスに記述されている波形制御情
報信号Ｂが読みだされる。この場合、Ｂの波形制御情報
用メモリ６１のアドレスには、順次にｎ個分だけ同一の
記述をしておけばよい。Ｂの波形コントロール６２は、
読みだされた波形制御情報信号Ｂに基づいてｎ周期分の
信号Ｂを発生する。
【００１７】Ｂの遅延発生器８０は、Ｂの遅延量用メモ
リ８１およびＢの遅延発生８２より成る。Ｂの遅延発生
８２はＢの遅延量用メモリ８１のＢのパターン情報によ
り指定されたアドレスに記述されている遅延量Ｄｂだけ
供給された信号Ｂを遅延せしめる。図６はこの発明の他
の実施例を説明する図である。この実施例は上述の実施
例におけるＡの周期発生器２０をｎ分周期２０’に置換
した例である。Ｂの周期発生器３０の出力であるＢの周
期信号Ｔｂをｎ分周することによりＡの周期信号Ｔａ簡
略に発生することができる。
リ８１およびＢの遅延発生８２より成る。Ｂの遅延発生
８２はＢの遅延量用メモリ８１のＢのパターン情報によ
り指定されたアドレスに記述されている遅延量Ｄｂだけ
供給された信号Ｂを遅延せしめる。図６はこの発明の他
の実施例を説明する図である。この実施例は上述の実施
例におけるＡの周期発生器２０をｎ分周期２０’に置換
した例である。Ｂの周期発生器３０の出力であるＢの周
期信号Ｔｂをｎ分周することによりＡの周期信号Ｔａ簡
略に発生することができる。
【００１８】図７はこの発明の更に他の実施例を説明す
る図である。図７（ａ）はそのブロック図、図７（ｂ）
はその動作の表である。これはカウンタ４０のの出力信
号であるＢのパターン情報を切り替えるマルチプレクサ
ＭＵＸとそのコントロール部を図示される通りに具備す
ることにより信号Ａおよび信号Ｂを共通の回路により動
作するようにしたものである。
る図である。図７（ａ）はそのブロック図、図７（ｂ）
はその動作の表である。これはカウンタ４０のの出力信
号であるＢのパターン情報を切り替えるマルチプレクサ
ＭＵＸとそのコントロール部を図示される通りに具備す
ることにより信号Ａおよび信号Ｂを共通の回路により動
作するようにしたものである。
【００１９】図８この発明の他の実施例を説明する図で
ある。カウンタ４０の出力にＢのパターン情報を記述し
たメモリを具備せしめ、カウンタ４０の出力によりその
アドレス指定をするようにしたものである。
ある。カウンタ４０の出力にＢのパターン情報を記述し
たメモリを具備せしめ、カウンタ４０の出力によりその
アドレス指定をするようにしたものである。
【００２０】
【発明の効果】この発明のタイミングおよび波形発生器
は、信号Ｂのｎ周期分の各周期毎の波形および遅延量
は、波形コントロール部６０内にあるＢの波形制御情報
用メモリ６１およびＢの遅延発生器８０内にあるＢの遅
延量用メモリ８１の記述内容により変更、制御すること
ができるものである。
は、信号Ｂのｎ周期分の各周期毎の波形および遅延量
は、波形コントロール部６０内にあるＢの波形制御情報
用メモリ６１およびＢの遅延発生器８０内にあるＢの遅
延量用メモリ８１の記述内容により変更、制御すること
ができるものである。
【００２１】以上のことから、図２（ｂ）のタイミング
・チャートにおいて、データ入力とデータ出力との間を
周期Ｔａと考え、クロック周期をＴｂであるものと考え
た場合、第２発目のクロック入力のタイミングを変更し
ながらフリップフロップＢの出力の出現を待つと言う測
定をするには、Ｂの波形制御情報用メモリ６１或はＢの
遅延量用メモリ８１の記述を適宜に変更することにより
クロックのタイミングを独立して変更したことに等価の
ことをすればよい。従来のタイミングおよび波形発生器
は、この様な測定をするにはクロック周期Ｔｂを変更す
る必要があってパターン発生器においてパターン情報を
深くする不都合があったのであるが、この発明のタイミ
ングおよび波形発生器にこの様な不都合はない。
・チャートにおいて、データ入力とデータ出力との間を
周期Ｔａと考え、クロック周期をＴｂであるものと考え
た場合、第２発目のクロック入力のタイミングを変更し
ながらフリップフロップＢの出力の出現を待つと言う測
定をするには、Ｂの波形制御情報用メモリ６１或はＢの
遅延量用メモリ８１の記述を適宜に変更することにより
クロックのタイミングを独立して変更したことに等価の
ことをすればよい。従来のタイミングおよび波形発生器
は、この様な測定をするにはクロック周期Ｔｂを変更す
る必要があってパターン発生器においてパターン情報を
深くする不都合があったのであるが、この発明のタイミ
ングおよび波形発生器にこの様な不都合はない。
【００２２】また、この発明のタイミングおよび波形発
生器は、Ｂの波形制御情報用メモリ６１或はＢの遅延量
用メモリ８１の記述を適宜に変更することにより周期Ｔ
ｂの単位でタイミング変更したり、パルスを止めること
ができ、例えばクロックの１個目のみを止めたり或はタ
イミング変更することは容易である。
生器は、Ｂの波形制御情報用メモリ６１或はＢの遅延量
用メモリ８１の記述を適宜に変更することにより周期Ｔ
ｂの単位でタイミング変更したり、パルスを止めること
ができ、例えばクロックの１個目のみを止めたり或はタ
イミング変更することは容易である。
【図１】タイミングおよび波形発生器の従来例を説明す
る図であり、図１（ａ）はそのブロック図、図１（ｂ）
は発生されるべき信号を示す図である。
る図であり、図１（ａ）はそのブロック図、図１（ｂ）
は発生されるべき信号を示す図である。
【図２】タイミングおよび波形発生器の適用例を説明す
る図であり、図２（ａ）はそのブロック図、図２（ｂ）
はタイミング・チャートである。
る図であり、図２（ａ）はそのブロック図、図２（ｂ）
はタイミング・チャートである。
【図３】タイミングおよび波形発生器の適用例を説明す
る図であり、図３（ａ）はそのブロック図、図３（ｂ）
および図３（ｃ）は共にタイミング・チャートである。
る図であり、図３（ａ）はそのブロック図、図３（ｂ）
および図３（ｃ）は共にタイミング・チャートである。
【図４】この発明のタイミングおよび波形発生器の実施
例を説明する図であり、図４（ａ）はそのブロック図、
図４（ｂ）はＢのパターン情報を示す図である。
例を説明する図であり、図４（ａ）はそのブロック図、
図４（ｂ）はＢのパターン情報を示す図である。
【図５】図４（ａ）のブロック図を更に詳しくした図で
ある。
ある。
【図６】この発明の他の実施例を説明する図である。
【図７】この発明の更に他の実施例を説明する図であっ
て、図７（ａ）はそのブロック図、図７（ｂ）はその動
作の表である。
て、図７（ａ）はそのブロック図、図７（ｂ）はその動
作の表である。
【図８】この発明の他の実施例を説明する図である。
１０ パターン発生器 ２０ 周期発生器 ３０ 周期発生器 ４０ カウンタ ５０ 波形コントロール部 ７０ 遅延発生器 ６０ 波形コントロール部 ８０ 遅延発生器
Claims (4)
- 【請求項１】 １個のパターン発生器を具備し、パター
ン発生器が発生するパターン情報に基づいてＴａ＝ｎ×
Ｔｂの関係を有する周期Ｔａを発生する周期発生器およ
び周期Ｔｂを発生する周期発生器を具備し、周期Ｔａお
よびパターン情報によりアクセスされるメモリ内容に相
当する波形を発生する波形コントロール部および対応す
る遅延発生器を具備し、周期Ｔａをリセット信号とする
一方周期Ｔｂをクロック信号としたカウンタを具備し、
カウンタより発生されるパターン情報と周期Ｔｂとによ
りアクセスされるメモリ内容に相当する波形を発生する
波形コントロール部および対応する遅延発生器を具備し
たことを特徴とするタイミングおよび波形発生器。 - 【請求項２】 請求項１に記載されるタイミングおよび
波形発生器において、周期Ｔａを発生する周期発生器を
周期Ｔｂを発生する周期発生器の出力をｎ分周する分周
器に置換したものであることを特徴とするタイミングお
よび波形発生器 - 【請求項３】 請求項１に記載されるタイミングおよび
波形発生器において、カウンタの出力信号であるＢのパ
ターン情報を切り替えるマルチプレクサとそのコントロ
ール部を具備することにより信号Ａおよび信号Ｂを共通
の回路により動作するものであることを特徴とするタイ
ミングおよび波形発生器。 - 【請求項４】 請求項１に記載されるタイミングおよび
波形発生器において、カウンタの出力にＢのパターン情
報を記述したメモリを具備せしめ、カウンタの出力によ
りそのアドレス指定をするようにしたものであることを
特徴とするタイミングおよび波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615992A JP3235739B2 (ja) | 1992-06-24 | 1992-06-24 | タイミングおよび波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615992A JP3235739B2 (ja) | 1992-06-24 | 1992-06-24 | タイミングおよび波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH063418A true JPH063418A (ja) | 1994-01-11 |
| JP3235739B2 JP3235739B2 (ja) | 2001-12-04 |
Family
ID=15826167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16615992A Expired - Fee Related JP3235739B2 (ja) | 1992-06-24 | 1992-06-24 | タイミングおよび波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235739B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999008123A1 (fr) * | 1997-08-06 | 1999-02-18 | Advantest Corporation | Generateur de synchronisation |
-
1992
- 1992-06-24 JP JP16615992A patent/JP3235739B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999008123A1 (fr) * | 1997-08-06 | 1999-02-18 | Advantest Corporation | Generateur de synchronisation |
| US6253360B1 (en) | 1997-08-06 | 2001-06-26 | Advantest Corporation | Timing generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235739B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| US6032282A (en) | Timing edge forming circuit for IC test system | |
| JP2569514B2 (ja) | 情報処理装置 | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| US5033001A (en) | Dual mode memory read cycle time reduction system which generates read data clock signals from shifted and synchronized trigger signals | |
| KR930008042B1 (ko) | 마이크로 콘트롤러 유닛 | |
| JPH10208472A (ja) | バーストモード制御信号を発生する半導体メモリ装置 | |
| JPH063418A (ja) | タイミングおよび波形発生器 | |
| US4546350A (en) | Display apparatus | |
| WO1996021278A1 (en) | Interleaved and sequential counter | |
| US5086280A (en) | Continuously variable pulsewidth waveform formation device employing two memories | |
| JP3089646B2 (ja) | Ｐｗｍ出力回路 | |
| JPH1027497A (ja) | メモリ試験装置 | |
| JP2953583B2 (ja) | Ｒａｍコントロール回路 | |
| JPH0542525Y2 (ja) | ||
| JP3206010B2 (ja) | タイムスタンプ回路 | |
| JPH04109183A (ja) | 遅延試験方式 | |
| JPH0225567B2 (ja) | ||
| JPH0855077A (ja) | 情報利用回路 | |
| JPS6058608B2 (ja) | タイミング信号発生装置 | |
| JPS6319027B2 (ja) | ||
| JP3080287B2 (ja) | タイミングジェネレータ | |
| JPH07244124A (ja) | 集積回路チップ | |
| JP2002278607A (ja) | 異周期シーケンサの排他制御回路 | |
| JPH0482099A (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |