JPH06338924A - 通信システム - Google Patents

Abstract

(57)【要約】 【目的】 伝送のアイドル状態において固定ビットパタ
ンを伝送することによって、アイドル時に伝送回路の異
常の検出を可能にする。 【構成】 送信局側にアイドル時に固定ビットパタンを
出力する固定ビットパタン発生器２２０２を設けるとと
もに、受信局側に異常検出手段を設け、伝送データおよ
び固定ビットパタン以外の受信信号の受信により異常を
検出する。 【効果】 回線の状態が常時監視可能になるため、回線
状態の異常検出が迅速にできる。また、伝送データの符
号化を行なわないため高速なデータ伝送が可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、異常検出機能を有する
とともに高速データ伝送が可能な通信システムに関する
ものである。

【０００２】

【従来の技術】図１６はＡ局、Ｂ局、Ｃ局、および、Ｄ
局が、Ａ局→Ｂ局→Ｃ局→Ｄ局→Ａ局（Ｆループ）、お
よび、Ａ局→Ｄ局→Ｃ局→Ｂ局→Ａ局（Ｒループ）の２
つのループを構成するように接続され、信号が双方向に
伝送されるネットワークを示すブロック構成図である。
このネットワークはＦループとＲループの２重構造とな
っているため、どちらか一方のループに断線等の異常が
おきても、他方のループによりデータの伝送を継続する
ことが可能である。Ａ局〜Ｄ局は、それぞれ、ＣＰＵ
と、Ｆループ用の送信部および受信部と、Ｒループ用の
送信部および受信部とを有している。そして、例えば、
Ａ局の送信部から送信された信号はＢ局の受信部により
受取られ、さらにＢ局の送信部から送信され、Ｃ局の受
信部へと順次伝送されてゆく。なお、Ａ局は親局とし、
その他の局（Ｂ局〜Ｄ局）を子局とし、この親局である
Ａ局がネットワークの制御およびネットワークの監視を
行うようにしてネットワークの異常に対処している。

【０００３】Ａ局が子局（Ｂ局〜Ｄ局）および伝送路７
００〜７０７の異常の有無を検出する方法として、親局
が各子局の送受信の使用時間および送受信の時間間隔に
より検出する方法や、各子局が異常データの受信を検出
したときこれを親局に連絡する方法等がある。また、子
局が異常を検出する方法として受信データのパリティチ
ェックやサムチェック等を行う方法が一般に用いられて
いる。しかし、図１７に示すアイドル状態（当該伝送路
上に伝送データが送られていない間がアイドル時であ
り、この間はアイドル状態にある）において伝送路の断
線等の異常が生じた場合には異常が検出されないので、
この問題に対処する方法として従来は一般に伝送路の信
号をマンチェスタ符号等による符号化し、すなわち、ア
イドル時の伝送路の状態を含めて所定時間内（ビット時
間内）に信号レベルが反転する信号を伝送し、所定時間
内に信号レベルの変化が無い信号（所定の符号外の信
号）の受信により異常を検知する方法がとられていた。

【０００４】次に、このような符号化を行った従来技術
による局間における信号の伝送の詳細について、Ｂ局２
００とＣ局３００間における場合を例にとり説明する。
図１３はＢ局２００のＦループ用のＣＰＵ５００および
送信部６００と、Ｃ局３００のＦループ用の受信部８０
０およびＣＰＵ９００を示す詳細ブロック構成図であ
る。なお、図においてＢ局２００の送信部６００とＣ局
３００の受信部８００は伝送路７０１により接続されて
いる。また、Ｂ局２００は図１６に示すようにＦループ
用、および、Ｒループ用としてそれぞれ受信部６００
０、ＣＰＵ５００、および、送信部６００を有している
が、図１３はこのうちＦループ用のＣＰＵ５００と送信
部６００とが図示されＦループ用の受信部６０００は図
示していない。また、Ｃ局３００も同様にＦループ用、
および、Ｒループ用としてそれぞれ受信部８００、ＣＰ
Ｕ９００、および、送信部８０００を有しているが、図
１３はこのうちＦループ用の受信部８００とＣＰＵ９０
０とが図示されＦループ用の送信部８０００は図示して
いない。

【０００５】図１３において、５００はＢ局２００のＣ
ＰＵ、６００は送信部、１０００は送信するデータを符
号化する符号化回路、１０３はＣＰＵ５００から出力さ
れた情報を符号化回路１０００に入力可能な情報に変換
する送信回路である。なお、送信部６００は送信回路１
０３および符号化回路１０００より構成される。８００
はＣ局３００の受信部、９００はＣＰＵ、１００１は伝
送路上の符号化された信号をもとに戻す復号回路、１０
９は復号回路１００１より出力された情報をＣＰＵ９０
０が受付け可能な情報にする受信回路である。なお、受
信部８００は復号回路１００１、および、受信回路１０
９から構成される。Ｂ局２００からＣ局３００に伝送路
７０１（この伝送路７０１は光ファイバー等で構成され
る）を介して信号を伝送する際に、Ｂ局２００はアイド
ル時および伝送データ送信中ともに１ｂｉｔ毎に符号化
回路１０００により符号化された信号を送信する。そし
て、Ｃ局３００はアイドル時も含めて受信信号を復号回
路１００１により復号し元の符号化されう前の情報に戻
す。

【０００６】一般的にネットワークの伝送路に断線等の
異常が発生した場合には異常発生箇所以降においては受
信信号が”０”または”１”に固定される。もしも、受
信信号が所定の符号以外の信号、例えば、”０”（ＬＯ
Ｗレベル）または”１”（ＨＩＧＨレベル）に固定され
た信号になっていることが復号回路１００１において検
出されると、復号回路１００１より復号エラーが出力さ
れる。この復号エラーは割り込み信号としてＣ局３００
のＣＰＵ９００に入力され、ＣＰＵ９００は回線の異常
を認知することができる。

【０００７】すなわち、マンチェスタ符号による符号化
を行う場合は、図１４に示すように、例えば”１”デー
タにおいては１ｂｉｔデータ時間中に”ＨからＬへ”変
化し、”０”データにおいては”ＬからＨへ”と変化す
るので、図１５のようにデータ”１”が連続して伝送さ
れる場合でも伝送路上の信号が変化する。従って正常時
にはアイドル状態においても伝送路７０１上の信号が変
化するので伝送路７０１上の信号が”０”または”１”
に固定されればネットワークに異常があったことを認識
できる。しかし、このような符号化により、符号化を行
わない場合に比べ伝送路７０１上の信号変化が速くな
る。従って、伝送路７０１の物理的特性により制限され
る限界周波数ｆに対してデータの伝送速度を低く（マン
チェスタ符号の場合ｆ／２）設定する必要がある。

【０００８】

【発明が解決しようとする課題】従来の通信システムに
おいて、１ｂｉｔデータ毎の符号化による方法によれ
ば、上述のように伝送路の物理的特性により制限される
限界周波数ｆに対してデータの伝送速度を低くする必要
があるという問題点があり、また、送受信間隔時間を監
視する方法によれば送受信間隔を所定時間以下しておく
必要であり、断線などの回線異常の検出はこの送受信間
隔の時間にもとづき判定するので判定に時間を要すると
ともに、送信局側の内部処理の負荷を増大するなどの問
題点があった。

【０００９】また、送信局側の異常状態の受信局側への
通報は、この通報は通常のデータの伝送と同様の手順で
伝送するので通報に時間を要するなどの問題点があっ
た。

【００１０】この発明はこのような問題点を解決するた
めになされたものであり、伝送路の断線などの回線異常
の検出が送受信時間間隔を待つことなしにアイドル時に
直ちにでき、しかも、データの伝送速度の低下がなく、
さらに、定期的に伝送データを送信する必要がなく送信
局側の内部処理の負荷の増大を防止できる通信システム
を得ることを目的とする。

【００１１】また、送信局側の異常状態を受信局側に直
ちに通報できる通信システムを得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係わる通信シ
ステムは、ベースバンド伝送方式によるとともにビット
時間毎の信号レベルの変化を条件にせず、送信する側の
局から受信する側の局にＨＤＬＣ手順のように同一論理
レベルビットの連続数が第１の所定数未満である伝送デ
ータが送信される通信システムにおいて、送信する側の
局は第１の所定数以上の所定数の同一論理レベルビット
を連続して出力した後に論理レベルを反転し、続いて第
１の所定数以上の所定数の同一論理レベルビットを連続
して出力する動作を繰り返す固定ビットパタン出力手段
と、この伝送データ送信時外のアイドル時に固定ビット
パタン出力手段の出力を送信するように切替動作を行う
切替手段とを有し、受信する側の局は固定ビットパタン
出力手段が出力する同一論理レベルの連続ビット数以上
の同一論理レベルビットの連続受信にもとづき異常を検
出する異常検出手段を有するようにしたものである。

【００１３】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局にＨＤＬＣ手順のように
同一論理レベルビットの連続数が第１の所定数未満であ
る伝送データが送信される通信システムにおいて、送信
する側の局は第１の所定数以上の所定数の同一論理レベ
ルビットを連続して出力した後に論理レベルを反転し、
続いて第１の所定数以上の所定数の同一論理レベルビッ
トを連続して出力する動作を繰り返す第１固定ビットパ
タン出力手段と、第１固定ビットパタン出力手段が出力
する同一論理レベルの連続ビット数以上の同一論理レベ
ルビットを連続して出力した後に論理レベルを反転し、
続いて第１固定ビットパタン出力手段が出力する同一論
理レベルの連続ビット数以上の同一論理レベルビットを
連続して出力する動作を繰り返す第２固定ビットパタン
出力手段と、伝送データ送信時外のアイドル時に異常通
報時外は第１固定ビットパタン出力手段の出力を送信
し、異常通報時は第２固定ビットパタン出力手段の出力
を送信するように切替動作を行う切替手段を有し、受信
する側の局は第１固定ビットパタン出力手段が出力する
同一論理レベルの連続ビット数以上の同一論理レベルビ
ットの連続受信、および、第２固定ビットパタン出力手
段が出力する同一論理レベルの連続ビット数以上の同一
論理レベルビットの連続受信の有無にもとづき異常また
は異常通報の受信を検出する異常検出手段を有するよう
にしたものである。

【００１４】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局に伝送データが送信され
る通信システムにおいて、送信する側の局は伝送データ
送信時、アイドル時ともに所定の送信クロック数分の送
信を行う毎に送信信号の送信を停止する送信信号送信停
止手段と、送信信号送信停止手段により送信信号の送信
が停止される毎に前回と今回とで異る論理信号が出力さ
れる論理信号出力手段と、送信信号送信停止手段により
送信信号の送信が停止されている間に論理信号出力手段
の出力が送信されるように切替える切替手段とを有し、
受信する側の局は上記所定の送信クロック数を越える同
一論理レベルの連続受信にもとづき異常を検出する異常
検出手段を有するようにしたものである。

【００１５】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局にＨＤＬＣ手順のように
同一論理レベルビットの連続数が第１の所定数未満であ
る伝送データが送信される通信システムにおいて、送信
する側の局は送信信号の論理レベルを反転する反転手段
と、第１の所定数の送信クロック時間以上の時間を経過
する毎に交互に送信信号、および、反転手段の出力が送
信されるように切替えを行う切替手段を有し、受信する
側の局は切替手段の切替時間間隔を越える同一論理レベ
ルの連続受信にもとづき異常を検出する異常検出手段を
有するようにしたものである。

【００１６】

【作用】この発明における係わる通信システムにおいて
は、ベースバンド伝送方式によるとともにビット時間毎
の信号レベルの変化を条件にせず、送信する側の局から
受信する側の局にＨＤＬＣ手順のように同一論理レベル
ビットの連続数が第１の所定数未満である伝送データが
送信される通信システムにおいて、送信する側の局にお
いては第１の所定数以上の所定数の同一論理レベルビッ
トを連続して出力した後に論理レベルを反転し、続いて
第１の所定数以上の所定数の同一論理レベルビットを連
続して出力する動作を繰り返す固定ビットパタン出力手
段が設けられ、切替手段により伝送データ送信時外のア
イドル時に固定ビットパタン出力手段の出力が送信され
るように切替えられ、受信する側の局においては固定ビ
ットパタン出力手段が出力する同一論理レベルの連続ビ
ット数以上の同一論理レベルビットの連続受信にもとづ
き異常が検出される。

【００１７】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局にＨＤＬＣ手順のように
同一論理レベルビットの連続数が第１の所定数未満であ
る伝送データが送信される通信システムにおいて、送信
する側の局においては第１の所定数以上の所定数の同一
論理レベルビットを連続して出力した後に論理レベルを
反転し、続いて第１の所定数以上の所定数の同一論理レ
ベルビットを連続して出力する動作を繰り返す第１固定
ビットパタン出力手段と、第１固定ビットパタン出力手
段が出力する同一論理レベルの連続ビット数以上の同一
論理レベルビットを連続して出力した後に論理レベルを
反転し、続いて第１固定ビットパタン出力手段が出力す
る同一論理レベルの連続ビット数以上の同一論理レベル
ビットを連続して出力する動作を繰り返す第２固定ビッ
トパタン出力手段とが設けられ、切替手段により伝送デ
ータ送信時外のアイドル時に異常通報時外は第１固定ビ
ットパタン出力手段の出力を送信し、異常通報時は第２
固定ビットパタン出力手段の出力が送信されるように切
替えが行われ、受信する側の局においては第１固定ビッ
トパタン出力手段が出力する同一論理レベルの連続ビッ
ト数以上の同一論理レベルビットの連続受信、および、
第２固定ビットパタン出力手段が出力する同一論理レベ
ルの連続ビット数以上の同一論理レベルビットの連続受
信の有無にもとづき異常または異常通報の受信が検出さ
れる。

【００１８】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局に伝送データが送信され
る通信システムにおいて、送信する側の局は伝送データ
送信時、アイドル時ともに所定の送信クロック数分の送
信を行う毎に送信信号の送信を停止する送信信号送信停
止手段と、送信信号送信停止手段により送信信号の送信
が停止される毎に前回と今回とで異る論理信号が出力さ
れる論理信号出力手段とを有し、送信信号送信停止手段
により送信信号の送信が停止されている間に論理信号出
力手段の出力が送信されるように切替手段により切替ら
れ、受信する側の局においては上述の所定の送信クロッ
ク数を越える同一論理レベルの連続受信にもとづき異常
が検出される。

【００１９】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局にＨＤＬＣ手順のように
同一論理レベルビットの連続数が第１の所定数未満であ
る伝送データが送信される通信システムにおいて、送信
する側の局においては送信信号の論理レベルを反転する
反転手段を有し、第１の所定数の送信クロック時間以上
の時間を経過する毎に交互に送信信号、および、反転手
段の出力が送信されるように切替手段により切替えが行
われ、受信する側の局においては切替手段の切替時間間
隔を越える同一論理レベルの連続受信にもとづき異常が
検出される。

【００２０】

【実施例】

実施例１．この発明の一実施例による信号の伝送の詳細
について、図１６に示されるネットワークにおいてＢ局
２０１とＣ局３０１間における場合を例にとり説明す
る。図１は図１６に示すネットワークにおけるＢ局２０
１のＦループ用のＣＰＵ５０１および送信部６０１と、
Ｃ局３０１のＦループ用の受信部８０１およびＣＰＵ９
０１を示す詳細ブロック構成図である。なお、図におい
てＢ局２０１の送信部６０１とＣ局３０１の受信部８０
１は伝送路７０１により接続されている。また、Ｂ局２
０１は図１６に示すようにＦループ用、および、Ｒルー
プ用としてそれぞれ受信部６００１、ＣＰＵ５０１、お
よび、送信部６０１を有しているが、図１はこのうちＦ
ループ用のＣＰＵ５０１と送信部６０１とが図示されＦ
ループ用の受信部６００１は図示していない。また、Ｃ
局３０１も同様にＦループ用、および、Ｒループ用とし
てそれぞれ受信部８０１、ＣＰＵ９０１、および、送信
部８００１を有しているが、図１はこのうちＦループ用
の受信部８０１とＣＰＵ９０１とが図示されＦループ用
の送信部８００１は図示していない。

【００２１】図１において、５０１はＢ局２０１のＣＰ
Ｕ、６０１は送信部である。１０３は送信回路であり、
送信クロックおよびＣＰＵ５０１からの情報がこの送信
回路１０３に入力される。２２０２は固定ビットパタ
ン”００００００００１１１１１１１１”を発生する固
定ビットパタン発生器、２２０３は固定ビットパタン発
生器２２０２により発生された固定ビットパタンをパラ
レル信号からシリアル信号に変換するパラレル／シリア
ル変換回路、２２０５は伝送データとなる送信回路１０
３からの送信信号とパラレル／シリアル変換回路２２０
３から出力される固定ビットパタンとを切り替え出力す
る切替手段、例えば、切替回路である。送信回路１０３
から切替回路２２０５へは送信信号とアイドル時にある
ことを示すアイドル状態信号２２０４とが送られる。

【００２２】Ｂ局２０１の送信部６０１は送信回路１０
３、固定ビットパタン発生器２２０２、パラレル／シリ
アル変換回路２２０３、および、切替回路２２０５より
構成される。また、固定ビットパタン発生器２２０２、
パラレル／シリアル変換回路２２０３から固定ビットパ
タン出力手段が構成される。８０１はＣ局３０１の受信
部、９０１はＣＰＵ、１０９は受信信号からＣＰＵ９０
１に伝える情報を取り出しＣＰＵ９０１に出力する受信
回路、２２０９は受信信号を微分する微分回路、２２０
６は受信クロックをカウントし微分回路２２０９の微分
出力によりリセットされるカウンタ回路であり、このカ
ウンタ回路２２０６により受信信号の”１”または”
０”の連続数が検出される。２２０８は比較値”８”を
発生する比較値発生器、２２０７はカウンタ２２０６の
出力と比較値発生器２２０８の出力とを比較し、カウン
タ２２０６の値が”８”を越えるか否かを判定するディ
ジタル比較器、９０１はＣ局１０２を制御するＣＰＵで
ある。なお、Ｃ局３０１の受信部８０１は受信回路１０
９、微分回路２２０９、カウンタ回路２２０６、比較値
発生器２２０８、および、ディジタル比較器２２０７よ
り構成される。また、カウンタ２２０６、ディジタル比
較器２２０７、比較値発生器２２０８、および、微分回
路２２０９から異常検出手段が構成される。

【００２３】この実施例ではＨＤＬＣ手順を想定してい
るため伝送データのうち”フラグ”を除く部分におい
て、”１”は５ｂｉｔ以下しか連続しない。そして、”
１”が６ｂｉｔ連続する場合は伝送データの先頭、また
は、伝送データの最後を示す”フラグ”を意味し、”
１”が第１の所定数ｂｉｔ以上連続する場合、例えば、
７ｂｉｔ以上連続する場合はアイドル状態にあることを
意味している。この実施例１における固定ビットパタン
は受信回路にて受信された場合に伝送データとしては無
効になるように”０”が第１の所定数ｂｉｔ以上の所定
数ｂｉｔ、例えば、８ｂｉｔ続き次に”１”が８ｂｉｔ
続くデータ、すなわち、１６ｂｉｔデータ”０００００
０００１１１１１１１１”を用いている。また、この実
施例１における伝送路７０１上の信号は図２に示すタイ
ムチャートのようになる。図において、２０００は固定
ビットパタン、２０１０は伝送データが送られる部分を
示している。各局の電源の立ち上り時、すなわち、初期
状態においては切替え回路２２０５は固定ビットパタン
を次局に出力するように（すなわち、Ｂ側に）切替えら
れる。そして、パラレル／シリアル変換回路２２０３に
よりシリアル変換された固定ビットパタン”０００００
０００１１１１１１１１”が送信クロックに同期して繰
り返し出力される。

【００２４】Ｂ局２０１が伝送データを送信する場合に
は、まず、ＣＰＵ５０１が送信回路１０３に起動をか
け、送信回路１０３を送信状態にするとともに、伝送デ
ータが次局、すなわち、Ｃ局３０１に出力されるように
切替回路２２０５をＡ側に切替える。Ｃ局３０１ではＢ
局２０１から伝送路７０１を介して送られてきた受信信
号が微分回路２２０９に入力される。微分回路２２０９
は、受信信号が”０”→”１”、または、”１”→”
０”と変化したときのみ、微分出力が”１”になり、受
信信号が”０”または”１”が続いた場合は、”０”が
出力される。この微分出力は受信クロックをカウントす
るカウンタ２２０６のリセット入力に入力される。図３
のタイミングチャートは、受信信号が”０”→”１”、
または、”１”→”０”と変化した直後の時点２９０１
で微分回路２２０９の微分出力が受信クロック１周期
間”１”になりカウンタ２２０６はリセットされカウン
タ値が”０”になり、受信信号が”０”または”１”が
連続中はカウンタ２２０６はリセットされずに受信クロ
ックにより１づつカウントアップされる様子を示してい
る。

【００２５】なお、微小な変動は有りうるがＢ局の送信
クロックの周波数を有し、位相が受信信号の反転時の位
相にあわせられたパルスを出力するように構成されたフ
ェーズロックドループ回路（図示せず）の出力が受信ク
ロックとして使用される。上述のように、”０”また
は”１”の連続数がカウンタ２２０６により検出される
ので、このカウンタ２２０６の検出値が８を越えている
か否かの比較をＣ局３０１のデジタル比較器２２０７が
行い、越えていればディジタル比較器２２０７は割込信
号をＣＰＵ９０１へ出力する。図４はアイドル状態時に
伝送路７０１が断線した場合におけるＢ局２０１から送
信された送信信号とＣ局３０１が受信した受信信号を示
すタイムチャートであり、図の時点１４０１において伝
送路７０１が断線し、時点１４０２において”０”が８
を越えて連続したことがディジタル比較器２２０７によ
り検出される様子が示されている。

【００２６】なお、ＨＤＬＣ手順による伝送の場合はフ
ラグパタン”０１１１１１１０”を受信しない限りデー
タの受付がされないので、固定ビットパタン”１１１１
１１１１００００００００”が受信されても無効として
扱われるため問題はなく、フラグはフラグとして認識さ
れるとともにデータはデータとして取り込まれる。な
お、固定ビットパタンは同一論理レベルの連続ビット数
を８としているが、これに限らず９以上であってもよ
い。また、固定ビットパタンは”０”の連続数と”１”
の連続数と同一にしたが、これに限らず連続数が第１の
所定数以上であれば異るようにしてもよい。さらに、こ
の実施例１においてはＨＤＬＣ手順により送受信してい
るが、ＨＤＬＣ手順による場合に限らず伝送データの同
一論理レベルの連続数が所定数未満である場合におい
て、同一論理レベルの連続数がこの所定数以上の固定ビ
ットパタンを用いるようにすれば同様の効果が得られ
る。

【００２７】実施例２．図５はこの発明の他の実施例を
示すブロック図であり、上述の実施例１における図１に
相当する図であり、実施例１と同様にＨＤＬＣ手順によ
り送受信が行われることを想定している。また、受信ク
ロックは実施例１と同様に作成される。Ｂ局２０２にお
いて、伝送データがある場合、すなわち、伝送データの
送信中には送信回路１０３からの出力されるアイドル状
態信号２２０４は”０”となっており、切替回路２２０
５および伝送路７０１を介して送信回路１０３からの送
信信号にもとづく伝送データがＣ局３０２へ送信され
る。また、送信データが無い場合、または、送信が完了
した場合、すなわち、アイドル時にはアイドル状態信号
２２０４が”１”となり、パラレル／シリアル回路２２
０３、切替回路２２０５、および、伝送路７０１を経由
してＣ局３０２へ固定ビットパタンが送信される。

【００２８】この実施例２においては固定ビットパタン
として、通常時に固定ビットパタン１発生器２３０１に
より発生される固定ビットパタン１と、エラー通報時に
固定ビットパタン２発生器２３０２により発生される固
定ビットパタン２の２種類が用いられる。なお、固定ビ
ットパタン１（正常アイドル状態用パタン）は３２ｂｉ
ｔデータ”００００００００１１１１１１１１００００
００００１１１１１１１１”であり、固定ビットパタン
２（エラー通報用パタン）は３２ｂｉｔデータ”０００
０００００００００００００１１１１１１１１１１１１
１１１１”である。切替回路２３０４は切替指令用ポー
ト２３０５の設定内容にもとづき動作し、初期設定時に
は固定ビットパタン１がパラレル／シリアル変換回路２
２０３に入力されるように切替指令用ポート２３０５が
設定される。また、エラー通報を行いたい場合は固定ビ
ットパタン２がパラレル／シリアル変換回路２２０３に
入力されるようにＣＰＵ５０２により切替指令用ポート
２３０５が設定される。

【００２９】なお、固定ビットパタン１発生器２３０
１、切替回路２３０４、および、パラレル／シリアル変
換回路２２０３から第１固定ビットパタン出力手段が構
成され、固定ビットパタン２発生器２３０２、切替回路
２３０４、および、パラレル／シリアル変換回路２２０
３から第２固定ビットパタン出力手段が構成される。Ｃ
局３０２では受信された信号の”１”または”０”の連
続数をカウンタ２２０６により検出し、この検出結果と
比較値発生器２３０７に設定されている”８”とがディ
ジタル比較器２３０６により比較される。ディジタル比
較器２３０６の一方の出力、すなわち、エラー信号１は
比較値発生器２３０７より発生される”８”より”１”
の連続数が大きければ”１”になり小さければ”０”に
なる。また他方の出力、すなわち、エラー信号２は比較
値発生器２３０８より発生される”１６”より”１”の
連続数が大きければ”１”になり小さければ”０”にな
る。これらの値は入力ポート２３０９を介してＣＰＵ９
０２が読み取ることができ、エラー通報であったか、回
線異常状態であったかを認識できる。すなわち、ＣＰＵ
９０２は、エラー信号１が”１”、エラー信号２が”
０”であればエラー通報の受信を認知し、双方ともに”
１”であればネットワークに異常があったことを認知す
る。

【００３０】電源投入時等の初期状態、すなわち、伝送
データが送信される前のアイドル状態の場合には、送信
回路１０３のアイドル状態信号２２０４が”１”となり
切換回路２２０５はＢ側に切換えられ、パラレル／シリ
アル変換回路２２０３から出力される固定ビットパタン
１または固定ビットパタン２が伝送路７０１に出力され
る。また、この初期状態においては切替指令用ポート２
３０５が固定ビットパタン１を出力するように設定され
るので固定ビットパタン１が出力される。ＣＰＵ５０２
からの送信起動指令により送信回路１０３が送信状態に
なるとアイドル状態信号２２０４は”０”になり、送信
回路１０３からの送信信号が切替回路２２０５を経由し
て伝送路７０１に送出される。また、Ｂ局２０２がＣ局
３０２にエラー通報する場合においてはＢ局２０２のＣ
ＰＵ５０２は送信回路１０３を強制的にアイドル状態と
し、切替回路２３０４が固定ビットパタン２を出力する
ように切換指令用ポート２３０５を設定する。

【００３１】Ｃ局３０２はカウンタ２２０６により”
０”または”１”の連続数を検出し、この検出結果と比
較値発生器２３０７および比較値発生器２３０８の出力
とをデジタル比較器２３０６により比較し”０”また
は”１”の連続数が８を越えているか否か、および、”
０”または”１”の連続数が１６を越えているか否かを
判定する。”０”または”１”が８を越えて連続してい
ることが確認されると、デジタル比較器２３０６からの
出力信号であるエラー信号１が”１”になり、Ｃ局３０
２のＣＰＵ９０２へ割り込み信号が入力される。さら
に、”０”または”１”が１６を越えて連続するとデジ
タル比較器２３０６から出力信号であるエラー信号２
が”１”になり、このエラー信号２は入力ポート２３０
９の他方の入力端子に出力される。そして、エラー信号
１およびエラー信号２は入力ポート２３０９に伝えられ
る。ＣＰＵ９０２は割込み信号を受けると受信クロック
の８周期分を過ぎるまで待ち入力ポート２３０９の出力
が確定した後、その内容を読みとる。なお、カウンタ２
２０６、微分回路２２０９、ディジタル比較器２３０
６、比較値発生器２３０７、および、比較値発生器２３
０８より異常検出手段が構成される。

【００３２】図６はＢ局２０２が正常時アイドル信号
（固定ビットパタン１）をＣ局３０２に送信中に異常発
生をＣ局３０２に通知するためエラー通報した場合にお
いて、Ｃ局３０２のＣＰＵ９０２がこれを検出する様子
示すタイムチャートである。図に示すように、Ｃ局３０
２は時点５０１０までは正常時アイドル信号、すなわ
ち、連続する８個の”０”と連続する８個の”１”が繰
返えされる信号、すなわち、固定ビットパタン１を受信
している。そして、時点５０１０以降においてＢ局２０
２はＣ局３０２にエラー通報するため連続する１６個
の”０”と連続する１６個の”１”が繰返される信号、
すなわち、固定ビットパタン２を送信している。

【００３３】Ｃ局３０２は”０”を連続して９個受信し
た時点５０２０でエラーを認識するとともに、時点５０
３０において、この”０”が１６しか連続しなかったこ
とが検出されエラー通報を受信したことを認識する。す
なわち、時点５０２０でＣＰＵ９０２に割り込みがかけ
られ、さらに５０３０の時点で”０”の連続数が１６以
下であることがディジタル比較器２３０６により検出さ
れ、この検出結果をＣＰＵ９０２が入力ポート２３０９
を介して読むことによりＢ局２０２からのエラー通報を
受信したことを認識する。

【００３４】なお、固定ビットパタン１は同一論理レベ
ルの連続ビット数を８としているが、これに限らず９以
上にし、固定ビットパタン２をこれに対応するビットパ
タンにしてもよい。また、固定ビットパタン１、固定ビ
ットパタン２ともに”０”の連続数と”１”の連続数と
同一にしたが、これに限らず固定ビットパタン１におい
て連続数が第１の所定数以上であり、固定ビットパタン
２において連続数がいずれも固定ビットパタン１におけ
る最大連続数を越えるようにすれば連続数が異ってもよ
い。さらに、この実施例２においてはＨＤＬＣ手順によ
り送受信しているが、ＨＤＬＣ手順による場合に限らず
伝送データの同一論理レベルの連続数が所定数未満であ
る場合において、同一論理レベルの連続数がこの所定数
以上の固定ビットパタン１を用い、固定ビットパタン２
をこれに対応するビットパタンにするようにしてもよ
い。

【００３５】実施例３．図７はこの発明のさらに他の実
施例を示すブロック図であり、上述の実施例２における
図５に相当する図である。図において、２４０１はゲー
ト、２４０２は検出ビット付加タイミング発生器、２４
０３は論理信号出力手段、例えば、フリップフロップで
ある。２４０４は切替手段、例えば、切替回路である。
２４０５はフリップフロップ、２４０６はフリップフロ
ップ、２４０７は検出タイミング発生回路、２４０８は
確認回路である。なお、確認回路２４０８はフリップフ
ロップ２４０５およびフリップフロップ２４０６がとも
にセットまたはリセットされていれば異常検出を示す”
１”を出力し、排他的にセットされていれば異常が検出
されなかったものとして”０”を出力する。図に示すよ
うに、Ｂ局２０３の送信部６０３は送信回路１０３、ゲ
ート２４０１、検出ビット付加タイミング発生回路２４
０２、フリップフロップ２４０３、および、切替回路２
４０４から構成され、Ｃ局３０３の受信部８０３は受信
回路１０８、フリップフロップ２４０５、フリップフロ
ップ２４０６、検出タイミング発生回路、および、確認
回路２４０８から構成される。また、ゲート２４０１、
検出ビット付加タイミング発生器２４０２より送信信号
送信停止手段が構成される。また、フリップフロップ２
４０５、フリップフロップ２４０６、検出タイミング発
生回路２４０７、および、確認回路２４０８より異常検
出手段が構成される。

【００３６】Ｂ局２０３の送信部６０３において、検出
ビット付加タイミング発生回路２４０２は送信クロック
が入力され、この送信クロックにもとづき検出ビットを
付加するタイミング信号であるＢ信号、および、検出ビ
ットを付加するときに送信回路１０３からの送信信号が
出力されないようにゲート２４０１により送信クロック
をロックするためのＡ信号を出力する。送信回路１０３
より送信信号が８ビット分出力されると、次の１ビット
時間はＡ信号により送信クロックがロックされるため送
信回路１０３が停止する。そして、切り替え回路２４０
４がＢ信号により検出ビット側に切り替えられるため１
ビットの検出ビットが送信される。なお、この検出ビッ
トの値はフリップフロップ２４０３の出力値であり、フ
リップフロップ２４０３はＡ信号が入力される毎に出力
が反転するように接続されている。従って、伝送路７０
１には８ビット分の送信回路１０３からの送信信号の送
信を行う毎に交互にその値が”０”または”１”になる
１ビットの検出ビットが付加されて送信される。

【００３７】また、アイドル状態時も同様にＡ信号およ
びＢ信号により、伝送路７０１には８ビット時間分経過
する毎に上述の１ビットの検出ビットが付加されて送信
される。図８はＢ局２０３の検出ビット付加タイミング
発生回路２４０２の動作を示すタイミングチャートであ
る。図に示すように時点２５０１から送信クロック１周
期分、Ｂ信号が”１”になり送信回路１０３への送信ク
ロックの入力が停止され、送信回路１０３から切替回路
２４０４への送信信号の出力が停止されるとともに伝送
路７０１に検出ビット”１”が送出され、さらに、この
時点２５０１より送信クロック８周期分後の時点２５０
２から再び送信クロック１周期分、Ｂ信号が”１”にな
り送信回路１０３への送信クロックの入力が停止され、
送信回路１０３から切替回路２４０４への送信信号の出
力が停止されるとともに伝送路７０１に検出ビット”
０”が送出される。

【００３８】次に、Ｃ局３０３の受信部８０３の動作に
ついて説明する。タイミング発生回路２４０７は伝送路
７０１からの受信信号および受信クロックにもとづきＣ
信号およびＤ信号を出力する。Ｃ信号は伝送されてきた
検出ビットが受信回路１０８に取り込まれないように受
信回路１０８の受信を停止させる信号であり、Ｄ信号は
フリップフロップ２４０５およびフリップフロップ２４
０６がそれぞれ入力された信号をラッチするタイミング
信号である。なお、受信クロックは実施例１と同様に作
成され、検出タイミング発生回路２４０７はＣ信号およ
びＤ信号を、例えば、アイドル時の受信信号により同期
をとり発生させるようにしてもよい。また、フリップフ
ロップ２４０５には伝送路７０１からの受信信号が入力
され、フリップフロップ２４０６にはフリップフロップ
２４０５のＱ出力が入力されている。

【００３９】Ｂ局２０３から検出ビットが送信される
と、この検出ビットはＣ局３０３において検出タイミン
グ発生回路２４０７から出力されるＤ信号によりフリッ
プフロップ２４０５に取り込まれる。さらに、前回Ｂ局
２０３から送信されフリップフロップ２４０５に取り込
まれていた検出ビットは次段のフリップフロップ２４０
６にラッチされる。そして、今回受信した検出ビットの
値と前回受信した検出ビットの値とが一致しているか否
かをフリップフロップ２４０５およびフリップフロップ
２４０６の出力にもとづき確認回路２４０８が判定し、
一致していた場合は異常が検出されたものとしてＣＰＵ
９０３へ割り込み信号を送る。図９は伝送路１０１に断
線が発生した場合におけるＣ局３０３の動作を示すタイ
ミングチャートである。図に示すように、時点２６０１
で伝送路７０１の断線等が発生するとＣ局３０３が受信
する信号に変化がなくなり検出ビットの変化も無くなる
ので、前回受信した検出ビットと今回受信した検出ビッ
トの値が同一と確認された時点２６０２でエラーが検出
される。

【００４０】図１０は、一例の伝送データが送信される
場合について伝送路７０１に断線が発生した場合におけ
る伝送路上の信号等を示すタイムチャートである。図に
おいて、（１）はＢ局２０３の送信回路１０３の出力信
号、（２）は切替回路２４０４の出力信号（伝送路上の
信号）、（３）はＣ局３０３が受信する信号である。図
に示されるように時点１８０１まではアイドル時であ
り、１７ビット分同一値（図ではＨレベル）が続いた後
１ビット分これを反転した値（図ではＬレベル）となる
信号をＣ局３０３が受信し、時点１８０１以降は伝送デ
ータが８ビット分送信される毎に検出ビットが挿入され
た信号を受信する。時点１８０２で伝送路７０１に断線
が発生すると、検出ビットが受信されるはずの時点１８
０３において検出ビットが受信されないため確認回路２
４０８より割り込み信号がＣ子局３０３のＣＰＵ９０３
に入力され伝送路７０１に何等かの不具合が発生したこ
とが認識される。

【００４１】この実施例においては検出ビットを８ビッ
ト分の送信を行う毎に挿入しているが、伝送データの伝
送に支障がない限り任意のビット数分の送信を行う毎に
挿入するようにしてもよい。また、検出ビットの挿入時
間間隔は常に同一としているが交互に異るように設定し
てもよい。また、検出ビットは１ビットとしているが複
数ビットであってもよく、複数ビットの互いに異る論理
信号が交互に挿入時間間隔毎に挿入されるようにしても
よい。また、検出ビットは２種類設定しているが３種類
以上設定するようにすることも可能である。

【００４２】実施例４．図１１はこの発明のさらに他の
実施例を示すブロック構成図であり、上述の実施例３に
おける図７に相当する図である。この実施例においては
実施例１と同様にＨＤＬＣ手順で送受信されることを想
定している。図において、２７０１は切替回路、２７０
２は反転手段、例えば、反転回路である。２７０３はカ
ウンタ、２７０４は切替回路、２７０５は反転回路、２
７０６はカウンタ、２７０７はエッジ検出回路、２７０
８はカウンタである。図に示すように、Ｂ局２０４の送
信部６０４は送信回路１０３、切替回路２７０１、反転
回路２７０２、および、カウンタ２７０３から構成さ
れ、Ｃ局３０４の受信部８０４は受信回路１０８、切替
回路２７０４、反転回路２７０５、カウンタ２７０６、
エッジ検出回路２７０７、および、カウンタ２７０８よ
り構成される。また、切替回路２７０１、および、カウ
ンタ２７０３から切替手段が構成され、エッジ検出回路
２７０７、および、カウンタ２７０８より異常検出手段
が構成される。

【００４３】Ｂ局２０４において、カウンタ２７０３は
送信クロックをカウントし送信クロック８周期毎に出力
が反転する切替信号を切替回路２７０１に出力する。そ
して、切替回路２７０１はカウンタ２７０３からの切替
信号が”０”のときは送信回路１０３からの送信信号を
伝送路７０１に出力し、切替信号が”１”のときは送信
回路１０３からの送信信号を反転させた信号を伝送路７
０１に出力する。次に、Ｃ局３０４における受信部８０
４の動作について説明する。カウンタ２７０６は受信ク
ロックをカウントし、このカウント結果にもとづき切替
信号を切替回路２７０４に出力する。このカウンタ２７
０６は、例えば、アイドル時における伝送路７０１から
の受信信号により同期をとりカウントするようにしても
よい。なお、受信クロックは実施例１の場合と同様に作
成される。切替信号は受信クロック８周期毎に反転する
信号であり、切替回路２７０４は切替信号が”０”のと
きは受信した信号を受信回路１０８に出力し、”１”の
ときは受信した信号を反転した信号を受信回路１０８に
出力することにより、受信回路１０８にはＢ局２０４の
送信回路１０３から出力された送信信号が復元されて入
力されることになる。

【００４４】また、エッジ検出回路２７０７は受信信号
のエッジ、すなわち、受信信号がＨレベルからＬレベル
に変化する変化点、または、受信信号がＬレベルからＨ
レベルに変化する変化点の検出を行なう。そして受信ク
ロックをカウントするカウンタ２７０８はこのエッジ検
出回路２７０７のエッジ検出出力でリセットされる。ま
た、カウンタ２７０８が所定の監視時間以上の時間経過
を示す値、例えば、１７以上になったときカウンタ２７
０８はＣＰＵ９０４へ割り込み信号を出力しエラーを検
知したことを通知する。

【００４５】図１２は、一例の伝送データが送信される
場合について伝送路７０１に断線が発生した場合におけ
る伝送路７０１上の信号等を示すタイムチャートであ
る。図において（１）はＢ局２０４の送信回路１０３の
出力信号、（２）は切替回路２７０１の出力信号（３）
はＣ局３０４の受信信号である。また、（２）に示され
る切替回路２７０１の出力信号は（１）に示されるＢ局
２０４の送信回路１０３の出力信号を一定数の受信クロ
ック毎に（図においてはクロック数８毎に）レベルを反
転した信号になっている。なお、この図においては受信
クロックは図示されていない。時点１９０１において伝
送路７０１の断線が発生したため、監視時間を経過し受
信信号の論理レベルの反転があるはずの時点１９０２に
おいて反転がないので伝送路７０１に何等かの不具合が
生じたことが検知され、割り込み信号がカウンタ２７０
８からＣＰＵ９０４に入力されエラーがあったことが認
識される。この実施例においては、実施例１に比べて送
信する側の送信部の回路が簡単なので安価に構成でき
る。

【００４６】この実施例においては検出ビットを８ビッ
ト毎に伝送路７０１上の信号を反転しているが、伝送デ
ータの伝送に支障がない限り任意のビット数毎であって
もよい。また、この実施例においては、送信信号の反転
を同一の時間間隔で行っているが複数の異る時間間隔で
順次反転させるようにすることも可能である。また、こ
の実施例４においてはＨＤＬＣ手順により送受信してい
るが、ＨＤＬＣ手順による場合に限らず伝送データの同
一論理レベルの連続数が所定数未満である場合におい
て、検出ビットをこの所定数以上のビット数を送信する
毎に伝送路７０１上の信号の論理レベルが反転されるよ
うにしてもよい。

【００４７】実施例１〜実施例４は、図１６に示される
２重ループシステムの場合について説明したがこれに限
らずそれぞれ単なる２局間の通信の場合であってもよ
い。また、実施例１〜実施例４においては、回線の異常
をアイドル時も含めて常に監視できるので回線の異常が
迅速に検出できる。例えば、プログラマブルコントロー
ラ用に使用される場合にしばしば見られるように、伝送
データの送信時間に比べてアイドル時間が長い場合や電
源がＯＦＦされている運転休止中に事故が発生しやすい
場合において、アイドル時間中や電源投入時に事故が検
出される確立が高く、このような応用例において回線の
異常が迅速に検出できるという顕著な効果を有してい
る。また、プログラマブルコントローラ用に使用された
場合のように伝送路の断線事故が発生しやすく、しかも
このような事故の復旧が短時間に行われない場合、生産
ラインにおいて加工中の被加工物を不良品にするなどの
被害が大きくなる場合に顕著な効果を有している。ま
た、実施例１〜実施例４は、図１６に示される２重ルー
プシステムにおいて、回線を管理する親局は異常を早急
に認知できるので予備ループへの切替を短時間で行うこ
とができシステムダウン時間を微小にすることができ、
場合により実用上においてシステムダウン時間を無視で
きるようにすることが可能になる。

【００４８】

【発明の効果】以上のようにこの発明によれば、ベース
バンド伝送方式によるとともにビット時間毎の信号レベ
ルの変化を条件にせず、送信する側の局から受信する側
の局にＨＤＬＣ手順のように同一論理レベルビットの連
続数が第１の所定数未満である伝送データが送信される
通信システムにおいて、送信する側の局においては第１
の所定数以上の所定数の同一論理レベルビットを連続し
て出力した後に論理レベルを反転し、続いて第１の所定
数以上の所定数の同一論理レベルビットを連続して出力
する動作を繰り返す固定ビットパタン出力手段が設けら
れ、切替手段により伝送データ送信時外のアイドル時に
固定ビットパタン出力手段の出力が送信されるように切
替えられ、受信する側の局においては固定ビットパタン
出力手段が出力する同一論理レベルの連続ビット数以上
の同一論理レベルビットの連続受信にもとづき異常が検
出されるようにしたので、伝送路の断線などの回線異常
の検出が送受信時間間隔を待つことなしにアイドル時に
直ちにでき、しかも、データの伝送速度の低下がなく、
さらに、定期的に伝送データを送信する必要がなく送信
局側の内部処理の負荷の増大を防止できる効果がある。

【００４９】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局にＨＤＬＣ手順のように
同一論理レベルビットの連続数が第１の所定数未満であ
る伝送データが送信される通信システムにおいて、送信
する側の局においては第１の所定数以上の所定数の同一
論理レベルビットを連続して出力した後に論理レベルを
反転し、続いて第１の所定数以上の所定数の同一論理レ
ベルビットを連続して出力する動作を繰り返す第１固定
ビットパタン出力手段と、第１固定ビットパタン出力手
段が出力する同一論理レベルの連続ビット数以上の同一
論理レベルビットを連続して出力した後に論理レベルを
反転し、続いて第１固定ビットパタン出力手段が出力す
る同一論理レベルの連続ビット数以上の同一論理レベル
ビットを連続して出力する動作を繰り返す第２固定ビッ
トパタン出力手段とが設けられ、切替手段により伝送デ
ータ送信時外のアイドル時に異常通報時外は第１固定ビ
ットパタン出力手段の出力を送信し、異常通報時は第２
固定ビットパタン出力手段の出力が送信されるように切
替えが行われ、受信する側の局においては第１固定ビッ
トパタン出力手段が出力する同一論理レベルの連続ビッ
ト数以上の同一論理レベルビットの連続受信、および、
第２固定ビットパタン出力手段が出力する同一論理レベ
ルの連続ビット数以上の同一論理レベルビットの連続受
信にもとづき異常または異常通報の受信が検出されるの
で、送信局側からの異常通報が直ちに認識されるととも
に、伝送路の断線などの回線異常の検出が送受信時間間
隔を待つことなしにアイドル時に直ちにでき、しかも、
データの伝送速度の低下がなく、さらに、定期的に伝送
データを送信する必要がなく送信局側の内部処理の負荷
の増大を防止できるとともにアイドル時に異常通報を受
信局側に直ちに正しく伝えることができる効果がある。

【００５０】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局に伝送データが送信され
る通信システムにおいて、送信する側の局は所定の送信
クロック数毎に伝送データの送信を停止する伝送データ
送信信号送信停止手段と、伝送データ送信信号送信停止
手段により伝送データの送信が停止される毎に前回と今
回とで異る論理信号が出力される論理信号出力手段とを
有し、伝送データ送信信号送信停止手段により伝送デー
タの送信が停止されている間に論理信号出力手段の出力
が送信されるように切替手段により切替られ、受信する
側の局においては判定手段により上述の所定の送信クロ
ック数を越える同一論理レベルの連続受信の有無が判定
されるので、伝送データの同一論理レベルビットの連続
数に関する制限がない伝送データの送信においても伝送
路の断線などの回線異常の検出が送受信時間間隔を待つ
ことなしにアイドル時に直ちにでき、しかも、データの
伝送速度の著しい低下がなく、さらに、定期的に伝送デ
ータを送信する必要がなく送信局側の内部処理の負荷の
増大を防止できる効果がある。

【００５１】また、ベースバンド伝送方式によるととも
にビット時間毎の信号レベルの変化を条件にせず、送信
する側の局から受信する側の局にＨＤＬＣ手順のように
同一論理レベルビットの連続数が所定数未満である伝送
データが送信される通信システムにおいて、送信する側
の局においては送信信号の論理レベルを反転する反転手
段を有し、上述の所定数の送信クロック時間以上の時間
を経過する毎に交互に送信信号、および、反転手段の出
力が送信されるように切替手段により切替えが行われ、
受信する側の局においては判定手段により切替手段の切
替時間間隔を越える同一論理レベルの連続受信の有無が
判定されるので、伝送路の断線などの回線異常の検出が
送受信時間間隔を待つことなしにアイドル時に直ちにで
き、しかも、データの伝送速度の低下がなく、さらに、
定期的に伝送データを送信する必要がなく送信局側の内
部処理の負荷の増大を防止できるとともに送信部の回路
が簡単なので安価に構成できる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１による通信システムを示す
ブロック構成図である。

【図２】この発明の実施例１における伝送路上の信号を
示すタイムチャート図である。

【図３】この発明の実施例１における受信回路のカウン
タの動作を示すタイムチャート図である。

【図４】この発明の実施例１における伝送路上の信号を
示すタイムチャート図である。

【図５】この発明に実施例２による通信システムを示す
ブロック構成図である。

【図６】この発明の実施例２における伝送路上の信号を
示すタイムチャート図である。

【図７】この発明の実施例３にによる通信システムを示
すブロック構成図である。

【図８】この発明の実施例３における伝送路上の信号等
を示すタイムチャート図である。

【図９】この発明の実施例３における伝送路上の信号等
を示すタイムチャート図である。

【図１０】この発明の実施例３における伝送路上の信号
等を示すタイムチャート図である。

【図１１】この発明の実施例４にによる通信システムを
示すブロック構成図である。

【図１２】この発明の実施例４における伝送路上の信号
等を示すタイムチャート図である。

【図１３】従来の符号化にによる通信システムを示すブ
ロック構成図である。

【図１４】従来技術において使用されるマンチェスタ符
号の説明図である。

【図１５】従来技術において使用されるマンチェスタ符
号の説明図である。

【図１６】ネットワークを示すブロック図である。

【図１７】アイドル状態を示す説明図である。

【符号の説明】

１１０ Ａ局 １１１ Ａ局 １１２ Ａ局 １１３ Ａ局 １１４ Ａ局 １０３ 送信回路 １０９ 受信回路 ２００ Ｂ局 ２０１ Ｂ局 ２０２ Ｂ局 ２０３ Ｂ局 ２０４ Ｂ局 ３００ Ｃ局 ３０１ Ｃ局 ３０２ Ｃ局 ３０３ Ｃ局 ３０４ Ｃ局 ４００ Ｄ局 ４０１ Ｄ局 ４０２ Ｄ局 ４０３ Ｄ局 ４０４ Ｄ局 ５００ Ｂ局のＣＰＵ ５０１ Ｂ局のＣＰＵ ５０２ Ｂ局のＣＰＵ ５０３ Ｂ局のＣＰＵ ５０４ Ｂ局のＣＰＵ ６００ Ｂ局の送信部 ６０１ Ｂ局の送信部 ６０２ Ｂ局の送信部 ６０３ Ｂ局の送信部 ６０４ Ｂ局の送信部 ７００ 伝送路 ７０１ 伝送路 ７０２ 伝送路 ７０３ 伝送路 ７０４ 伝送路 ８００ Ｂ局の受信部 ８０１ Ｂ局の受信部 ８０２ Ｂ局の受信部 ８０３ Ｂ局の受信部 ８０４ Ｂ局の受信部 ９００ Ｃ局のＣＰＵ ９０１ Ｃ局のＣＰＵ ９０２ Ｃ局のＣＰＵ ９０３ Ｃ局のＣＰＵ ９０４ Ｃ局のＣＰＵ １０００ 符号化回路 １００１ 復号回路 ２２０２ 固定ビットパタン発生器 ２２０３ パラレル／シリアル変換回路 ２２０４ アイドル状態信号 ２２０５ 切替回路 ２２０６ カウンタ ２２０７ デジタル比較器 ２２０８ 比較値発生器 ２２０９ 微分回路 ２３０１ 固定ビットパタン１発生器 ２３０２ 固定ビットパタン２発生器 ２３０３ パラレル／シリアル変換回路 ２３０４ 切替回路 ２３０５ 切替指令用ポート ２３０６ デジタル比較器 ２３０７ 比較値発生器 ２３０８ 比較値発生器 ２３０９ 入力ポート ２４０１ ゲート ２４０２ 検出ビット付加タイミング発生回路 ２４０３ フリップフロップ ２４０４ 切替回路 ２４０５ フリップフロップ ２４０６ フリップフロップ ２４０７ 検出タイミング発生回路 ２４０８ 確認回路 ２７０１ 切替回路 ２７０２ 送信信号反転回路 ２７０３ カウンタ ２７０４ 切替回路 ２７０５ 受信信号反転回路 ２７０６ カウンタ ２７０７ エッジ検出回路 ２７０８ カウンタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 憲幸 名古屋市北区東大曽根町上五丁目1071番地 三菱電機エンジニアリング株式会社名古 屋事業所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ベースバンド伝送方式によるとともにビ
   ット時間毎の信号レベルの変化を条件にせず、送信する
   側の局から受信する側の局にＨＤＬＣ手順のように同一
   論理レベルビットの連続数が第１の所定数未満である伝
   送データが送信される通信システムにおいて、上記送信
   する側の局は上記第１の所定数以上の所定数の同一論理
   レベルビットを連続して出力した後に論理レベルを反転
   し、続いて上記第１の所定数以上の所定数の同一論理レ
   ベルビットを連続して出力する動作を繰り返す固定ビッ
   トパタン出力手段と、上記伝送データ送信時外のアイド
   ル時に上記固定ビットパタン出力手段の出力を送信する
   ように切替動作を行う切替手段を有し、上記受信する側
   の局は上記固定ビットパタン出力手段が出力する同一論
   理レベルの連続ビット数以上の同一論理レベルビットの
   連続受信にもとづき異常を検出する異常検出手段を有す
   ることを特徴とする通信システム。
2. 【請求項２】 ベースバンド伝送方式によるとともにビ
   ット時間毎の信号レベルの変化を条件にせず、送信する
   側の局から受信する側の局にＨＤＬＣ手順のように同一
   論理レベルビットの連続数が第１の所定数未満である伝
   送データが送信される通信システムにおいて、上記送信
   する側の局は上記第１の所定数以上の所定数の同一論理
   レベルビットを連続して出力した後に論理レベルを反転
   し、続いて上記第１の所定数以上の所定数の同一論理レ
   ベルビットを連続して出力する動作を繰り返す第１固定
   ビットパタン出力手段と、上記第１固定ビットパタン出
   力手段が出力する同一論理レベルの連続ビット数以上の
   同一論理レベルビットを連続して出力した後に論理レベ
   ルを反転し、続いて上記第１固定ビットパタン出力手段
   が出力する同一論理レベルの連続ビット数以上の同一論
   理レベルビットを連続して出力する動作を繰り返す第２
   固定ビットパタン出力手段と、上記伝送データ送信時外
   のアイドル時に異常通報時外は上記第１固定ビットパタ
   ン出力手段の出力を送信し、異常通報時は上記第２固定
   ビットパタン出力手段の出力を送信するようにに切替動
   作を行う切替手段を有し、上記受信する側の局は上記第
   １固定ビットパタン出力手段が出力する同一論理レベル
   の連続ビット数以上の同一論理レベルビットの連続受
   信、および、上記第２固定ビットパタン出力手段が出力
   する同一論理レベルの連続ビット数以上の同一論理レベ
   ルビットの連続受信の有無にもとづき異常または異常通
   報の受信を検出する異常検出手段を有することを特徴と
   する通信システム。
3. 【請求項３】 ベースバンド伝送方式によるとともにビ
   ット時間毎の信号レベルの変化を条件にせず、送信する
   側の局から受信する側の局に伝送データが送信される通
   信システムにおいて、上記送信する側の局は伝送データ
   送信時、アイドル時ともに所定の送信クロック数分の送
   信を行う毎に送信信号の送信を停止する送信信号送信停
   止手段と、上記送信信号送信停止手段により送信信号の
   送信が停止される毎に前回と今回とで異る論理信号が出
   力される論理信号出力手段と、上記送信信号送信停止手
   段により送信信号の送信が停止されている間に論理信号
   出力手段の出力が送信されるように切替える切替手段と
   を有し、上記受信する側の局は上記所定の送信クロック
   数を越える同一論理レベルの連続受信にもとづき異常を
   検出する異常検出手段を有することを特徴とする通信シ
   ステム。
4. 【請求項４】 ベースバンド伝送方式によるとともにビ
   ット時間毎の信号レベルの変化を条件にせず、送信する
   側の局から受信する側の局にＨＤＬＣ手順のように同一
   論理レベルビットの連続数が第１の所定数未満である伝
   送データが送信される通信システムにおいて、上記送信
   する側の局は送信信号の論理レベルを反転する反転手段
   と、上記第１の所定数の送信クロック時間以上の時間を
   経過する毎に交互に上記送信信号、および、上記反転手
   段の出力が送信されるように切替えを行う切替手段を有
   し、受信する側の局は上記切替手段の切替時間間隔を越
   える同一論理レベルの連続受信にもとづき異常を検出す
   る異常検出手段を有することを特徴とする通信システ
   ム。