JPH06338823A - 音声リミッタ装置および音声送出装置 - Google Patents
音声リミッタ装置および音声送出装置Info
- Publication number
- JPH06338823A JPH06338823A JP5148559A JP14855993A JPH06338823A JP H06338823 A JPH06338823 A JP H06338823A JP 5148559 A JP5148559 A JP 5148559A JP 14855993 A JP14855993 A JP 14855993A JP H06338823 A JPH06338823 A JP H06338823A
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- circuit
- level
- digital audio
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 ディジタル音声信号を処理した後アナログ音
声信号に変換して送出する音声送出装置において、アナ
ログリミッタを用いずに過変調を防止する。 【構成】 ディジタル音声信号を出力回路１２によりア
ナログ変換する前に第１のプリエンファシス回路４によ
りディジタル音声信号の高周波成分のゲインを高め、そ
のゲインを高めたディジタル音声信号のレベルをレベル
検出回路１０により検出し、その検出したレベルに基づ
いて乗算テーブル６から読み出した制御乗数を乗算回路
８においてディジタル音声信号に乗算してそのレベルを
抑圧した後出力回路１２によりアナログ音声信号に変換
し、第２のプリエンファシス回路１４により再び高周波
成分のゲインを高め、送信機１６から送出する。
声信号に変換して送出する音声送出装置において、アナ
ログリミッタを用いずに過変調を防止する。 【構成】 ディジタル音声信号を出力回路１２によりア
ナログ変換する前に第１のプリエンファシス回路４によ
りディジタル音声信号の高周波成分のゲインを高め、そ
のゲインを高めたディジタル音声信号のレベルをレベル
検出回路１０により検出し、その検出したレベルに基づ
いて乗算テーブル６から読み出した制御乗数を乗算回路
８においてディジタル音声信号に乗算してそのレベルを
抑圧した後出力回路１２によりアナログ音声信号に変換
し、第２のプリエンファシス回路１４により再び高周波
成分のゲインを高め、送信機１６から送出する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル音声信号の処
理に用いられる音声リミッタ装置およびこの音声リミッ
タ装置を備えた音声送出装置に関する。
理に用いられる音声リミッタ装置およびこの音声リミッ
タ装置を備えた音声送出装置に関する。
【０００２】
【従来の技術】最近、放送局では、ＣＤ、ＤＡＴ、ＰＣ
Ｍ録音機などのディジタル音声機器の導入傾向、ディジ
タル音声調整卓の出現、音質向上の要求、国際的な統一
規格を有する情報源の相互利用などの理由から、音声信
号のディジタル処理化が進められている。
Ｍ録音機などのディジタル音声機器の導入傾向、ディジ
タル音声調整卓の出現、音質向上の要求、国際的な統一
規格を有する情報源の相互利用などの理由から、音声信
号のディジタル処理化が進められている。
【０００３】図２は従来の放送局における音声送出装置
の一例を示すブロック線図である。
の一例を示すブロック線図である。
【０００４】音源からあるいは回線を通して入力される
ディジタル音声信号１は入力回路２で分配、混合、切替
え、レベル調整などがなされ、ディジタル音声信号３と
して乗算回路８に送られる。一方、レベル検出回路１０
はディジタル音声信号３のレベルを検出する。乗算テー
ブル６はレベル検出回路１０により検出レベルに基づい
て図３に示したような折れ線データによって制御乗数７
を出力する。図３に示した例は、ディジタル音声信号３
のレベルが基準レベルを＋６ｄＢｍ以上越えた場合にそ
の越えた部分を＋６ｄＢｍまでに抑制する特性を示す。
その結果、乗算回路８では、入力回路２からのディジタ
ル音声信号に乗算テーブル６からの制御乗数を乗算し、
基準レベルを＋６ｄＢｍ以上越えた信号レベルを抑圧す
る。乗算回路８で抑圧制御されたディジタル音声信号１
１はディジタル／アナログ変換機能を有する出力回路１
２で２チャンネルＬ（左チャンネル）およびＲ（右チャ
ンネル）のアナログ音声信号１３に変換されて送信装置
に送られる。
ディジタル音声信号１は入力回路２で分配、混合、切替
え、レベル調整などがなされ、ディジタル音声信号３と
して乗算回路８に送られる。一方、レベル検出回路１０
はディジタル音声信号３のレベルを検出する。乗算テー
ブル６はレベル検出回路１０により検出レベルに基づい
て図３に示したような折れ線データによって制御乗数７
を出力する。図３に示した例は、ディジタル音声信号３
のレベルが基準レベルを＋６ｄＢｍ以上越えた場合にそ
の越えた部分を＋６ｄＢｍまでに抑制する特性を示す。
その結果、乗算回路８では、入力回路２からのディジタ
ル音声信号に乗算テーブル６からの制御乗数を乗算し、
基準レベルを＋６ｄＢｍ以上越えた信号レベルを抑圧す
る。乗算回路８で抑圧制御されたディジタル音声信号１
１はディジタル／アナログ変換機能を有する出力回路１
２で２チャンネルＬ（左チャンネル）およびＲ（右チャ
ンネル）のアナログ音声信号１３に変換されて送信装置
に送られる。
【０００５】入力回路２と、乗算テーブル６と、乗算回
路８と、レベル検出回路１０と、出力回路１２とで送出
切換装置を構成している。
路８と、レベル検出回路１０と、出力回路１２とで送出
切換装置を構成している。
【０００６】送信装置では、図４に示すようなプリエン
ファシス特性を有するプリエンファシス回路１４で高周
波成分が増幅され、その出力アナログ音声信号１５は送
信機１６での過変調を防ぐためにアナログのリミッタ１
８によりレベル制限され、レベル制限されたアナログ音
声信号１９が送信機１６に送られ、アンテナ１７から送
出される。
ファシス特性を有するプリエンファシス回路１４で高周
波成分が増幅され、その出力アナログ音声信号１５は送
信機１６での過変調を防ぐためにアナログのリミッタ１
８によりレベル制限され、レベル制限されたアナログ音
声信号１９が送信機１６に送られ、アンテナ１７から送
出される。
【０００７】
【発明が解決しようとする課題】ここで送信装置のリミ
ッタ１８に着目すると、アナログのリミッタ１８は通常
ＣＲの充放電回路で構成されており、プリエンファシス
回路１４からの出力信号１５をこの充放電回路で検出
し、フィードバック制御によりレベルコントロールを行
っている。このためフィードバックによる制御遅延が発
生し、本来制御が行われなければならないポイントで制
御が行われずに、一種の過渡現象が生じることがある。
このためレベルの高い音の直後にくるレベルの低い音が
一瞬抑え込まれて音声歪み（この現象は「しゃっくり現
象」と呼ばれている）を発生するという問題がある。本
発明は上記の点にかんがみてなされたもので、ディジタ
ル音声信号を処理した後アナログ音声信号に変換して送
信する音声送出装置において、アナログリミッタを用い
ずに送信機での過変調を防止することを目的とする。
ッタ１８に着目すると、アナログのリミッタ１８は通常
ＣＲの充放電回路で構成されており、プリエンファシス
回路１４からの出力信号１５をこの充放電回路で検出
し、フィードバック制御によりレベルコントロールを行
っている。このためフィードバックによる制御遅延が発
生し、本来制御が行われなければならないポイントで制
御が行われずに、一種の過渡現象が生じることがある。
このためレベルの高い音の直後にくるレベルの低い音が
一瞬抑え込まれて音声歪み（この現象は「しゃっくり現
象」と呼ばれている）を発生するという問題がある。本
発明は上記の点にかんがみてなされたもので、ディジタ
ル音声信号を処理した後アナログ音声信号に変換して送
信する音声送出装置において、アナログリミッタを用い
ずに送信機での過変調を防止することを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するために、ディジタル音声信号の高周波成分のレベ
ルを増幅するプリエンファシス回路と、該プリエンファ
シス回路によって増幅されたディジタル音声信号のレベ
ルを検出するレベル検出回路と、ディジタル音声信号の
所定レベル以上を抑制するための制御乗数を記憶する乗
数記憶手段と、前記レベル検出回路によって検出された
レベルに基づいて該乗数記憶手段から出力された制御乗
数に基づいて前記ディジタル音声信号を抑圧する乗算回
路とで音声リミッタ装置を構成した。
成するために、ディジタル音声信号の高周波成分のレベ
ルを増幅するプリエンファシス回路と、該プリエンファ
シス回路によって増幅されたディジタル音声信号のレベ
ルを検出するレベル検出回路と、ディジタル音声信号の
所定レベル以上を抑制するための制御乗数を記憶する乗
数記憶手段と、前記レベル検出回路によって検出された
レベルに基づいて該乗数記憶手段から出力された制御乗
数に基づいて前記ディジタル音声信号を抑圧する乗算回
路とで音声リミッタ装置を構成した。
【０００９】また本発明は上記の目的を達成するため
に、ディジタル音声信号を所定の形態に変換する入力回
路と、ディジタル音声信号の高周波成分のレベルを増幅
する第１のプリエンファシス回路と、該第１のプリエン
ファシス回路によって増幅されたディジタル音声信号の
レベルを検出するレベル検出回路と、ディジタル音声信
号の所定レベル以上を抑制するための制御乗数を記憶す
る乗数記憶手段と、前記レベル検出回路によって検出さ
れたレベルに基づいて該乗数記憶手段から出力された乗
数に基づいて前記ディジタル音声信号を抑圧する乗算回
路と、該乗算回路から出力する抑圧されたディジタル音
声信号をアナログ音声信号に変換する出力回路と、アナ
ログ音声信号の高周波成分のレベルを増幅する第２のプ
リエンファシス回路と、該第２のプリエンファシス回路
の出力を送信する送信機とで音声送出装置を構成した。
に、ディジタル音声信号を所定の形態に変換する入力回
路と、ディジタル音声信号の高周波成分のレベルを増幅
する第１のプリエンファシス回路と、該第１のプリエン
ファシス回路によって増幅されたディジタル音声信号の
レベルを検出するレベル検出回路と、ディジタル音声信
号の所定レベル以上を抑制するための制御乗数を記憶す
る乗数記憶手段と、前記レベル検出回路によって検出さ
れたレベルに基づいて該乗数記憶手段から出力された乗
数に基づいて前記ディジタル音声信号を抑圧する乗算回
路と、該乗算回路から出力する抑圧されたディジタル音
声信号をアナログ音声信号に変換する出力回路と、アナ
ログ音声信号の高周波成分のレベルを増幅する第２のプ
リエンファシス回路と、該第２のプリエンファシス回路
の出力を送信する送信機とで音声送出装置を構成した。
【００１０】
【作用】以上の構成によって、ディジタル音声信号は第
１のプリエンファシス回路４によりその高周波成分のゲ
インが高められた後レベル検出され、乗算テーブル６か
らその検出レベルに基づいて読み出される制御乗数を乗
算回路８においてディジタル音声信号に乗算してディジ
タル音声信号のレベルを抑圧した後、アナログ音声信号
に変換し、さらに第２のプリエンファシス回路１４で高
周波成分のゲインを高めて送信機１６から送信される。
１のプリエンファシス回路４によりその高周波成分のゲ
インが高められた後レベル検出され、乗算テーブル６か
らその検出レベルに基づいて読み出される制御乗数を乗
算回路８においてディジタル音声信号に乗算してディジ
タル音声信号のレベルを抑圧した後、アナログ音声信号
に変換し、さらに第２のプリエンファシス回路１４で高
周波成分のゲインを高めて送信機１６から送信される。
【００１１】
【実施例】以下、本発明を図面に基づいて説明する。
【００１２】図１は本発明による音声リミッタ装置を備
えた音声送出装置の一実施例のブロック線図である。図
中図２と同じ参照番号は同じ構成部分を示す。
えた音声送出装置の一実施例のブロック線図である。図
中図２と同じ参照番号は同じ構成部分を示す。
【００１３】本実施例において処理されるディジタル音
声信号は、国際的に標準と認められているＡＥＳ／ＥＢ
Ｕ規格の音声シリアルディジタルフォーマットを有する
信号である。なおＡＥＳはＡｕｄｉｏ Ｅｎｇｉｎｅｅ
ｒｉｎｇ Ｓｏｃｉｅｔｙ、ＥＢＵはＥｕｒｏｐｅａｎ
Ｂｒｏａｄｃａｓｔｉｎｇ Ｕｎｉｏｎの略称であ
る。
声信号は、国際的に標準と認められているＡＥＳ／ＥＢ
Ｕ規格の音声シリアルディジタルフォーマットを有する
信号である。なおＡＥＳはＡｕｄｉｏ Ｅｎｇｉｎｅｅ
ｒｉｎｇ Ｓｏｃｉｅｔｙ、ＥＢＵはＥｕｒｏｐｅａｎ
Ｂｒｏａｄｃａｓｔｉｎｇ Ｕｎｉｏｎの略称であ
る。
【００１４】本実施例においては、入力回路２から出力
する上記ＡＥＳ／ＥＢＵ規格の音声シリアルディジタル
フォーマットを有するディジタル音声信号３の高周波成
分を図４に示すようなプリエンファシス特性で増幅する
プリエンファシス回路４が設けられ、このプリエンファ
シス回路４から出力するプリエンファシス信号５がレベ
ル検出回路１０に入力されるようになっている。また送
信装置にはアナログのリミッタが設けられていない。す
なわち、プリエンファシス回路１４の出力信号１５は直
接送信機１６に入力されるようになっている。その他の
回路構成は図２の回路構成と同じである。
する上記ＡＥＳ／ＥＢＵ規格の音声シリアルディジタル
フォーマットを有するディジタル音声信号３の高周波成
分を図４に示すようなプリエンファシス特性で増幅する
プリエンファシス回路４が設けられ、このプリエンファ
シス回路４から出力するプリエンファシス信号５がレベ
ル検出回路１０に入力されるようになっている。また送
信装置にはアナログのリミッタが設けられていない。す
なわち、プリエンファシス回路１４の出力信号１５は直
接送信機１６に入力されるようになっている。その他の
回路構成は図２の回路構成と同じである。
【００１５】本実施例においては、音声リミッタ装置
は、プリエンファシス回路４と、乗算テーブル６と、乗
算回路８と、レベル検出回路１０とにより構成されてお
り、図１において破線で囲まれた音声リミッタ装置と、
入力回路２と、出力回路１２とで送出切換装置を構成し
ている。
は、プリエンファシス回路４と、乗算テーブル６と、乗
算回路８と、レベル検出回路１０とにより構成されてお
り、図１において破線で囲まれた音声リミッタ装置と、
入力回路２と、出力回路１２とで送出切換装置を構成し
ている。
【００１６】音声送出装置をこのように構成すれば、入
力回路２からのディジタル音声信号３はその高周波成分
がまずプリエンファシス回路４によって補正され、その
後レベル検出回路１０に入力される。乗算テーブル６は
図３に示したような制御乗数の折れ線データを有するの
で、音声信号の高周波成分に対して大きな制御乗数を出
力する。その結果、乗算回路８で入力回路２からのディ
ジタル音声信号３にこの制御乗数が乗算され、音声信号
の高周波成分に対しては大きなレベル抑圧作用が働く。
力回路２からのディジタル音声信号３はその高周波成分
がまずプリエンファシス回路４によって補正され、その
後レベル検出回路１０に入力される。乗算テーブル６は
図３に示したような制御乗数の折れ線データを有するの
で、音声信号の高周波成分に対して大きな制御乗数を出
力する。その結果、乗算回路８で入力回路２からのディ
ジタル音声信号３にこの制御乗数が乗算され、音声信号
の高周波成分に対しては大きなレベル抑圧作用が働く。
【００１７】こうして乗算回路８で高周波成分に対して
従来よりも大きなレベル抑圧作用を受けたディジタル音
声信号１１は出力回路１２によりＬ（左チャンネル）と
Ｒ（右チャンネル）の２チャンネルアナログ音声信号１
３に変換され、送信装置に送られる。
従来よりも大きなレベル抑圧作用を受けたディジタル音
声信号１１は出力回路１２によりＬ（左チャンネル）と
Ｒ（右チャンネル）の２チャンネルアナログ音声信号１
３に変換され、送信装置に送られる。
【００１８】送信装置では、２チャンネルのアナログ音
声信号１３はプリエンファシス回路１４で図４に示す特
性によりその高周波成分が増幅されるが、高周波成分は
乗算回路８でレベルが大きく抑圧されているので送信機
１６で過変調になるほどの大きなレベルになることはな
い。そのため送信装置にはアナログリミッタは不要にな
る。プリエンファシス回路１４から出力する２チャンネ
ルアナログ音声信号１５は送信機１６からアンテナ１７
を介して送出される。
声信号１３はプリエンファシス回路１４で図４に示す特
性によりその高周波成分が増幅されるが、高周波成分は
乗算回路８でレベルが大きく抑圧されているので送信機
１６で過変調になるほどの大きなレベルになることはな
い。そのため送信装置にはアナログリミッタは不要にな
る。プリエンファシス回路１４から出力する２チャンネ
ルアナログ音声信号１５は送信機１６からアンテナ１７
を介して送出される。
【００１９】上記実施例では処理するディジタル音声信
号がＡＥＳ／ＥＢＵ規格の音声シリアルディジタルフォ
ーマットを有するものとして説明したが、本発明はこれ
に限るものではなく、他の形式のディジタル音声信号に
も適用できることは明らかである。
号がＡＥＳ／ＥＢＵ規格の音声シリアルディジタルフォ
ーマットを有するものとして説明したが、本発明はこれ
に限るものではなく、他の形式のディジタル音声信号に
も適用できることは明らかである。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
ディジタル音声信号をアナログ変換する前にプリエンフ
ァシス回路によりディジタル音声信号の高周波成分のゲ
インを高め、そのゲインを高めたディジタル音声信号の
レベルを検出し、その検出したレベルに基づいてディジ
タル音声信号のレベルを抑圧するようにしたので、その
後アナログ変換し送信装置で再び高周波成分のゲインを
高めても送信機での過変調の問題はない。また本発明に
よれば、送信装置にリミッタが不要になるので、送信装
置での制御遅延の問題はなく、したがって送信すべきア
ナログ音声信号が高レベルになった直後低レベルの音が
きたときの音声歪の問題はなくなる。
ディジタル音声信号をアナログ変換する前にプリエンフ
ァシス回路によりディジタル音声信号の高周波成分のゲ
インを高め、そのゲインを高めたディジタル音声信号の
レベルを検出し、その検出したレベルに基づいてディジ
タル音声信号のレベルを抑圧するようにしたので、その
後アナログ変換し送信装置で再び高周波成分のゲインを
高めても送信機での過変調の問題はない。また本発明に
よれば、送信装置にリミッタが不要になるので、送信装
置での制御遅延の問題はなく、したがって送信すべきア
ナログ音声信号が高レベルになった直後低レベルの音が
きたときの音声歪の問題はなくなる。
【図１】本発明による音声リミッタ装置を備えた音声送
出装置の一実施例のブロック線図である。
出装置の一実施例のブロック線図である。
【図２】従来の音声送出装置の一例のブロック線図であ
る。
る。
【図３】乗算テーブルの特性の一例を示す。
【図４】プリエンファシス特性の一例を示す。
１、３ ディジタル音声信号 ２ 入力回路 ４、１４ プリエンファシス回路 ５ プリエンファシス信号 ６ 乗算テーブル ７ 制御乗数 ８ 乗算回路 １０ レベル検出回路 １２ 出力回路 １３、１５ アナログ音声信号 １６ 送信機 １７ アンテナ
Claims (4)
- 【請求項１】 ディジタル音声信号の高周波成分のレベ
ルを増幅するプリエンファシス回路と、該プリエンファ
シス回路によって増幅されたディジタル音声信号のレベ
ルを検出するレベル検出回路と、ディジタル音声信号の
所定レベル以上を抑制するための制御乗数を記憶する乗
数記憶手段と、前記レベル検出回路によって検出された
レベルに基づいて該乗数記憶手段から出力された制御乗
数に基づいて前記ディジタル音声信号を抑圧する乗算回
路とを有することを特徴とする音声リミッタ装置。 - 【請求項２】前記ディジタル音声信号がＡＥＳ／ＥＢＵ
規格の音声シリアルディジタルフォーマットを有する請
求項１に記載の音声リミッタ装置。 - 【請求項３】ディジタル音声信号を所定の形態に変換す
る入力回路と、ディジタル音声信号の高周波成分のレベ
ルを増幅する第１のプリエンファシス回路と、該第１の
プリエンファシス回路によって増幅されたディジタル音
声信号のレベルを検出するレベル検出回路と、ディジタ
ル音声信号の所定レベル以上を抑制するための制御乗数
を記憶する乗数記憶手段と、前記レベル検出回路によっ
て検出されたレベルに基づいて該乗数記憶手段から出力
された制御乗数に基づいて前記ディジタル音声信号を抑
圧する乗算回路と、該乗算回路から出力する抑圧された
ディジタル音声信号をアナログ音声信号に変換する出力
回路と、アナログ音声信号の高周波成分のレベルを増幅
する第２のプリエンファシス回路と、該第２のプリエン
ファシス回路の出力を送信する送信機とを有することを
特徴とする音声送出装置。 - 【請求項４】前記ディジタル音声信号がＡＥＳ／ＥＢＵ
規格の音声シリアルディジタルフォーマットを有する請
求項３に記載の音声送出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148559A JPH07105742B2 (ja) | 1993-05-26 | 1993-05-26 | 音声リミッタ装置および音声送出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148559A JPH07105742B2 (ja) | 1993-05-26 | 1993-05-26 | 音声リミッタ装置および音声送出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338823A true JPH06338823A (ja) | 1994-12-06 |
| JPH07105742B2 JPH07105742B2 (ja) | 1995-11-13 |
Family
ID=15455467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148559A Expired - Fee Related JPH07105742B2 (ja) | 1993-05-26 | 1993-05-26 | 音声リミッタ装置および音声送出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105742B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217858A (ja) * | 2001-01-19 | 2002-08-02 | Kddi Research & Development Laboratories Inc | 振幅補正装置 |
-
1993
- 1993-05-26 JP JP5148559A patent/JPH07105742B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217858A (ja) * | 2001-01-19 | 2002-08-02 | Kddi Research & Development Laboratories Inc | 振幅補正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105742B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010099742A (ko) | 프론트앤드회로 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JPH06338823A (ja) | 音声リミッタ装置および音声送出装置 | |
| KR950006697B1 (ko) | 적응적 하울링 제거 장치 | |
| JPS58114578A (ja) | 映像／音声比の自動制御機能を有する共通チヤネル内のテレビジヨン信号のリトラスミツシヨン用装置 | |
| EP0519465B1 (en) | Satellite television broadcasting receiver | |
| JP4578322B2 (ja) | 変調度検出回路、ノイズ処理回路、及び変調度検出方法 | |
| CA1108236A (en) | Level control circuitry for two way communication system | |
| KR100342505B1 (ko) | 이동통신 단말기의 복수개의 음성신호 동시송신 및 통화내용 녹음장치 및 방법 | |
| JPH11281732A (ja) | 飽和防止回路 | |
| EP1263132B1 (en) | Variable signal attenuating circuit | |
| JPH0744140Y2 (ja) | デジタル音声出力回路 | |
| JPH0683205B2 (ja) | デジタル音声受信装置 | |
| JP3169667B2 (ja) | 音声信号選択回路 | |
| JPH0334710B2 (ja) | ||
| JPH088770A (ja) | 送信装置 | |
| JPH012455A (ja) | 自動レベル制御回路 | |
| JPH05108078A (ja) | システム用オーデイオ機器 | |
| KR19980085911A (ko) | Fm(에프엠) 방송되는 케이블 티브이 시스템 | |
| JPS61235940A (ja) | 音声応答装置 | |
| JPH03191606A (ja) | 音声信号処理装置 | |
| JPH078013B2 (ja) | Ｔｖ中継放送装置における自動利得制御回路 | |
| JPH07264571A (ja) | Ｃａｔｖコンバータ | |
| JPH04363943A (ja) | Ｐｃｍ音声検波回路 | |
| JPH06186315A (ja) | パッシブ受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |