JPH06338214A - セラミック配線基板用導体ペースト - Google Patents

セラミック配線基板用導体ペースト

Info

Publication number
JPH06338214A
JPH06338214A JP12563293A JP12563293A JPH06338214A JP H06338214 A JPH06338214 A JP H06338214A JP 12563293 A JP12563293 A JP 12563293A JP 12563293 A JP12563293 A JP 12563293A JP H06338214 A JPH06338214 A JP H06338214A
Authority
JP
Japan
Prior art keywords
conductor
metal
silver
ceramic
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12563293A
Other languages
English (en)
Other versions
JP2933463B2 (ja
Inventor
Keiichiro Ho
慶一郎 方
Akinobu Shibuya
明信 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14914852&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06338214(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5125632A priority Critical patent/JP2933463B2/ja
Publication of JPH06338214A publication Critical patent/JPH06338214A/ja
Application granted granted Critical
Publication of JP2933463B2 publication Critical patent/JP2933463B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【目的】 セラミック配線基板に於いて、焼成或いは熱
処理後に導体周辺のセラミック部にマイクロクラックが
発生することを防止できる導体ペーストを提供する。 【構成】 金属粒子と有機ビヒクルから成る導電ペース
トに、高分子等の空孔形成材を添加し、焼成時に飛放さ
せることにより、図１のように導体金属内に均一に空孔
を形成する。それによって、塑性変形が可能となり、残
留応力の緩和を図ることができ、図２に示すような金属
とセラミックの界面に発生するマクロクラックを防止で
きる。また、比抵抗や高信頼性も維持できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ素子を実装する
多層セラミック配線基板の製造時に用いられる導体ペー
ストに関する。
【０００２】
【従来の技術】多層セラミック配線基板は、主に以下の
２通りの方法で製造される。つまり、第一はセラミック
をシート上に成形し、これに配線パターンを形成した後
に、多層化して焼成する方法、第二はベースとなる焼成
したセラミック基板上に導体と絶縁体を交互に印刷し、
焼成する方法である。いずれの製法においても、各層の
信号線を接続するための導通孔であるビアホールを形成
する必要がある。
【０００３】ビアホール用導体は一般にシートあるいは
絶縁層に形成されたスルーホールに金属ペーストを埋め
込み、焼成することで得られる。このペーストには、金
属粉や有機ビヒクル（バインダー、溶剤等）以下に、ガ
ラス粉末等の無機組成物が添加されていることが多く、
セラミック絶縁層との収縮整合や密着性向上が図られて
いる。即ち、金属粉とセラミック粉の熱収縮挙動は一般
に異なるため、金属粉の焼結を促進あるいは遅延させる
ことで、できるだけ一致させると共に、焼成時に基板と
ビアホール導体間の界面に固化して、その密着性を強化
する働きを無機組成物に持たせている。
【０００４】
【発明が解決しようとする課題】しかし、前記のような
ビアホール導体と基板の収縮整合を図り、なおかつ密着
性がよい基板であっても、焼成あるいは熱処理を行う
と、ビアホールとそれを囲むセラミック絶縁層との境界
にクラックが発生し（図２）、信頼性を損なうケースが
しばしば見られる。このクラックは、焼成により、高温
でビアホール導体とセラミック絶縁層が結合すると、室
温時までの冷却時に材料間の熱膨張係数や弾性定数のミ
スマッチ等により発生する残留ストレスが引っ張り応力
として基板に直接かかり、強度的にもたないために発生
する。一般に、金属とセラミックには熱膨張係数に差が
あり、その差が大きいほど、クラックは発生しやすい。
よって、熱膨張係数差をいかに縮めるかが非常に重要で
ある。熱膨張係数制御は、添加物によって行われるが、
逆に他の特性への影響が大きい。例えば、銀に熱膨張係
数が３．５ｐｐｍ／℃の無機組成物を１０重量％添加し
ても、熱膨張係数は１９ｐｐｍ／℃から１５ｐｐｍ／℃
までしか低減できないが、導体抵抗は２μΩ・ｃｍから
４μΩ・ｃｍにまで増加してしまう。更に、熱膨張係数
差を縮めるにはかなり抵抗値を犠牲にしなければならな
い。
【０００５】以上述べたマイクロクラックの発生の問題
はビアホール形成時のみならず導体とセラミックを積層
する時にも当然起こる問題であり、この問題を解決する
ために、空孔を有する銅基合金部材とセラミックとを接
合することでマイクロクラックの発生を防止する方法が
考案されている（特開昭６３−１７９７３４号公報）。
これは、１０体積％以下の空孔率を有する銅基焼結合金
部材を粉末治金法にて作成し、セラミック基板と接合す
ることにより応力緩和効果を空孔に持たすものである。
しかし、基板の小型化にともないビアホールも微細化
し、この技術をビアホール形成に利用することは極めて
困難であった。ビアホールの導体層に空洞を形成する方
法も開示されていたが（特開昭６１−２３３９３号公
報）、これはクラックの発生は制御されるものの抵抗値
が増大し、実用には値しないものであった。
【０００６】本発明の目的は、前記問題を鑑み、特にビ
アホール周辺に発生するクラックを防止することを目的
とした導体ペーストを提供することにある。
【０００７】
【課題を解決するための手段】本発明は、金属粒子と有
機ビヒクルと３０ｖｏｌ％以下の空孔形成材より成るこ
とを特徴とするセラミック配線基板用導体ペーストであ
る。
【０００８】本発明は発生する残留引っ張り応力を低減
することよりも応力を緩和することに重点をおいてなさ
れたものであり、導体金属を塑性変形させるために、導
体金属内に均一な空孔を形成可能にしたものである。
【０００９】空孔形成材としては、ポリスチレン、ポリ
メチルメタクリレート、ポリエチレン等が用いられる。
又、その量がペースト全体の３０ｖｏｌ％を超えると、
空孔の連結が起こり信頼性が急激に低下すると共に抵抗
値も大幅に増大してしまうため、添加量は３０ｖｏｌ％
以下に限定した。
【００１０】
【実施例】以下に、本発明の実施例によって詳細に説明
する。ただし、本発明はその要旨を超えない限りは以下
の実施例に限定されるものではない。
【００１１】ビアホール用導体金属として銀を、空孔形
成材としてポリスチレン（粒径１〜４０μｍ）、金属粒
子として銀を適用した場合について述べる。
【００１２】銀と有機ビヒクルとの比率を８４／１６
（重量％）程度となるように混合し、更に銀粒子に対し
て、表１に示したように０〜６０体積％の空孔形成材を
添加した。このとき導電ペーストの粘度は適度なビアフ
ィル量が達成できるように、１００〜５００ｋｃｐ程度
に調整される。
【００１３】次にこの導体ペーストを、グリーンシート
中のスルーホール内に充填して積層し、焼成を行った。
図１（ａ）にビアホールの断面図、図１（ｂ）に、ビア
ホールを上方からみた図を示す。ペーストの応力緩和性
が明かとなるように、絶縁材料には強度が１００ＭＰａ
程度と低い石英ガラスとホウ系酸ガラスの混合物を使用
した。
【００１４】焼成後、導体の抵抗値（比抵抗に換
算）、クラック発生頻度、導体とセラミック間の隙
間発生度、導体焼結性（液体の染み込み具合）の４点
で評価を行った。については、短冊状のパターンを印
刷・焼成し、抵抗値、線幅、厚みから求めた。、に
ついては、光学顕微鏡やＳＥＭ観察により判定した。
については、赤インク中に基板を浸した後に、断面を観
察しインクの染み込み状態から判定した。〜は、そ
れぞれのサンプルの５０点を測定点として行った。結果
を、表１に示す。
【００１５】ポリスチレンを添加しない通常のペースト
では、比抵抗が１．８μΩ・ｃｍと極めて低く、隙間や
染み込みは全く発生しないが、クラックが全てのスルー
ホール回りに発生してしまう。ところが、１０ｖｏｌ％
のポリスチレンをペースト内に添加すると、クラックは
２５％の発生頻度まで抑制できる。更に、２０ｖｏｌ％
を越えると、全く発生しなくなる。このようにスルーホ
ール用導体金属内に空孔を形成すると、クラックは完全
に抑制できる。一方、抵抗値の極端な上昇や信頼性の低
下が懸念されるが、添加量が３０ｖｏｌ％までであれ
ば、全く問題ない。これは各空孔が互いに独立して存在
し、外部とつながっていないためと考えられる。しかし
４０ｖｏｌ％を越えると、空孔同士がつながってしま
い、極端に特性が劣化する。以上のことから、ポリスチ
レン微粒子を空孔形成剤として用いた場合、３０ｖｏｌ
％以下の添加量で信頼性や低抵抗を維持しながらクラッ
クを制御する効果が認められた。
【００１６】
【表１】
【００１７】以上、空孔形成材としてポリスチレンを用
いた場合のみ示したが、他の空孔形成材でも同様な結果
が得られることは言うまでもなく、又、ビアホールの形
成のみならず積層用導体としても用いることが可能であ
る。
【００１８】
【発明の効果】以上説明したように、本発明の導体ペー
ストを用いることにより、比抵抗や高信頼性を維持しな
がら、焼成・熱処理後に金属・絶縁体の界面にマイクロ
クラックの発生を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の導体ペーストを用いたボアホールの図
である。
【図２】従来の導体ペーストを用いた場合のビアホール
の図である。
【符号の説明】
１ セラミック ２ 導体金属 ３ 空孔 ４ マイクロクラック
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｈ 6921−4Ｅ Ｎ 6921−4Ｅ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 金属粒子と有機ビヒクルと３０ｖｏｌ％
    以下の空孔形成材より成ることを特徴とするセラミック
    配線基板用導体ペースト。
JP5125632A 1993-05-27 1993-05-27 セラミック多層配線基板及びその製造方法 Expired - Lifetime JP2933463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5125632A JP2933463B2 (ja) 1993-05-27 1993-05-27 セラミック多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5125632A JP2933463B2 (ja) 1993-05-27 1993-05-27 セラミック多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06338214A true JPH06338214A (ja) 1994-12-06
JP2933463B2 JP2933463B2 (ja) 1999-08-16

Family

ID=14914852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5125632A Expired - Lifetime JP2933463B2 (ja) 1993-05-27 1993-05-27 セラミック多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2933463B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007139995A (ja) * 2005-11-17 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
JP2012069911A (ja) * 2010-08-26 2012-04-05 Kyocera Corp 配線基板
JP5556966B2 (ja) * 2011-08-08 2014-07-23 パナソニック株式会社 圧電体素子
JP2016004973A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 配線基板、パッケージおよび電子機器
US9689748B2 (en) 2011-08-08 2017-06-27 Panasonic Corporation Infrared detection element
JPWO2020110987A1 (ja) * 2018-11-28 2021-09-27 京セラ株式会社 平面コイルおよびこれを備える変圧器、無線送電器、電磁石

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225094A (ja) * 1988-07-13 1990-01-26 Taiyo Yuden Co Ltd セラミック多層配線基板の製造方法
JPH03138806A (ja) * 1989-10-24 1991-06-13 Narumi China Corp 充填用導体ペーストおよび多層配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225094A (ja) * 1988-07-13 1990-01-26 Taiyo Yuden Co Ltd セラミック多層配線基板の製造方法
JPH03138806A (ja) * 1989-10-24 1991-06-13 Narumi China Corp 充填用導体ペーストおよび多層配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007139995A (ja) * 2005-11-17 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
JP2012069911A (ja) * 2010-08-26 2012-04-05 Kyocera Corp 配線基板
JP5556966B2 (ja) * 2011-08-08 2014-07-23 パナソニック株式会社 圧電体素子
US8884499B2 (en) 2011-08-08 2014-11-11 Panasonic Corporation Piezoelectric element
JPWO2013021614A1 (ja) * 2011-08-08 2015-03-05 パナソニック株式会社 圧電体素子
US9689748B2 (en) 2011-08-08 2017-06-27 Panasonic Corporation Infrared detection element
JP2016004973A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 配線基板、パッケージおよび電子機器
JPWO2020110987A1 (ja) * 2018-11-28 2021-09-27 京セラ株式会社 平面コイルおよびこれを備える変圧器、無線送電器、電磁石

Also Published As

Publication number Publication date
JP2933463B2 (ja) 1999-08-16

Similar Documents

Publication Publication Date Title
US3423517A (en) Monolithic ceramic electrical interconnecting structure
JPS63358A (ja) 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法
EP0210502A1 (en) Method for removal of carbonaceous residues from ceramic structure having internal metallurgy
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
EP0505307A2 (en) A method for forming sealed co-fired glass ceramic structures
WO2017154692A1 (ja) 複合基板及び複合基板の製造方法
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
WO2018163982A1 (ja) 多層基板
JPH08161930A (ja) 導電ペースト並びにそれを用いた導電体および多層セラミック基板
JPH06338214A (ja) セラミック配線基板用導体ペースト
JP3467873B2 (ja) 多層セラミック基板の製造方法
JP2955442B2 (ja) セラミックス回路基板の製造方法
JPH02116196A (ja) セラミック多層回路基板の製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP2007115852A (ja) セラミック基板の製造方法
JPH09139574A (ja) 低誘電率多層セラミック回路基盤の製造方法
JP2002176236A (ja) ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法
JP3162539B2 (ja) 導体ペーストによって導体を形成したセラミック配線基板の製造方法
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP4646468B2 (ja) 貫通導体用組成物
KR0173233B1 (ko) 저유전율 다층 세라믹 회로기판의 제조방법
JP4610185B2 (ja) 配線基板並びにその製造方法
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法
JPH0832238A (ja) 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960611