JPH06334834A

JPH06334834A - 画像処理装置

Info

Publication number: JPH06334834A
Application number: JP5118802A
Authority: JP
Inventors: Yoshio Ichiyanagi; 好男一柳
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1993-05-20
Filing date: 1993-05-20
Publication date: 1994-12-02
Anticipated expiration: 2013-07-09
Also published as: JP2773812B2; US5557715A

Abstract

(57)【要約】【目的】異なった複数の可変長の情報に対し、Ｘ，Ｙ
座標を用いてメモリ上のＹ方向のメモリ幅が２のべき乗
に制限されず、メモリ上の位置指定を行い、また回転・
合成等の編集が可能な画像処理装置を提供すること。【構成】画像情報とそれに付属する領域情報に対する
処理を行ってメモリＢに格納する画像処理装置におい
て、画像情報とそれに付属する領域情報を結合し結合画
像情報を生成する結合画像情報生成手段Ａと、結合画像
情報を（Ｘ，Ｙ）で示される座標値でメモリＢに記憶す
るためのメモリアドレスを生成するメモリアドレス生成
手段Ｃと、メモリアドレス生成手段により生成されたメ
モリアドレスに基づいて結合画像情報を回転させるため
の回転手段Ｇと、回転後の画像情報を前記メモリ上の画
像情報と合成する合成手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリに記憶された画
像に対して編集を行う画像処理装置に関する。

【０００２】

【従来の技術】一般に画像編集を行う場合には、編集す
べき画像情報を一旦メモリに格納し、このメモリに格納
された画像情報に対して、抽出，削除，移動等の画像編
集を行っている。画像情報をメモリに格納する際には、
画像を構成する各画素のＸ，Ｙ座標にメモリのアドレス
を割り当てて、画像情報をメモリ上に２次元的に展開し
た状態で格納している。そして、編集処理、たとえば、
移動の際には移動先のメモリのアドレスを計算し、その
アドレスに元の画像データを書き込んでいる。

【０００３】このような２次元画像情報をＸ，Ｙ座標を
用いてメモリに格納、編集させるためのメモリアドレス
制御装置として、特開昭５８−１２６２号公報、特開昭
５９−１５１２５８号公報、特開平１−２５１２８６号
公報等に記載の技術が知られている。

【０００４】

【発明が解決しようとする課題】しかし、上述した各公
報に記載の従来技術においては、それぞれ以下のような
欠点があった。

【０００５】特開昭５８−１２６２号公報に記載の従来
技術は、データをＬＳＢ方向或いはＭＳＢ方向へのシフ
トすることにより乗算処理を行っているので、Ｙ方向の
メモリ幅が２のべき乗に制限されるという問題があっ
た。

【０００６】特開昭５９−１５１２５８号公報に記載の
従来技術は、メモリ幅が２のべき乗という制限はない
が、固定データ長で処理が行われているので、扱う画像
情報のデータ長が変化した場合には適用できない。

【０００７】特開平１−２５１２８６号公報は、回転角
度に応じて、被回転画像情報の送り出しの順番が異な
り、画像読み取り装置等からのラスター画像のように被
回転画像情報の送り出しの順番が固定の場合は適用でき
ない。また、Ｘ，Ｙ座標を用いての位置指定もできな
い。

【０００８】そこで本発明は、異なった複数の可変長の
情報に対し、Ｘ，Ｙ座標を用いてメモリ上のＹ方向のメ
モリ幅が２のべき乗に制限されず、メモリ上の位置指定
を行い、また回転・合成等の編集が可能な画像処理装置
を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、前記目的を達
成するため、画像情報とそれに付属する領域情報に対す
る処理を行ってメモリに格納する画像処理装置におい
て、前記画像情報とそれに付属する領域情報を結合し結
合画像情報を生成する結合手段と、前記結合画像情報を
（Ｘ，Ｙ）で示される座標値でメモリに記憶するための
メモリアドレスを生成するメモリアドレス生成手段と、
前記メモリアドレス生成手段により生成されたメモリア
ドレスに基づいて前記結合画像情報を回転させるための
回転手段と、回転後の画像情報を前記メモリ上の画像情
報と合成する合成手段とを有することを特徴とする。

【００１０】

【作用】本発明の作用を、図１に示す原理図を参照して
具体的に例を挙げて説明する。

【００１１】本発明においては、画像情報を所定のブロ
ックサイズで符号化して得られた画像情報とこの画像情
報に付属する領域情報を結合して結合画像情報を生成す
る結合画像情報生成手段Ａと、前記結合画像情報を座標
（Ｘ，Ｙ）でメモリＢに格納するためのメモリアドレス
生成手段Ｃが設けられている。メモリアドレス生成手段
Ｃには、座標値に対応するブロックの先頭アドレスを算
出するための先頭アドレス算出手段Ｄと、隣接する座標
値のブロックの先頭アドレスまでの距離を示すＸ軸方向
距離算出手段ＥおよびＹ軸方向距離算出手段Ｆを有して
いる。また、前記領域情報中にトリミング指示情報を含
める手段 (図示せず) を有している。

【００１２】画像情報を所定のブロックサイズで符号化
して得られた画像情報とその付属情報である領域情報
を、結合画像情報生成手段Ａにより結合して結合画像情
報を生成し、使用者があらかじめ指定したメモリＢ上の
座標（Ｘ，Ｙ）に相当する、ブロックの先頭アドレスを
先頭アドレス算出手段Ｄで生成し、隣接する座標値のブ
ロックの先頭アドレスまでの距離を示すＸ軸方向距離お
よびＹ軸方向距離を、Ｘ軸方向距離算出手段ＥおよびＹ
軸方向距離算出手段Ｆで生成する事により、結合画像情
報に応じ順次メモリアドレスを生成する事が可能とな
る。Ｘ軸方向距離およびＹ軸方向距離は、回転する角度
に応じて異なってくる。回転手段Ｇは、算出された先頭
アドレス、Ｘ軸方向距離およびＹ軸方向距離に基づい
て、回転後の画像情報をメモリに書き込むための実アド
レスを生成する。また、領域情報中にトリミング指示情
報を含めた事により、メモリ上でのトリミング合成が可
能となる。

【００１３】

【実施例】以下、図面を参照しながら実施例に基づいて
本発明の特徴を具体的に説明する。

【００１４】図２は、本発明の画像処理装置を含んだフ
ルカラーデジタル複写機のシステム全体のブロック図を
示す。画像入力装置１で読み取られた原稿のＢＧＲ
（青，緑，赤）画像情報は、色補正／精細度調整装置２
にて、後述する画像出力装置の特性に合うように、ＢＧ
ＲからＹＭＣ（イエロー，マゼンタ，シアン）画像情報
に変換しＫ（ブラック）画像情報を生成する。更に、網
点原稿に対するモアレ除去、線画（文字）に対する精細
度強調処理を行う。色補正／精細度装置２からの画像情
報は、文字／画像領域分離装置３にて、画像の種別を示
す文字／写真信号、黒文字信号等の領域信号を生成す
る。画像符号化装置４は、画像情報をＮ×Ｎサイズでブ
ロック化し、所定の符号長で符号化を行う。トリミング
指定装置５は、外部の２次元領域指定手段 (図示せず)
より、自由形状のトリミング信号を発生する。領域符号
化装置６は、領域情報をＮ×Ｎサイズでブロック化し、
所定の符号長で符号化を行い、さらにトリミング信号を
領域情報の一部に付加する。画像処理装置７は、符号化
された画像情報及び符号化された領域情報を結合し、メ
モリ８に記憶・回転・トリミング合成等の処理を行う。

【００１５】メモリ８上での処理が終了し、プリントア
ウトの指示により、画像処理装置７は、メモリ８から結
合画像情報を読み出し、符号化された画像情報と符号化
された領域情報に分離する。符号化された画像情報は画
像復号化装置９にて元の画像情報に復元され、符号化さ
れた領域情報は領域復号化装置１０にて元の領域信号に
復元される。トーン調整装置１１は、画像出力装置１２
の特性に合うようにトーンの調整を行い、さらに領域信
号中黒文字信号がアクティブになった時は、Ｋ画像情報
信号のみを出力し、ＹＭＣ画像情報信号をクリアする処
理を行う。画像出力装置１２においては、画像情報信号
を記録紙に記録を行うが、領域信号中文字／写真信号に
より出力線数を２段階に切り替える。なお、ＹＭＣＫの
画像情報を並列に処理する必要があるため、画像符号化
装置４、領域符号化装置６、画像処理装置７、画像復号
化装置９、トーン調整回路１１は４つ同一の回路を使用
する。

【００１６】図３は、図２に示す画像符号化装置４での
画像情報のブロック化の方法を示す。１色毎に１画素８
ビット（＝１バイト：２５６諧調）のデータを主走査・
副走査方向に８×８サイズでブロック化する。ブロック
化された全データ数は１ブロック当たり６４バイトであ
るが、本実施例で用いる符号化装置は、表１に示すよう
な６通りの圧縮率にて符号化を行う。

【００１７】

【表１】つまり、圧縮率２．４を選択すると６４バイトの画像情
報が、２７バイトの画像情報に符号化される。また、圧
縮率は、ブロックの位置によらず、１ページ中固定であ
る。

【００１８】図４は、図１に示す領域符号化装置６での
領域情報の符号化の方法を示す。本実施例では、文字／
写真、黒文字信号各１ビットに、将来の領域信号の拡張
のための２ビットの計４ビットプレーンの例を示す。領
域情報を主走査、副走査に８×８サイズでブロック化し
（図４（ａ）参照）、更に４×４サイズでサブブロック
化し１６ビットから１ビットに符号化する（同図（ｂ）
参照）。従って１ブロック当たり６４ビットから４ビッ
トに符号化する。全体のデータ量は４ビット×４ビット
プレーン＝１６ビットで２バイトの容量となる。同図
（ｂ）の符号０〜Ｆは１６ビットのデータの各ビットに
対応している。

【００１９】図５は、図１に示す画像処理装置７の全体
ブロック図を示す。情報結合部２１は画像情報と領域情
報の入出力を行い、画像情報と領域情報の結合を行う。
レジスタ制御部２２はＣＰＵバスからのアクセスによ
り、座標値等を設定するパラメータレジスタ、起動停止
を指示するコマンドレジスタ等のレジスタを制御する。
なお、これらのレジスタはレジスタ制御部２２の中に存
在する。主制御部２３は全体のシーケンス制御を行う。
先頭アドレス算出部２４はブロックの先頭アドレス、Ｘ
軸方向距離、Ｙ軸方向距離を算出する。現アドレス算出
部２５は画像情報の入出力に応じてメモリ８（図１参
照）に与える実アドレスを算出する。メモリ制御部２６
はＤＲＡＭ（ダイナミックランダムアクセスメモリ）制
御信号、ＤＲＡＭリフレッシュ信号等を生成する。

【００２０】図６は、図５に示す情報結合部２１のブロ
ック図を示す。画像情報インターフェース３１は画像情
報の入出力制御を行う。領域情報インターフェース３２
は、領域情報の入出力制御を行う。バッファ３３は、メ
モリ８（図１参照）として使用するＤＲＡＭとの同期合
わせを行う。

【００２１】図７は、図６に示す情報結合部２１の情報
入力時の動作タイムチャートを示す。１クロックで１デ
ータの転送を行うとすると、１ブロック＝８×８サイズ
なので、１ブロック当たり６４クロックの処理時間がか
かる。ＣＤＩ７〜０は画像情報を示し、ＥＣＤＳはＨレ
ベルの時、画像情報が有効である事を示す。ＥＣＤＳの
Ｈレベル時のクロック数は圧縮後の符号長に等しい。画
像情報インターフェース３１は、入力した画像情報を順
時バッファ３３に転送し、規定の符号長Ｎクロックまで
終了すると一旦ホールドする。領域情報インターフェー
ス３２は、画像情報インターフェース３１の動作と並行
して動作する。ＲＤＩ３〜０は領域情報を示し、ＮＲＤ
ＳＩはＬの時、領域情報が有効である事を示す。領域デ
ータは、４ビットずつ５回に分けて転送される。領域情
報インターフェース３２は、領域情報を８ビットずつに
まとめて、１６ビットになったらバッファ３３に転送す
る。

【００２２】図８は、領域情報の詳細転送フォーマット
である。図中０〜Ｆの値は図４（ｂ）に示したものと同
一である。入力時の転送フォーマット中のＴビットは、
図１に示すトリミング装置５からの１ブロック単位のト
リミング信号を領域符号化装置６により領域情報の先頭
に付加したものである。このＴビットが１の時メモリ８
への書き込みを許可にし、０の時禁止にする事によっ
て、ブロック単位でのトリミング合成が可能となる。

【００２３】図９は、本実施例の画像処理装置で使用さ
れるＸ，Ｙ座標系構成の一例を示す説明図である。座標
原点の右上のＸＷ，ＹＷで示される領域を用紙エリアＰ
Ａと呼ぶ。最小座標値（ＸＩＩＡ，ＹＩＩＡ）、最大座
標値（ＸＡＩＡ，ＹＡＩＡ）で囲まれる領域を画像エリ
アＩＡと呼び、外部との画像入出力は、この画像エリア
ＩＡ単位で行う。用紙エリアＰＡは、実際のメモリ素子
が実装されていて、このエリア内の座標値を持つ画像の
みメモリ８上に残る。

【００２４】図１０は、画像の座標（Ｘ，Ｙ）とメモリ
アドレスとの関係を示したものである。アドレスＡは、Ａ＝（Ｘ×ＹＷ＋Ｙ）×（Ｌ＋２）・・・・・・（１）で示される。ＸＷは用紙エリアＰＡのＸ方向幅、ＹＷは
用紙エリアＰＡのＹ方向幅、Ｌは図３に示した符号長で
ある。

【００２５】図１１は、メモリアドレスと画像情報（Ｌ
バイト）・領域情報（２バイト）との関係を示したもの
である。領域情報中の０〜Ｆは、図４、図８に示したも
のと同一である。

【００２６】図１２は、先頭アドレス算出部２４（図５
参照）によって算出される、画像エリアＩＡの最小座標
値（ＸＩＩＡ，ＹＩＩＡ）に対応する先頭アドレスＳＢ
ＡＤＲＳと、Ｘ軸方向距離およびＹ軸方向距離を示す次
ブロック距離ＮＢＤおよび次ブロックライン距離ＮＢＬ
Ｄの位置関係を示す。

【００２７】先頭アドレスＳＢＡＤＲＳは、図１１図で
のアドレスＡと同一のもので、算出方法は（１）式と同
じく、ＳＢＡＤＲＳ＝（ＸＩＩＡ×ＹＷ＋ＹＩＩＡ）×（Ｌ＋２）で示される。

【００２８】次ブロック距離ＮＢＤと次ブロックライン
距離ＮＢＬＤは回転角度に応じて以下のように示され
る。

【００２９】０°の場合、ＮＢＤ＝Ｌ＋２ＮＢＬＤ＝（Ｌ＋２）×ＹＷ９０°の場合、ＮＢＤ＝（Ｌ＋２）×ＹＷＮＢＬＤ＝−（Ｌ＋２）１８０°の場合、ＮＢＤ＝−（Ｌ＋２）ＮＢＬＤ＝−（Ｌ＋２）×ＹＷ２７０°の場合、ＮＢＤ＝−（Ｌ＋２）×ＹＷＮＢＬＤ＝Ｌ＋２なお、回転を実行する場合は、ブロック内部は、画像符
号化装置４（図１参照）にて予め回転させておく必要が
ある。

【００３０】図１３は、先頭アドレス算出部２４（図５
参照）のブロック図を示す。なお、レジスタ４１、４
２、４３、４４には、上述した用紙エリアＰＡのＹ方向
幅ＹＷ、符号長に２を加算した値（Ｌ＋２）、画像エリ
アＩＡの最小Ｘ座標値ＸＩＩＡ、画像エリアＩＡの最小
Ｙ座標値ＹＩＩＡがそれぞれ予め格納されているものと
する。マルチプレクサＡ（図中、ＭＵＸ−Ａで示す）４
５は、ＳＥＬＡ＝０の時にはアキュームレータ５１の値
が出力され、ＳＥＬＡ＝１の時にはＹＷレジスタ４１の
値が出力される。マルチプレクサＢ（図中、ＭＵＸ−Ｂ
で示す）４６は、ＳＥＬＢ＝０の時ＹＷレジスタ、ＳＥ
ＬＢ＝１の時Ｌ＋２レジスタ４２、ＳＥＬＢ＝２の時Ｘ
ＩＩＡレジスタ４３の値が出力される。マルチプレクサ
Ｃ（図中、ＭＵＸ−Ｃで示す）４７は、ＳＥＬＣ＝０の
時Ｌ＋２レジスタ４２、ＳＥＬＣ＝１の時アキュームレ
ータ５１の値が出力される。乗算器４８はマルチプレク
サＡ４５とマルチプレクサＢ４６の値を乗算出力する。
論理演算ユニット（図中、ＡＬＵで示す）４９は、ＭＯ
ＤＥ＝０のとき入力０と入力１の値を加算出力し、ＭＯ
ＤＥ＝１の時入力１の値を符号反転する。マルチプレク
サＤ（図中、ＭＵＸ−Ｄで示す）５０は、ＳＥＬＤ＝０
の時乗算器４８の値、ＳＥＬＤ＝１の時論理演算ユニッ
ト４９の値を出力する。アキュームレータ５１は、ＡＬ
Ｄがアクティブな時マルチプレクサＤ５０の値を格納す
る。ＳＢＡＤＲＳレジスタ５２は、ＳＬＤがアクティブ
な時、アキュームレータ５１の値を格納する。ＮＢＤレ
ジスタ５３はＢＬＤがアクティブな時、アキュームレー
タ５１の値を格納する。ＮＢＬＤレジスタ５４はＬＬＤ
がアクティブな時、アキュームレータ５１の値を格納す
る。

【００３１】この図１３をもとに、先頭アドレスＳＢＡ
ＤＲＳ、次ブロック距離ＮＢＤ、次ブロックライン距離
ＮＢＬＤの算出方法を説明する。

【００３２】先頭アドレスＳＢＡＤＲＳの算出方法は、ステップ１：ＳＥＬＡ＝１、ＳＥＬＢ＝２、ＳＥＬＤ＝
０、ＡＬＤをアクティブ → ＸＩＩＡ×ＹＷが計算され、結果がアキュームレー
タ５１に格納される。

【００３３】ステップ２：ＳＥＬＣ＝１、ＳＥＬＤ＝
１、ＭＯＤＥ＝０、ＡＬＤをアクティブ → ＸＩＩＡ×ＹＷ＋ＹＩＩＡが計算され、結果がアキ
ュームレータ５１に格納される。

【００３４】ステップ３：ＳＥＬＡ＝０、ＳＥＬＢ＝
１、ＡＬＤをアクティブ → （ＸＩＩＡ×ＹＷ＋ＹＩＩＡ）×（Ｌ＋２）が計算
され、結果がアキュームレータ５１に格納される。

【００３５】ステップ４：ＳＬＤをアクティブ → アキュームレータ５１の内容がＳＢＡＤＲＳレジス
タ５２に格納される。

【００３６】次ブロック距離ＮＢＤの算出方法は、例え
ば１８０°の時では、ステップ１：ＳＥＬＣ＝０、ＭＯＤＥ＝１、ＡＬＤをア
クティブ → −（Ｌ＋２）が計算され、結果がアキュームレータ
５１に格納される。

【００３７】ステップ：２ＢＬＤをアクテイブ → アキュームレータ５１の内容がＮＢＤレジスタ５３
に格納される。

【００３８】次ブロックライン距離ＮＢＬＤの算出方法
は、例えば１８０°の時では、ステップ１：ＳＥＬＣ＝０、ＭＯＤＥ＝１、ＡＬＤをア
クティブ → −（Ｌ＋２）が計算され、結果がアキュームレータ
５１に格納される。

【００３９】ステップ２：ＳＥＬＡ＝０、ＳＥＬＢ＝
０、ＡＬＤをアクティブ → −（Ｌ＋２）×ＹＷが計算され、結果がアキューム
レータ５１に格納される。

【００４０】ステップ：３ＬＬＤをアクティブ → アキュームレータ５１の内容がＮＢＬＤレジスタ５
４に格納される。

【００４１】以上のステップの制御装置は、図示してい
ないが、先頭アドレス算出部２４に設けられたワイヤー
ドロジックあるいはマイクロプログラム等で容易に実現
可能である。

【００４２】図１４は、現アドレス算出部２５（図５参
照）のブロック図である。ＳＢＡＤＲＳレジスタ５２，
ＮＢＤレジスタ５３，ＮＢＬＤレジスタ５４には、図１
３に示す先頭アドレス算出部２４から算出された値が格
納されている。ＰＢレジスタ６１は、ＢＬＤをアクティ
ブにすると、ＣＡＤＲＳレジスタ６６の値（１ブロック
前の先頭アドレス）が格納される。ＰＢＬレジスタ６２
は、ＬＬＤをアクティブにすると、ＣＡＤＲＳレジスタ
６６の値（１ブロックライン前の先頭アドレス）が格納
される。ＣＡＤＲＳレジスタ６６には、メモリアクセス
のための現アドレスが格納され、ＣＬＤをアクティブに
するとアダー６５の出力が格納される。

【００４３】ＹＣＴＲカウンタ６７は、画像エリアＩＡ
（図９参照）のＹ方向のブロック数のカウンタで、ＹＬ
ＤをアクティブにするとＹ方向最大座標値ＹＡＩＡから
Ｙ方向最小座標値ＹＩＩＡを減算した値が格納され、Ｙ
ＤＥＣをアクティブにするとＹＣＴＲの値を１デクリメ
ントする。また、カウント値が０になるとＹＺＥＲＯが
アクティブになる。ＸＣＴＲカウンタ６８は、画像エリ
アＩＡのＸ方向のブロック数のカウンタで、ＸＬＤをア
クティブにするとＸ方向最大座標値ＸＡＩＡからＸ方向
最小座標値ＸＩＩＡを減算した値が格納され、ＸＤＥＣ
をアクティブにするとＸＣＴＲの値を１デクリメントす
る。また、カウント値が０になるとＸＺＥＲＯがアクテ
ィブになる。ＮＣＴＲカウンタ６９は、ＮＬＤをアクテ
ィブにすると１ブロック中のバイト数（Ｌ＋２）が初期
値として格納され、ＮＤＥＣをアクティブにするとＮＣ
ＴＲの値を１デクリメントする。また、カウント値が０
になるとＮＺＥＲＯがアクティブになる。

【００４４】マルチプレクサＡ（ＭＵＸ−Ａで示す）６
３では、ＳＥＬＡ＝０の時ＳＢＡＤＲＳレジスタ５２、
ＳＥＬＡ＝１の時ＮＢＤレジスタ５３、ＳＥＬＡ＝２の
時ＮＢＬＤレジスタ５４、ＳＥＬＡ＝３の時ＣＡＤＲＳ
レジスタ６６の値がそれぞれ出力される。マルチプレク
サＢ（ＭＵＸ−Ｂで示す）６４では、ＳＥＬＢ＝０時固
定値’０’、ＳＥＬＢ＝１の時固定値’１’、ＳＥＬＢ
＝２の時ＰＢレジスタ６１、ＳＥＬＢ＝３の時ＰＢＬレ
ジスタ６２の値がそれぞれ出力される。アダー６５は、
マルチプレクサＡ６３とマルチプレクサＢ６４の値を加
算出力する。

【００４５】図１５は、現アドレス算出部２５の動作を
フローチャートで示したものである。この図１５をもと
に、原アドレスＣＡＤＲＳの算出方法を説明する。

【００４６】ステップ１：ＳＥＬＡ＝０、ＳＥＬＢ＝
０、ＣＬＤをアクティブにする → アダー６５でＳＢＡＤＲＳ＋０が計算され、結果を
ＣＡＤＲＳレジスタ６６に格納する。

【００４７】ステップ２：ＢＬＤ、ＬＬＤをそれぞれア
クティブにする → ＣＡＤＲＳレジスタ６６の値がＰＢレジスタ６１、
ＰＢＬレジスタ６２に格納される。

【００４８】ステップ３：ＹＬＤ、ＸＬＤ、ＮＬＤをそ
れぞれアクティブにする → ＹＣＴＲカウンタ６７にＹＡＩＡ−ＹＩＩＡの値、
ＸＣＴＲカウンタ６８にＸＡＩＡ−ＸＩＩＡの値、ＮＣ
ＴＲカウンタ６９にＬ＋２の値がそれぞれ格納される。

【００４９】ステップ４：ＮＤＥＣをアクティブにする → ＮＣＴＲ＝ＮＣＴＲ−１が計算される。

【００５０】ステップ５：ＮＺＥＲＯの値を読む → ０ならステップ７へ分岐、０でなければステップ６
へ分岐する。

【００５１】ステップ６：ＳＥＬＡ＝３、ＳＥＬＢ＝
１、ＣＬＤをアクティブにする → アダー６５でＣＡＤＲＳ＋１が計算され、結果をＣ
ＡＤＲＳレジスタ６６に格納する。

【００５２】ステップ７：ＹＤＥＣをアクティブにする → ＹＣＴＲ＝ＹＣＴＲ−１が計算される。

【００５３】ステップ８：ＹＺＥＲＯの値を読む → ０ならステップ１２へ分岐、０でなければステップ
９へ分岐する。

【００５４】ステップ９：ＳＥＬＡ＝１、ＳＥＬＢ＝
２、ＣＬＤをアクティブにする → アダー６５でＰＢ＋ＮＢＤが計算され、結果をＣＡ
ＤＲＳレジスタ６６に格納する。

【００５５】ステップ１０：ＢＬＤをアクティブにする → ＣＡＤＲＳレジスタ６６の値がＰＢレジスタ６１に
格納される。

【００５６】ステップ１１：ＮＬＤをアクティブにする → ＮＣＴＲカウンタ６９にＬ＋２の値が格納される。
ステップ４へ分岐する。

【００５７】ステップ１２：ＸＤＥＣをアクティブにす
る → ＸＣＴＲ＝ＸＣＴＲ−１が計算される。

【００５８】ステップ１３：ＸＺＥＲＯの値を読む → ０なら終了、０でなければステップ１４へ分岐す
る。

【００５９】ステップ１４：ＳＥＬＡ＝２、ＳＥＬＢ＝
３、ＣＬＤをアクティブにする → アダー６５でＰＢＬ＋ＮＢＬＤが計算され、結果を
ＣＡＤＲＳレジスタ６６に格納する。

【００６０】ステップ１５：ＢＬＤ、ＬＬＤをアクティ
ブにする → ＣＡＤＲＳレジスタ６６の値がＰＢレジスタ６１、
ＰＢＬ６２レジスタに格納される。

【００６１】ステップ１６：ＹＬＤ、ＮＬＤをそれぞれ
アクティブにする → ＹＣＴＲカウンタ６７にＹＡＩＡ−ＹＩＩＡの値、
ＮＣＴＲカウンタ６９にＬ＋２の値が格納される。ステ
ップ４に分岐する。

【００６２】以上のステップの制御装置は、図示してい
ないが、現アドレス算出部２５に設けたワイヤードロジ
ックあるいはマイクロプログラム等で容易に実現可能で
ある。

【００６３】上述した処理を要約すると以下のようにな
る。

【００６４】（１）原画像に対応した先頭アドレスＳＢ
ＡＤＲＳを、先頭アドレス算出部２４で算出する。

【００６５】（２）トリミング指定装置５により指定さ
れた回転角度に応じて、次ブロック距離ＮＢＤ及び次ブ
ロックライン距離ＮＢＬＤを、先頭アドレス算出部２４
で算出する。

【００６６】（３）現アドレス算出部２５では、先頭ア
ドレス算出部２４から与えられた先頭アドレスＳＢＡＤ
ＲＳ、次ブロック距離ＮＢＤ及び次ブロックライン距離
ＮＢＬＤに基づいて転送先の現アドレスＣＡＤＲＳを算
出し、メモリ８の現アドレスＣＡＤＲＳから原画像のデ
ータを順次書き込む。

【００６７】

【発明の効果】以上の通り、本発明によれば、アドレス
ではなくＸ，Ｙ座標を用いてメモリ上の位置指定を行っ
ているので、可変長の情報に対応することができ、ま
た、回転・合成等の編集も可能となる。

【図面の簡単な説明】

【図１】本発明の画像処理装置の原理的構成を示す説
明図である。

【図２】本発明の画像処理装置を含んだフルカラーデ
ジタル複写機のシステム全体のブロック図である。

【図３】画像符号化装置での画像情報のブロック化の
方法を示す説明図である。

【図４】領域符号化装置での領域情報の符号化の方法
を示す説明図である。

【図５】本発明による画像処理装置の全体のブロック
図である。

【図６】情報結合部のブロック図である。

【図７】情報結合部の情報入力時の動作タイムチャー
トである。

【図８】領域情報のフォーマットを示す説明図であ
る。

【図９】Ｘ，Ｙ座標系構成を示す説明図である。

【図１０】座標（Ｘ，Ｙ）とメモリアドレスの関係を
示す説明図である。

【図１１】メモリアドレスと画像情報・領域情報との
関係を示す説明図である。

【図１２】先頭アドレス、Ｘ軸方向距離、Ｙ軸方向距
離を示す説明図である。

【図１３】先頭アドレス算出部のブロック図である。

【図１４】現アドレス算出部のブロック図である。

【図１５】現アドレス算出部の動作フローチャートで
ある。

【符号の説明】

１…画像入力装置、２…色補正／精細度調整装置、３…
文字／画像領域分離装置、４…画像符号化装置、５…ト
リミング指定装置、６…領域符号化装置、７…画像処理
装置、８…メモリ、９…画像復号化装置、１０…領域復
号化装置、１１…トーン調整装置、１２…画像出力装
置、２１…情報結合部、２２…レジスタ制御部、２３…
主制御部、２４…先頭アドレス算出部、２５…現アドレ
ス算出部、２６…メモリ制御部、３１…画像情報インタ
ーフェース、３２…領域情報インターフェース、３３…
バッファ、４１〜４４…レジスタ、４５〜４７…マルチ
プレクサ、４８…乗算器、４９…論理演算ユニット、５
０…マルチプレクサ、５１…アキュームレータ、５２〜
５４…レジスタ、６１，６２…レジスタ、６３，６４…
マルチプレクサ、６５…アダー、６６…レジスタ

Claims

【特許請求の範囲】

【請求項１】画像情報とそれに付属する領域情報に対
する処理を行ってメモリに格納する画像処理装置におい
て、前記画像情報とそれに付属する領域情報を結合し結合画
像情報を生成する結合手段と、前記結合画像情報を（Ｘ，Ｙ）で示される座標値でメモ
リに記憶するためのメモリアドレスを生成するメモリア
ドレス生成手段と、前記メモリアドレス生成手段により生成されたメモリア
ドレスに基づいて前記結合画像情報を回転させるための
回転手段と、回転後の画像情報を前記メモリ上の画像情報と合成する
合成手段とを有することを特徴とする画像処理装置。
【請求項２】前記画像情報を互いに隣接した複数の画
素からなるブロックを単位として区分し符号化する画像
符号化手段と、前記領域情報を前記画像情報の同一ブロ
ックサイズかつ同一位置に対応させて生成する領域情報
生成手段と、前記領域情報に基づいて前記画像情報に対
し異なった処理を行う手段が設けられている請求項１記
載の画像処理装置。
【請求項３】前記画像符号化手段が、１ページ内の全
ブロックが同一符号長であり、ページ単位では可変長で
あるように前記画像情報を符号化するものである請求項
２記載の画像処理装置。
【請求項４】前記領域情報生成手段が、１ページ内の
全ブロックが同一データ長であるように前記領域情報を
生成するものである請求項２記載の画像処理装置。
【請求項５】前記領域情報を、前記画像情報と非同期
で入出力可能とするための手段が設けられている請求項
１又は２記載の画像処理装置。
【請求項６】前記メモリアドレス生成手段は、座標値
に対応するブロックの先頭アドレス算出手段、隣接する
座標値のブロックの先頭アドレスまでのＸ軸方向距離及
びＹ軸方向距離を算出するＸ軸方向距離算出手段および
Ｙ軸方向距離算出手段を有し、前記回転手段が、Ｘ軸方
向距離及びＹ軸方向距離に基づいて、画像を９０度単位
で回転させるためのアドレスを算出するものである請求
項１記載の画像処理装置。
【請求項７】前記アドレス生成装置が、前記画像情報
と前記領域情報の合計データ長をＮ分割した１つ毎にア
ドレスを割りつけるものである請求項６記載の画像処理
装置。
【請求項８】前記領域情報中にトリミング指示情報を
含ませる手段が設けられている請求項１記載の画像処理
装置。
【請求項９】前記合成手段が、領域情報中に含まれて
いるトリミング指示情報に基づいてメモリ上でのトリミ
ング合成を行うものである請求項８記載の画像処理装
置。