JPH06334062A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH06334062A JPH06334062A JP14134693A JP14134693A JPH06334062A JP H06334062 A JPH06334062 A JP H06334062A JP 14134693 A JP14134693 A JP 14134693A JP 14134693 A JP14134693 A JP 14134693A JP H06334062 A JPH06334062 A JP H06334062A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- semiconductor mounting
- solder
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 プリント配線板とこれに実装される半導体搭
載用基板との間に、各半田フィレットを常に適正に形成
するようにしたプリント配線板を提供する。 【構成】 プリント配線板１０の表面１１上には、各接
続ランド１２が突設されているとともに、各突起１３
が、ソルダーレジストの印刷等により山形形状にて半導
体搭載用基板２０の裏面２１に向けて突出形成されてい
る。半導体搭載用基板２０の裏面には、各アウターリー
ド部２７が各接続ランド１２にそれぞれ対向するように
突設されている。各半田フィレット３０は、各一対の互
いに対向するアウターリード部２７と接続ランド１２と
の間にそれぞれ形成されている。そして、上記各突起１
３の高さ及び配置位置は、各半田フィレット３０の大き
さを考慮して、半導体搭載用基板２０の裏面をプリント
配線板１０の表面１１に対し適正な間隔を保持するよう
に定めてある。
載用基板との間に、各半田フィレットを常に適正に形成
するようにしたプリント配線板を提供する。 【構成】 プリント配線板１０の表面１１上には、各接
続ランド１２が突設されているとともに、各突起１３
が、ソルダーレジストの印刷等により山形形状にて半導
体搭載用基板２０の裏面２１に向けて突出形成されてい
る。半導体搭載用基板２０の裏面には、各アウターリー
ド部２７が各接続ランド１２にそれぞれ対向するように
突設されている。各半田フィレット３０は、各一対の互
いに対向するアウターリード部２７と接続ランド１２と
の間にそれぞれ形成されている。そして、上記各突起１
３の高さ及び配置位置は、各半田フィレット３０の大き
さを考慮して、半導体搭載用基板２０の裏面をプリント
配線板１０の表面１１に対し適正な間隔を保持するよう
に定めてある。
Description
【０００１】
【産業上の利用分野】本発明は、各種のプリント配線板
に係り、特に、ランドグリッドアレイパッケージやフリ
ップチップボンディング（ＦＣＢ）ＩＣ等の半導体搭載
用基板を搭載するためのプリント配線板に関する。
に係り、特に、ランドグリッドアレイパッケージやフリ
ップチップボンディング（ＦＣＢ）ＩＣ等の半導体搭載
用基板を搭載するためのプリント配線板に関する。
【０００２】
【従来の技術】従来、例えば、ランドグリッドアレイパ
ッケージ（以下ＬＧＡと称す）をプリント配線板に半田
接続するにあたっては、プリント配線板の各接続ランド
上にクリーム半田印刷を施した後、ＬＧＡを、その各外
部接続端子を各接続ランドに対向させるようにして、プ
リント配線板上に搭載し、赤外線リフロー処理を施すこ
とにより、互いに対向する外部接続端子と接続ランドと
の間にそれぞれ半田フィレットを形成して行うのが通常
である。
ッケージ（以下ＬＧＡと称す）をプリント配線板に半田
接続するにあたっては、プリント配線板の各接続ランド
上にクリーム半田印刷を施した後、ＬＧＡを、その各外
部接続端子を各接続ランドに対向させるようにして、プ
リント配線板上に搭載し、赤外線リフロー処理を施すこ
とにより、互いに対向する外部接続端子と接続ランドと
の間にそれぞれ半田フィレットを形成して行うのが通常
である。
【０００３】
【発明が解決しようとする課題】ところで、このような
構成において、熱応力や外部応力に充分に耐えられる半
田接続性を確保するためには、互いに対向する外部接続
端子と接続ランドとの間を包み込み保持するための充分
な半田量と形状が各半田フィレットに対して要請され
る。しかし従来では、赤外線リフロー時に、ＬＧＡの自
重のために、各半田フィレットがつぶれ、これら各半田
フィレットの形状が損なわれ応力分散が不適正となり、
また半田量不足のために応力への耐久力が不足して各半
田フィレットに破断を引き起こす欠点を有していた。ま
た、互いに隣接し合う端子間で半田ショートを起こした
り、接続不良を招き、半田接続の信頼性を確保できない
という不具合が生ずる。そこで、本発明は、このような
ことに対処すべく、プリント配線板において、そのプリ
ント配線板とこれに実装される半導体搭載用基板との間
の各半田フィレットを常に適正に形成するようにしよう
とするものである。
構成において、熱応力や外部応力に充分に耐えられる半
田接続性を確保するためには、互いに対向する外部接続
端子と接続ランドとの間を包み込み保持するための充分
な半田量と形状が各半田フィレットに対して要請され
る。しかし従来では、赤外線リフロー時に、ＬＧＡの自
重のために、各半田フィレットがつぶれ、これら各半田
フィレットの形状が損なわれ応力分散が不適正となり、
また半田量不足のために応力への耐久力が不足して各半
田フィレットに破断を引き起こす欠点を有していた。ま
た、互いに隣接し合う端子間で半田ショートを起こした
り、接続不良を招き、半田接続の信頼性を確保できない
という不具合が生ずる。そこで、本発明は、このような
ことに対処すべく、プリント配線板において、そのプリ
ント配線板とこれに実装される半導体搭載用基板との間
の各半田フィレットを常に適正に形成するようにしよう
とするものである。
【０００４】
【課題を解決するための手段】上記課題の解決にあた
り、本発明では、複数の接続端子を表面に形成したプリ
ント配線板と、複数の接続端子を裏面に形成した半導体
搭載用基板とを、各接続端子を対向させて半田フィレッ
トにより半田接続し、前記半導体搭載用基板を搭載する
ようにしたプリント配線板において、前記プリント配線
板の表面上に前記半導体搭載用基板の裏面に向けて複数
（若しくは面状）の突起を設け、該突起により前記半導
体搭載用基板と前記プリント配線板との間隔を適正に保
持するようにしたことを特徴とする。
り、本発明では、複数の接続端子を表面に形成したプリ
ント配線板と、複数の接続端子を裏面に形成した半導体
搭載用基板とを、各接続端子を対向させて半田フィレッ
トにより半田接続し、前記半導体搭載用基板を搭載する
ようにしたプリント配線板において、前記プリント配線
板の表面上に前記半導体搭載用基板の裏面に向けて複数
（若しくは面状）の突起を設け、該突起により前記半導
体搭載用基板と前記プリント配線板との間隔を適正に保
持するようにしたことを特徴とする。
【０００５】
【作用】このように本発明を構成したことにより、前記
半導体搭載用基板の自重にもかかわらず、前記プリント
配線板と前記半導体搭載用基板との間隔が、前記突起に
より、適正に保持される。
半導体搭載用基板の自重にもかかわらず、前記プリント
配線板と前記半導体搭載用基板との間隔が、前記突起に
より、適正に保持される。
【０００６】
【実施例】以下、本発明の一実施例を図面により説明す
ると、図１は、本発明に係るプリント配線板１０の一例
を示している。このプリント配線板１０の表面１１に
は、複数の接続ランド１２〜１２が配設されており、ま
た、図４に示したように、プリント配線板１０の複数の
接続ランド１２〜１２の上には、ランドグリッドアレイ
パッケージ等の半導体搭載用基板２０を搭載するように
なっている。そして、プリント配線板１０の表面の搭載
エリア１５内には複数の突起１３〜１３が形成してあ
る。この突起１３〜１３は搭載エリア１５内に３個以上
複数個形成してあり、図４に示すようにプリント配線板
１０と半導体搭載用基板２０を所定の間隔を保持させる
ためのものである。突起１３〜１３の材質及び形成方法
は特に限定しないが、一例としてはソルダーレジスト等
のエポキシ樹脂を印刷法により形成してもよい。また、
形状は複数の浮島状であっても、面状であっても良く、
半導体搭載用基板２０を面で支持できれば良い。また、
突起１３〜１３は各々高さがそろっていることが望まし
い。高さが異なると半導体搭載用基板２０を搭載した
際、傾きを生じ、接続信頼性低下を生じる。
ると、図１は、本発明に係るプリント配線板１０の一例
を示している。このプリント配線板１０の表面１１に
は、複数の接続ランド１２〜１２が配設されており、ま
た、図４に示したように、プリント配線板１０の複数の
接続ランド１２〜１２の上には、ランドグリッドアレイ
パッケージ等の半導体搭載用基板２０を搭載するように
なっている。そして、プリント配線板１０の表面の搭載
エリア１５内には複数の突起１３〜１３が形成してあ
る。この突起１３〜１３は搭載エリア１５内に３個以上
複数個形成してあり、図４に示すようにプリント配線板
１０と半導体搭載用基板２０を所定の間隔を保持させる
ためのものである。突起１３〜１３の材質及び形成方法
は特に限定しないが、一例としてはソルダーレジスト等
のエポキシ樹脂を印刷法により形成してもよい。また、
形状は複数の浮島状であっても、面状であっても良く、
半導体搭載用基板２０を面で支持できれば良い。また、
突起１３〜１３は各々高さがそろっていることが望まし
い。高さが異なると半導体搭載用基板２０を搭載した
際、傾きを生じ、接続信頼性低下を生じる。
【０００７】図２は、本発明に係るプリント配線板１０
の上に搭載、接続されるべき半導体搭載用基板２０の一
例としてランドグリッドアレイパッケージ（ＬＧＡ）を
示したものである。ＬＧＡはベース基材２１の表裏に導
電体回路２２〜２２が形成してあり、ＬＧＡの上に搭載
される半導体集積回路（ＩＣ）５０等の電子部品と電気
的に接続をされるインナーリード部（ＩＬＢ）２６及び
プリント配線板１０上の接続ランド１２〜１２と半田接
続するための外部接続端子であるアウターリード部２７
を有している。このアウターリード部２７上には、プリ
ント配線板１０との接続を行うための突起（バンプ）２
８が形成されている。突起２８の材質は（Ｓｎ：Ｐｂ＝
６０：４０）半田、（Ｓｎ：Ｐｂ＝９０：１０）半田、
金、ニッケル、銀或いはそれらが複合して使用される。
尚、図２中、２３は封止樹脂用ダム（土手）、２４は封
止樹脂、２５はスルーホールを示す。
の上に搭載、接続されるべき半導体搭載用基板２０の一
例としてランドグリッドアレイパッケージ（ＬＧＡ）を
示したものである。ＬＧＡはベース基材２１の表裏に導
電体回路２２〜２２が形成してあり、ＬＧＡの上に搭載
される半導体集積回路（ＩＣ）５０等の電子部品と電気
的に接続をされるインナーリード部（ＩＬＢ）２６及び
プリント配線板１０上の接続ランド１２〜１２と半田接
続するための外部接続端子であるアウターリード部２７
を有している。このアウターリード部２７上には、プリ
ント配線板１０との接続を行うための突起（バンプ）２
８が形成されている。突起２８の材質は（Ｓｎ：Ｐｂ＝
６０：４０）半田、（Ｓｎ：Ｐｂ＝９０：１０）半田、
金、ニッケル、銀或いはそれらが複合して使用される。
尚、図２中、２３は封止樹脂用ダム（土手）、２４は封
止樹脂、２５はスルーホールを示す。
【０００８】図３は、上記に示す半導体搭載用基板２０
の替わりとして、突起２８を有したＩＣ５０〔一例とし
てＩＢＭ（International Business Machines ）社製Ｃ
４チップがある〕の例である。図２と図３の例で共通し
ているのは、図２のＬＧＡ等の半導体搭載用基板２０の
下面にも、また図３のＩＣ５０の下面にも突起２８を有
している点である。本発明で単に半導体搭載用基板と称
した場合はこれらを包含している。
の替わりとして、突起２８を有したＩＣ５０〔一例とし
てＩＢＭ（International Business Machines ）社製Ｃ
４チップがある〕の例である。図２と図３の例で共通し
ているのは、図２のＬＧＡ等の半導体搭載用基板２０の
下面にも、また図３のＩＣ５０の下面にも突起２８を有
している点である。本発明で単に半導体搭載用基板と称
した場合はこれらを包含している。
【０００９】図４は図１のプリント配線板１０の上に、
図２（又は図３）の半導体搭載用基板２０を搭載し、半
田接続した状態を示す。半田接続プロセスは、一般にプ
リント配線板１０の接続ランド１２上にまず、クリーム
半田を塗布し、半導体搭載用基板２０を位置決めしその
上に載置する。次に、赤外線ヒーター等で加熱し、クリ
ーム半田を溶融させ、プリント配線板１０上の接続ラン
ド１２と半導体搭載用基板２０上のアウターリード部２
７とを半田接続するのである。ここで問題は、プリント
配線板１０上の接続ランド１２と半導体搭載用基板２０
上のアウターリード２７の間の溶融したクリーム半田に
よって形成された半田フィレット（つらら）である。半
田フィレット３０は、図５の部分拡大図に示す通り、接
続ランド１２とアウターリード２７とを物理的、電気的
に接続させるものであり、信頼性よく接続を行うために
は適切な半田量が必要であり、且つ、接続を行ったとき
の半田フィレット３０の形成が外部応力に抗し得る形状
であることが要求される。
図２（又は図３）の半導体搭載用基板２０を搭載し、半
田接続した状態を示す。半田接続プロセスは、一般にプ
リント配線板１０の接続ランド１２上にまず、クリーム
半田を塗布し、半導体搭載用基板２０を位置決めしその
上に載置する。次に、赤外線ヒーター等で加熱し、クリ
ーム半田を溶融させ、プリント配線板１０上の接続ラン
ド１２と半導体搭載用基板２０上のアウターリード部２
７とを半田接続するのである。ここで問題は、プリント
配線板１０上の接続ランド１２と半導体搭載用基板２０
上のアウターリード２７の間の溶融したクリーム半田に
よって形成された半田フィレット（つらら）である。半
田フィレット３０は、図５の部分拡大図に示す通り、接
続ランド１２とアウターリード２７とを物理的、電気的
に接続させるものであり、信頼性よく接続を行うために
は適切な半田量が必要であり、且つ、接続を行ったとき
の半田フィレット３０の形成が外部応力に抗し得る形状
であることが要求される。
【００１０】図６は、プリント配線板１０と半導体搭載
用基板２０が必要以上に近接し、いわば半田フィレット
３０がつぶれた状態を示す。半田フィレット３０の形状
は、薄板状となるため、接続ランド１２とアウターリー
ド２７の間の接続に使われる半田量が不足して、例えば
プリント配線板１０と半導体搭載用基板２０の熱膨張差
に起因する応力に耐えられず、半田フィレット３０の一
部に亀裂を引き起こす。また、拡がって隣接する接続ラ
ンド（１２と１２）との間でショートを引き起こす。こ
の半田フィレット３０のつぶれは、半導体搭載用基板２
０の自重で、クリーム半田が溶融した際引き起こされる
ものであり、この半田フィレット３０の形状は、図７の
斜視図に示すような台形状か、図８の斜視図に示すよう
なタイコ状が望ましい。
用基板２０が必要以上に近接し、いわば半田フィレット
３０がつぶれた状態を示す。半田フィレット３０の形状
は、薄板状となるため、接続ランド１２とアウターリー
ド２７の間の接続に使われる半田量が不足して、例えば
プリント配線板１０と半導体搭載用基板２０の熱膨張差
に起因する応力に耐えられず、半田フィレット３０の一
部に亀裂を引き起こす。また、拡がって隣接する接続ラ
ンド（１２と１２）との間でショートを引き起こす。こ
の半田フィレット３０のつぶれは、半導体搭載用基板２
０の自重で、クリーム半田が溶融した際引き起こされる
ものであり、この半田フィレット３０の形状は、図７の
斜視図に示すような台形状か、図８の斜視図に示すよう
なタイコ状が望ましい。
【００１１】上記実施例では突起１３を設けたので、プ
リント配線板１０と半導体搭載用基板２０の間を適切な
間隔を保って良好な半田フィレット３０の形成をさせる
ことができた。尚、接続ランド１２とアウターリード部
２７の大きさを２００μｍφとした場合、両板の間隔が
１５０〜３００μｍのとき、最適の半田フィレット３０
形状となった。そして、接続ランド１２の大きさを５０
〜３００μｍφの間で最適な両板の間隔を種々検討した
所、この間隔は接続ランド１２の大きさの７５〜１５０
％が最適であることが判った。
リント配線板１０と半導体搭載用基板２０の間を適切な
間隔を保って良好な半田フィレット３０の形成をさせる
ことができた。尚、接続ランド１２とアウターリード部
２７の大きさを２００μｍφとした場合、両板の間隔が
１５０〜３００μｍのとき、最適の半田フィレット３０
形状となった。そして、接続ランド１２の大きさを５０
〜３００μｍφの間で最適な両板の間隔を種々検討した
所、この間隔は接続ランド１２の大きさの７５〜１５０
％が最適であることが判った。
【００１２】尚、本発明においては、前記具体的実施例
に示すものに限られず、目的、用途に応じて本発明の範
囲内で種々変更した実施例とすることができる。即ち、
前記実施例においては、各突起１３をソルダーレジスト
により形成するようにしたが、これに限らず、各突起１
３を、各種合成樹脂、或いは高融点半田等の金属により
形成するようにして実施してもよい。かかる場合、各突
起１３を、印刷やメッキ等によりプリント配線板１０の
表面１１上に形成するようにしてもよい。また、各突起
１３を、スペーサ状に予め別体にて成形し、プリント配
線板１０の表面１１上に載置するようにして実施しても
よい。
に示すものに限られず、目的、用途に応じて本発明の範
囲内で種々変更した実施例とすることができる。即ち、
前記実施例においては、各突起１３をソルダーレジスト
により形成するようにしたが、これに限らず、各突起１
３を、各種合成樹脂、或いは高融点半田等の金属により
形成するようにして実施してもよい。かかる場合、各突
起１３を、印刷やメッキ等によりプリント配線板１０の
表面１１上に形成するようにしてもよい。また、各突起
１３を、スペーサ状に予め別体にて成形し、プリント配
線板１０の表面１１上に載置するようにして実施しても
よい。
【００１３】更に、本発明の実施にあたり、プリント配
線板１０の表面１１上に形成される突起１３の数、頂部
形状及び配置位置等は、前記実施例にて述べたような各
突起の場合に限ることなく、半導体搭載用基板２０の裏
面とプリント配線板１０の表面１１との間隔を適正に保
持し得るように、適宜変更して実施してもよい。例え
ば、前記実施例のように各突起１３の形状を複数の山形
にした場合には、少なくとも３個の突起を分散して配置
することが望ましい。また、各突起１３の頂部形状を面
状にすることもできる。
線板１０の表面１１上に形成される突起１３の数、頂部
形状及び配置位置等は、前記実施例にて述べたような各
突起の場合に限ることなく、半導体搭載用基板２０の裏
面とプリント配線板１０の表面１１との間隔を適正に保
持し得るように、適宜変更して実施してもよい。例え
ば、前記実施例のように各突起１３の形状を複数の山形
にした場合には、少なくとも３個の突起を分散して配置
することが望ましい。また、各突起１３の頂部形状を面
状にすることもできる。
【００１４】更に、前記実施例においては、各突起１３
の高さを、半導体搭載用基板２０の裏面２１のプリント
配線板１０の表面１１に対する所望の間隔に一致させる
ようにしたが、これに限らず、例えば、各外部接続端子
２２と同一の厚みをもつ各導体が半導体搭載用基板２０
の裏面２１に形成されている場合に、これら各導体を各
突起１３により受承するには、同各突起１３の高さを前
記各導体の厚みだけ低くして実施すればよい。また、半
導体搭載用基板２０の裏面上に形成される突起（バン
プ）２８の数、頂部形状及び配置位置等も、同様に種々
選択される。
の高さを、半導体搭載用基板２０の裏面２１のプリント
配線板１０の表面１１に対する所望の間隔に一致させる
ようにしたが、これに限らず、例えば、各外部接続端子
２２と同一の厚みをもつ各導体が半導体搭載用基板２０
の裏面２１に形成されている場合に、これら各導体を各
突起１３により受承するには、同各突起１３の高さを前
記各導体の厚みだけ低くして実施すればよい。また、半
導体搭載用基板２０の裏面上に形成される突起（バン
プ）２８の数、頂部形状及び配置位置等も、同様に種々
選択される。
【００１５】
【発明の効果】以上より、本発明においては、各一対の
互いに対向する前記両接続端子の間隔が適正に確保され
たこととなるので、赤外線リフロー処理による前記各半
田フィレットの形成時において、同各半田フィレット
が、前記半導体搭載用基板の自重を受けてつぶれたり形
状不良となったりすることなく、充分な半田量でもっ
て、各一対の互いに対向する接続端子の各対向端部を充
分に被いつつ適正に形成され得る。このため、隣接端子
間のショートや半田接続不良を招くことなく、この種の
プリント配線板の各半田フィレットによる半田接続の信
頼性を著しく高めることができる。
互いに対向する前記両接続端子の間隔が適正に確保され
たこととなるので、赤外線リフロー処理による前記各半
田フィレットの形成時において、同各半田フィレット
が、前記半導体搭載用基板の自重を受けてつぶれたり形
状不良となったりすることなく、充分な半田量でもっ
て、各一対の互いに対向する接続端子の各対向端部を充
分に被いつつ適正に形成され得る。このため、隣接端子
間のショートや半田接続不良を招くことなく、この種の
プリント配線板の各半田フィレットによる半田接続の信
頼性を著しく高めることができる。
【図１】本発明の一実施例を示すプリント配線板の側面
図である。
図である。
【図２】本発明の一実施例を示す半導体搭載用基板の説
明断面図である。
明断面図である。
【図３】突起を有したＩＣを示す側面図である。
【図４】図１のプリント配線板の上に図２の半導体搭載
用基板を搭載し、半田接続した状態を示す説明図であ
る。
用基板を搭載し、半田接続した状態を示す説明図であ
る。
【図５】図４に示す本発明の実施例の要部拡大図であ
る。
る。
【図６】プリント配線板と半導体搭載用基板が必要以上
に近接して半田フィレットがつぶれた状態を示す説明図
である。
に近接して半田フィレットがつぶれた状態を示す説明図
である。
【図７】台形状の半田フィレットの斜視図である。
【図８】タイコ状の半田フィレットの斜視図である。
１０；プリント配線板、１１；表面、１２；接続ラン
ド、１３；突起、１５；搭載エリア、２０；半導体搭載
用基板、２１；ベース基材、２２；導電体回路、２７；
アウターリード部、２８；突起（バンプ）、３０；半田
フィレット、５０；ＩＣ。
ド、１３；突起、１５；搭載エリア、２０；半導体搭載
用基板、２１；ベース基材、２２；導電体回路、２７；
アウターリード部、２８；突起（バンプ）、３０；半田
フィレット、５０；ＩＣ。
Claims (1)
- 【請求項１】 複数の接続端子を表面に形成したプリン
ト配線板と、複数の接続端子を裏面に形成した半導体搭
載用基板とを、各接続端子を対向させて半田フィレット
により半田接続し、前記半導体搭載用基板を搭載するよ
うにしたプリント配線板において、 前記プリント配線板の表面上には前記半導体搭載用基板
の裏面に向けて複数若しくは面状の突起が設けられてお
り、該突起により前記半導体搭載用基板と前記プリント
配線板との間隔を適正に保持するようにしたことを特徴
とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14134693A JPH06334062A (ja) | 1993-05-19 | 1993-05-19 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14134693A JPH06334062A (ja) | 1993-05-19 | 1993-05-19 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334062A true JPH06334062A (ja) | 1994-12-02 |
Family
ID=15289830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14134693A Pending JPH06334062A (ja) | 1993-05-19 | 1993-05-19 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011200398A (ja) * | 2010-03-25 | 2011-10-13 | Fujifilm Corp | 内視鏡 |
-
1993
- 1993-05-19 JP JP14134693A patent/JPH06334062A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011200398A (ja) * | 2010-03-25 | 2011-10-13 | Fujifilm Corp | 内視鏡 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| US9545013B2 (en) | Flip chip interconnect solder mask | |
| US7368806B2 (en) | Flip chip package with anti-floating structure | |
| JP2007511103A (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| JP2002093853A (ja) | プリント配線板およびフリップチップ実装方法 | |
| US6989606B2 (en) | BGA substrate via structure | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH06334062A (ja) | プリント配線板 | |
| JPH11121899A (ja) | 電子部品実装体および電子部品の実装方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPS61102089A (ja) | フラツトパツケ−ジｉｃの実装構造 | |
| JP3855874B2 (ja) | 電子部品の実装方法、ｉｃチップの実装方法およびｉｃチップ | |
| JPH05144821A (ja) | 半導体装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JP2002164473A (ja) | 半導体装置及びその製造方法 | |
| JP2001085558A (ja) | 半導体装置およびその実装方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JP2885285B1 (ja) | 集積回路パッケージ | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| JP2002043466A (ja) | ボールグリッドアレイパッケージ | |
| JPH10112514A (ja) | 半導体装置及びその製造方法 | |
| JP2863424B2 (ja) | リード接続方法 |