JPH06333947A

JPH06333947A - 薄膜トランジスタ及びその製造方法

Info

Publication number: JPH06333947A
Application number: JP11941393A
Authority: JP
Inventors: Takuya Shimano; 卓也島野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-05-21
Filing date: 1993-05-21
Publication date: 1994-12-02

Abstract

(57)【要約】【目的】この発明は、ソース、ドレイン電極とのオーミ
ック接続が良好で、高動作特性の薄膜トランジスタ及び
その製造方法を提供することを目的とする。【構成】この発明は、絶縁基板上にゲート電極、ゲート
絶縁膜、非晶質硅素薄膜およびこの非晶質硅素薄膜の両
端部が露出するように無機保護膜を形成し、この無機保
護膜に被覆されていない非晶質硅素薄膜の表面に反応層
を形成する。そして、無機保護膜をマスクとして反応層
を介してイオン種の注入を行い、非晶質硅素薄膜を低抵
抗半導体層として改質しソース、ドレイン領域とする。
その後、ソース、ドレイン領域にソース、ドレイン電極
を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、薄膜トランジスタ及
びその製造方法に係わり、例えば、アクティブマトリク
ス型液晶表示装置のアクティブ素子として用いられる薄
膜トランジスタ及びその製造方法に関する。

【０００２】

【従来の技術】液晶表示装置を用いた画像表示装置は、
それぞれの基板上に所定のピッチで配列された行および
列電極を互いに直交するように対向配置し、これらの行
および列電極で区画された最小領域を画素とし、これら
の間にネマチック型などの液晶組成物を挟持したマトリ
クス型のものが一般に用いられている。中でも、テレビ
画像やグラフィックディスプレイなどを指向した大容量
で高精度の液晶表示装置としては、クロストークのない
高コントラスト表示が行えるように、各画素の駆動と制
御手段として各画素ごとに半導体スイッチング素子を配
置したアクティブマトリクス型のものが実用化されてい
る。

【０００３】このようなスイッチング素子としては、透
過型表示が可能であり、大面積化も容易であることから
薄膜トランジスタが通常用いられている。さらに、大面
積基板上に形成でき、且つ低温プロセスが可能であるこ
とから非晶質硅素薄膜を用いた３端子型の薄膜トランジ
スタが最も一般的である。

【０００４】また、３端子型の薄膜トランジスタの構造
は、ゲート電極、半導体薄膜層、ソース、ドレイン電極
の相対的な位置関係により、コプラナ型とスタガード型
に大別される。非晶質硅素薄膜トランジスタの場合、製
造プロセス的に有為な面が多いスタガード型を用いる場
合が多く、中でも、絶縁基板上にゲート電極、ゲート絶
縁膜層、非晶質硅素薄膜層、低抵抗半導体薄膜層、ソー
ス、ドレイン電極の順に形成される構造の逆スタガード
型が一般的である。

【０００５】また、このような逆スタガード型非晶質硅
素薄膜トランジスタの一例として、図６に示すような構
造のものが知られている。即ち、非晶質硅素薄膜４と、
この上の、例えば、窒化硅素からなる無機保護膜５と、
非晶質硅素薄膜４とソース１１、ドレイン電極１２との
間に低抵抗半導体薄膜層13を形成し、低抵抗半導体薄膜
層13の加工性を向上させる構造のものも採用されてい
る。この低抵抗半導体薄膜層13は非晶質硅素薄膜４とソ
ース11、ドレイン電極12とをオーミック状態で電気的に
接続する機能を担っている。

【０００６】この低抵抗半導体薄膜層13の形成方法とし
ては、プラズマＣＶＤ法により、例えば、燐のような硅
素に対してドナーとなり得る元素を含むガスを原料に用
い、非晶質硅素薄膜層の上部に積層形成する方法があ
る。しかしながら、プラズマＣＶＤ法は、ダストを発生
し易い、稼働率が悪いなどの多くの問題を有している。

【０００７】その他の製造方法としては、例えば、燐の
ような硅素に対してドナーとなり得る元素をイオン状態
で外部から打ち込むイオン注入法がある。例えば、IEEE
TRANSACTIONS ON ELECTRON DEVICES,VOL.ED-32,No.9,1
985 などの技術文献にも開示されているように、イオン
注入により非晶質硅素薄膜層自体を低抵抗化し、上部の
ソース、ドレイン電極とのオーミックコンタクトを取る
ものである。

【０００８】図４に薄膜トランジスタの構成図を、図５
(A) 乃至(C) にイオン注入による製造工程例を示す。図
５(A) に示すように、絶縁基板１上にゲート電極材を成
膜し、フォトリソグラフィ法により所定の形状に加工し
ゲート電極２を形成する。次にゲート絶縁膜３、非晶質
硅素薄膜４および無機保護膜５を順次成膜し、無機保護
膜５をフォトリソグラフィ法により所定の形状に加工形
成する。

【０００９】そして、図５(B) に示すように、無機保護
膜５を注入マスクとして、例えば、燐イオンを矢印の方
向から注入する。このイオン注入により、非晶質硅素薄
膜４の露出部分にはイオン種が直接衝突する。この工程
により、非晶質硅素薄膜４の無機保護膜５で覆われた領
域はチャンネル領域10に、非晶質硅素薄膜４の無機保護
膜５で覆われていない領域は低抵抗半導体薄膜層に改質
され、ソース領域８、ドレイン領域９を形成する。

【００１０】さらに、図５(C) に示すように、ソース、
ドレインとなる金属材を成膜し、フォトリソグラフィ法
により所定の形状に加工し、ソース11、ドレイン電極12
を形成する。

【００１１】このようなイオン注入法は、非晶質硅素薄
膜層自体をイオン注入により低抵抗半導体薄膜層に改質
するため、プラズマＣＶＤ法に見られるような前述の問
題は原理的にも存在しない。また、不純物イオンを含む
イオン種を無機保護膜を注入マスクとして自己整合的に
非晶質硅素薄膜層に注入できるため、薄膜トランジスタ
の微細化、高性能化が可能となる利点も有している。

【００１２】

【発明が解決しようとする課題】しかしながら、イオン
注入による非晶質硅素薄膜層の低抵抗半導体薄膜層への
改質にも次のような問題を有している。即ち、上記のよ
うなイオン注入法は、オーミック接続として重要である
低抵抗半導体薄膜層とソース、ドレイン電極との接続界
面、即ちイオン注入される非晶質硅素薄膜表面に物理的
あるいは化学的ダメージを与える原因となる。これは、
例えば、イオン注入時に非晶質硅素薄膜表面がエッチン
グ作用を受けることからも明らかである。

【００１３】一方、被イオン注入層である非晶質硅素薄
膜表面がイオン注入時に酸化される、或いは、注入され
た不純物イオンを含むイオン種の一部が非晶質硅素薄膜
表面に堆積することも確認されており、これらもソー
ス、ドレイン電極とのオーミック接続を妨げる原因とな
っている。従って、図６に示したような低抵抗半導体薄
膜層の形成にＣＶＤ法を用いる場合には問題とならなか
ったトランジスタ特性に対する影響が、イオン注入法の
場合には問題となる。

【００１４】

【課題を解決するための手段】この発明は、絶縁基板上
に所定の形状で形成されたゲート電極と、このゲート電
極を被覆するゲート絶縁膜と、このゲート絶縁膜上に前
記ゲート電極に対応して所定の形状で形成された非晶質
硅素薄膜と、この非晶質硅素薄膜上に前記ゲート電極に
対応して両端部が前記非晶質硅素薄膜よりも短い所定の
形状で形成された無機保護膜と、前記非晶質硅素薄膜の
両端部とソースおよびドレイン領域を介して接続される
ソースおよびドレイン電極とからなる薄膜トランジスタ
において、前記ソースおよびドレイン領域は前記ソース
およびドレイン電極との界面の少なくとも非晶質硅素と
高融点金属からなる反応層と、前記非晶質硅素薄膜への
イオン注入による改質層とを備えた薄膜トランジスタで
あり、また、絶縁基板上にゲート電極を成膜し所定の形
状に加工形成する工程と、前記ゲート電極を含む前記絶
縁基板上にゲート絶縁膜、非晶質硅素薄膜、無機保護膜
を順次成膜する工程と、前記無機保護膜の形状を前記ゲ
ート電極に対応整合して加工形成する工程と、前記無機
保護膜に被覆されていない前記非晶質硅素薄膜の表面に
反応層を形成する工程と、前記反応層側からのイオン注
入により前記非晶質硅素薄膜の改質層を形成する工程
と、少なくとも前記反応層の一部と接触するソース、ド
レイン電極を所定の形状に加工形成する工程とを備えた
薄膜トランジスタの製造方法であり、さらに、反応層を
形成する工程が、前記無機保護膜と非晶質硅素薄膜を含
む全面に高融点金属層を成膜する工程と、前記高融点金
属層の前記無機保護膜に被覆されていない領域の前記非
晶質硅素薄膜表面に選択的に反応層を形成する工程と、
前記高融点金属層を除去する工程とを備えた薄膜トラン
ジスタの製造方法である。

【００１５】

【作用】本発明は、絶縁基板上にゲート電極、ゲート絶
縁膜、非晶質硅素薄膜およびこの非晶質硅素薄膜の両端
部が露出するように無機保護膜を形成し、この無機保護
膜に被覆されていない非晶質硅素薄膜の表面に反応層を
形成する。そして、無機保護膜をマスクとして反応層を
介してイオン種の注入を行い、非晶質硅素薄膜を低抵抗
半導体層として改質しソース、ドレイン領域とする。そ
の後、ソース、ドレイン領域にソース、ドレイン電極を
形成する。

【００１６】以上のような薄膜トランジスタおよびその
製造方法とすることによって、イオン種の注入を行なう
部分の非晶質硅素薄膜の表面には予め反応層が形成され
ており、イオン注入に対して非晶質硅素薄膜表面に実質
的な保護膜を形成し、イオン注入によって物理的あるい
は化学的ダメージを与えることがない。従って、ソー
ス、ドレイン電極とのオーミック接続が妨げられること
がなく、高動作特性の非晶質硅素薄膜トランジスタを実
現することができる。

【００１７】

【実施例】以下に本発明の実施例について詳細に説明す
る。図１はこの実施例による非晶質硅素薄膜トランジス
タを示す概略構成図、図２(A) 乃至(D) は図１の非晶質
硅素薄膜トランジスタの製造方法を説明するための工程
図である。

【００１８】まず、絶縁基板１上にゲート電極材を成膜
し、フォトリソグラフィ法により所定の形状に加工しゲ
ート電極２を形成する。次いで、このゲート電極２を覆
うようにプラズマ、常圧、減圧と言ったＣＶＤ法により
モノシランを原料に用いて、例えば、窒化硅素膜を厚さ
4000オングストロームに成膜し、ゲート絶縁膜３を形成
する。その後、例えば、プラズマＣＶＤ法により厚さ50
0 オングストロームの非晶質硅素薄膜４、並びに厚さ20
00オングストロームの無機保護膜５を順次成膜する。そ
して、図２(A) に示すように、フォトリソグラフィ法に
より無機保護膜５をゲート電極２に整合するように所定
の形状に加工形成する。この時、絶縁基板１の裏面から
露光することにより、ゲート電極２に正確に整合した無
機保護膜５とすることが出来る。

【００１９】その後、無機保護膜５に覆われていない領
域の非晶質硅素薄膜４の表面の工程中に形成された酸化
物などを、例えば希フッ酸を用いて剥離、洗浄した後、
図２(B) に示すように、高融点金属層６として、例えば
Moを厚さ500 オングストロームに成膜する。次に、この
状態で、例えば250 ℃で２時間の熱処理を行う。この熱
処理により、無機保護膜５に覆われていない領域の非晶
質硅素薄膜４の表面に選択的にMoと非晶質硅素との反応
層７が形成される。そして、この反応層７がエッチング
されない溶液、この場合は硝酸や酢酸系のエッチング液
でMoからなる高融点金属層６を全面剥離除去する。この
結果、無機保護膜５に覆われていない領域の非晶質硅素
薄膜４の表面には反応層７がそのまま残存することにな
る。尚、このような熱処理による反応層７は非晶質硅素
薄膜４よりも一般に抵抗値は低くなり、この実施例の場
合の反応層７のシート抵抗値は20ＫΩ／□であった。従
って、シート抵抗値のチェックにより反応層７の存在を
確認することができる。

【００２０】その後、ドナーとなり得る元素のイオン、
例えば燐イオンを加速電圧30KV、注入量１×10¹⁶／cm²
で、図２(C) の矢印で示す方向から注入する。この時、
無機保護膜５は燐イオン注入の際に注入マスクとなるた
め、無機保護膜５に覆われた領域の非晶質硅素薄膜４の
チャンネル部10にはイオンは打ち込まれず、イオン注入
は自己整合されることになる。これにより、低抵抗半導
体化した非晶質硅素薄膜４はソース領域８、ドレイン領
域９として形成される。次いで、ソース、ドレイン電極
となる材料、例えば、Alを3000オングストロームの厚さ
に成膜し、所定の形状に加工することにより、図２(D)
に示すように、ソース電極11およびドレイン電極12が形
成される。

【００２１】次に、本発明の他の実施例の薄膜トランジ
スタの構成を図３に示す。まず、絶縁基板１上にゲート
電極材を成膜し、フォトリソグラフィ法により所定の形
状に加工しゲート電極２を形成する。次いで、このゲー
ト電極２を覆うようにプラズマ、常圧、減圧と言ったＣ
ＶＤ法によりモノシランを原料に用いて、例えば、窒化
硅素膜を厚さ4000オングストロームに成膜し、ゲート絶
縁膜３を形成する。その後、例えば、プラズマＣＶＤ法
により厚さ500 オングストロームの非晶質硅素薄膜４、
並びに厚さ2000オングストロームの無機保護膜５を順次
成膜する。そして、フォトリソグラフィ法により無機保
護膜５をゲート電極２に整合するように所定の形状に加
工形成する。この時、絶縁基板１の裏面から露光するこ
とにより、ゲート電極２に正確に整合した無機保護膜５
とすることが出来る。

【００２２】その後、無機保護膜５に覆われていない領
域の非晶質硅素薄膜４の表面の工程中に形成された酸化
物などを、例えば希フッ酸を用いて剥離、洗浄した後、
高融点金属層６として、例えばMoを厚さ500 オングスト
ロームに成膜する。次に、この状態で、例えば250 ℃で
２時間の熱処理を行う。この熱処理により、無機保護膜
５に覆われていない領域の非晶質硅素薄膜４の表面に選
択的にMoと非晶質硅素との反応層７が形成される。そし
て、この反応層７がエッチングされない溶液、この場合
は硝酸や酢酸系のエッチング液でMoからなる高融点金属
層６を全面剥離除去する。この結果、無機保護膜５に覆
われていない領域の非晶質硅素薄膜４の表面には反応層
７がそのまま残存することになる。尚、このような熱処
理による反応層７は非晶質硅素薄膜４よりも一般に抵抗
値は低くなり、この実施例の場合の反応層７のシート抵
抗値は20ＫΩ／□であった。従って、シート抵抗値のチ
ェックにより反応層７の存在を確認することができる。

【００２３】その後、ドナーとなり得る元素のイオン、
例えば燐イオンを加速電圧30KV、注入量１×10¹⁶／cm²
で注入する。この時、無機保護膜５は燐イオン注入の際
に注入マスクとなるため、無機保護膜５に覆われた領域
の非晶質硅素薄膜４のチャンネル部10にはイオンは打ち
込まれず、イオン注入は自己整合されることになる。こ
れにより、低抵抗半導体化した非晶質硅素薄膜４はソー
ス領域８、ドレイン領域９として形成される。

【００２４】次いで、ソース、ドレイン電極となる材
料、例えば、Alを3000オングストロームの厚さに成膜す
る。そして、フォトリソグラフィ法により、ソース電極
11およびドレイン電極12が無機保護膜５と非接触の状態
となるように加工形成する。このような構成でも非晶質
硅素薄膜４の表面には予め充分抵抗の低い反応層７が形
成されているため、ソース、ドレイン電極として充分に
機能する。

【００２５】図３の薄膜トランジスタの構成では、図１
の構成に対してソース、ドレイン電極の間隔を充分広く
確保することができる。従って、薄膜トランジスタの小
型化に極めて有利である。

【００２６】以上の実施例のように、非晶質硅素薄膜へ
のイオン注入の前に、高融点金属層と非晶質硅素薄膜層
との間に反応層を形成することでソース、ドレイン電極
との間で良好なコンタクト性能が得られること、の評価
確認の試験を実施した。試験には、絶縁基板としてガラ
ス基板を用い、このガラス基板上にプラズマＣＶＤ法に
より非晶質硅素薄膜を2000オングストロームの厚さに形
成したものを用いた。

【００２７】そして、この非晶質硅素薄膜の上にMoを厚
さ500 オングストロームに形成した後、250 ℃で２時間
の熱処理を施して非晶質硅素薄膜とMoの界面に反応層を
形成した。その後、硝酸や酢酸系のMoエッチング液で上
層の未反応Mo層をエッチング除去した。次に、イオン注
入は、注入イオン種として燐を加速電圧30KV、注入量２
×10¹⁵／cm² で注入した。

【００２８】このようにして形成したサンプルのコンタ
クト性能の評価は、イオン注入により低抵抗化された非
晶質硅素薄膜層表面にギャップセル型のカーボン電極を
形成し、電流(I) −電圧(V) 特性の測定から伝導度
（σ）を導出することで行った。

【００２９】このサンプルを、室温の暗状態で測定した
結果、2.4 ×10^-2ｓ／ｃｍの伝導度（σ）が得られた。
これに対して、非晶質硅素薄膜層表面に反応層を形成し
ないで上記と同様のイオン注入を直接行った、従来相当
のサンプルの測定では、8.9×10^-5ｓ／ｃｍの伝導度
（σ）を示した。

【００３０】以上の結果から、非晶質硅素薄膜層表面に
予め反応層を形成した後イオン注入を行うことにより、
伝導度（σ）は２桁も高いものが得られることが確認さ
れ、非常に良好なオーミック接続性能が得られることが
立証された。

【００３１】尚、以上の実施例以外にも、各層の材質、
形状、並びに加工方法、および反応層の形成条件や、イ
オン注入における注入イオン種の質量分析の有無を含め
た手法、およびイオン注入の条件など、本発明の構成要
件を満足する範囲で種々選択できることは言うまでもな
い。

【００３２】

【発明の効果】以上のように本発明によれば、絶縁基板
上にゲート電極、ゲート絶縁膜、非晶質硅素薄膜および
この非晶質硅素薄膜の両端部が露出するように無機保護
膜を形成し、この無機保護膜に被覆されていない非晶質
硅素薄膜の表面に反応層を形成する。そして、無機保護
膜をマスクとして反応層を介してイオン種の注入を行
い、非晶質硅素薄膜を低抵抗半導体層として改質しソー
ス、ドレイン領域とする。その後、ソース、ドレイン領
域にソース、ドレイン電極を形成する。

【００３３】以上のような薄膜トランジスタおよびその
製造方法とすることによって、イオン種の注入を行なう
部分の非晶質硅素薄膜の表面には予め反応層が形成され
ており、イオン注入に対して非晶質硅素薄膜表面に実質
的な保護膜を形成し、イオン注入によって物理的あるい
は化学的ダメージを与えることがない。従って、ソー
ス、ドレイン電極とのオーミック接続が妨げられること
がなく、高動作特性の非晶質硅素薄膜トランジスタを実
現することができる。

【図面の簡単な説明】

【図１】本発明の実施例による非晶質硅素薄膜トランジ
スタを示す概略構成図。

【図２】(A) 乃至(D) は図１の薄膜トランジスタの製造
方法を説明するための工程図。

【図３】本発明の他の実施例による非晶質硅素薄膜トラ
ンジスタを示す概略構成図。

【図４】従来の非晶質硅素薄膜トランジスタを示す概略
構成図。

【図５】(A) 乃至(C) は従来の薄膜トランジスタの製造
方法を説明するための工程図。

【図６】従来の非晶質硅素薄膜トランジスタを示す概略
構成図。

【符号の説明】

１…絶縁基板２…ゲート電極３…ゲート絶縁膜４…非晶質硅素薄膜５…無機保護膜６…高融点金属層７…反応層８…ソース領域９…ドレイン領域 10…チャンネル領域 11…ソース電極 12…ドレイン電極

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に所定の形状で形成されたゲ
ート電極と、このゲート電極を被覆するゲート絶縁膜
と、このゲート絶縁膜上に前記ゲート電極に対応して所
定の形状で形成された非晶質硅素薄膜と、この非晶質硅
素薄膜上に前記ゲート電極に対応して両端部が前記非晶
質硅素薄膜よりも短い所定の形状で形成された無機保護
膜と、前記非晶質硅素薄膜の両端部とソースおよびドレ
イン領域を介して接続されるソースおよびドレイン電極
とからなる薄膜トランジスタにおいて、前記ソースおよ
びドレイン領域は前記ソースおよびドレイン電極との界
面の少なくとも非晶質硅素と高融点金属からなる反応層
と、前記非晶質硅素薄膜へのイオン注入による改質層と
を備えたことを特徴とする薄膜トランジスタ。
【請求項２】絶縁基板上にゲート電極を成膜し所定の
形状に加工形成する工程と、前記ゲート電極を含む前記
絶縁基板上にゲート絶縁膜、非晶質硅素薄膜、無機保護
膜を順次成膜する工程と、前記無機保護膜の形状を前記
ゲート電極に対応整合して加工形成する工程と、前記無
機保護膜に被覆されていない前記非晶質硅素薄膜の表面
に反応層を形成する工程と、前記反応層側からのイオン
注入により前記非晶質硅素薄膜の改質層を形成する工程
と、少なくとも前記反応層の一部と接触するソース、ド
レイン電極を所定の形状に加工形成する工程とを備えた
ことを特徴とする薄膜トランジスタの製造方法。
【請求項３】請求項２記載の薄膜トランジスタの製造
方法において、前記反応層を形成する工程が、前記無機
保護膜と非晶質硅素薄膜を含む全面に高融点金属層を成
膜する工程と、前記高融点金属層の前記無機保護膜に被
覆されていない領域の前記非晶質硅素薄膜表面に選択的
に反応層を形成する工程と、前記高融点金属層を除去す
る工程とを備えたことを特徴とする薄膜トランジスタの
製造方法。