JPH06326606A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH06326606A JPH06326606A JP5137018A JP13701893A JPH06326606A JP H06326606 A JPH06326606 A JP H06326606A JP 5137018 A JP5137018 A JP 5137018A JP 13701893 A JP13701893 A JP 13701893A JP H06326606 A JPH06326606 A JP H06326606A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- output
- pll circuit
- variable frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 31
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 広帯域化しても安定なＰＬＬ回路を提供す
る。 【構成】 電圧制御発振器の発振周波数を周波数逓倍器
によって逓倍し、逓倍出力を可変分周器によって分周
し、可変分周出力の位相と基準信号の位相とを位相比較
するＰＬＬ回路において、周波数逓倍器４の出力を入力
とし、出力を可変分周器６に送出し、かつ共振周波数が
電圧制御発振器３の周波数制御電圧によって制御される
バンドパスフィルタ５を備えた。
る。 【構成】 電圧制御発振器の発振周波数を周波数逓倍器
によって逓倍し、逓倍出力を可変分周器によって分周
し、可変分周出力の位相と基準信号の位相とを位相比較
するＰＬＬ回路において、周波数逓倍器４の出力を入力
とし、出力を可変分周器６に送出し、かつ共振周波数が
電圧制御発振器３の周波数制御電圧によって制御される
バンドパスフィルタ５を備えた。
Description
【０００１】
【産業上の利用分野】本発明は逓倍発振方式のＰＬＬ回
路に関し、さらに詳細には電圧制御発振器の発振周波数
を周波数逓倍器によって逓倍し、逓倍出力を可変分周器
によって分周し、可変分周出力の位相と基準信号の位相
とを位相比較するＰＬＬ回路に関する。
路に関し、さらに詳細には電圧制御発振器の発振周波数
を周波数逓倍器によって逓倍し、逓倍出力を可変分周器
によって分周し、可変分周出力の位相と基準信号の位相
とを位相比較するＰＬＬ回路に関する。
【０００２】
【従来の技術】従来のこの種の逓倍発振方式のＰＬＬ回
路は、周波数逓倍器の出力と可変分周器との間にバンド
パスフィルタが挿入されて、周波数逓倍器によって逓倍
し電圧制御発振器の発振周波数をバンドパスフィルタを
介して可変分周器に供給して分周し、分周出力の位相を
入力信号に位相と位相比較している。このようにするこ
とにより電圧制御発振器の発振周波数を微細に制御する
ことが図られている。この場合にバンドパスフィルタの
共振周波数は固定で使用されていた。
路は、周波数逓倍器の出力と可変分周器との間にバンド
パスフィルタが挿入されて、周波数逓倍器によって逓倍
し電圧制御発振器の発振周波数をバンドパスフィルタを
介して可変分周器に供給して分周し、分周出力の位相を
入力信号に位相と位相比較している。このようにするこ
とにより電圧制御発振器の発振周波数を微細に制御する
ことが図られている。この場合にバンドパスフィルタの
共振周波数は固定で使用されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の逓倍発振方式のＰＬＬ回路では、出力を広帯域
化しようとした場合、所定の次数以外の逓倍波を可変分
周器がミスカウントし、周波数飛びや、アンロックを引
き起こす問題点があった。さらに、可変分周器の入力レ
ベルが低下し、系がアンロックとなるなどの問題点もあ
った。
た従来の逓倍発振方式のＰＬＬ回路では、出力を広帯域
化しようとした場合、所定の次数以外の逓倍波を可変分
周器がミスカウントし、周波数飛びや、アンロックを引
き起こす問題点があった。さらに、可変分周器の入力レ
ベルが低下し、系がアンロックとなるなどの問題点もあ
った。
【０００４】本発明は、所望の逓倍波のみを可変分周器
に入力することによって、広帯域化しても安定なＰＬＬ
回路を提供することを目的とする。
に入力することによって、広帯域化しても安定なＰＬＬ
回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明のＰＬＬ回路は、
電圧制御発振器の発振周波数を周波数逓倍器によって逓
倍し、逓倍出力を可変分周器によって分周し、可変分周
出力の位相と基準信号の位相とを位相比較するＰＬＬ回
路において、周波数逓倍器の出力を入力とし、出力を可
変分周器に送出し、かつ共振周波数が外部電圧によって
制御されるバンドパスフィルタを備えたことを特徴とす
る。
電圧制御発振器の発振周波数を周波数逓倍器によって逓
倍し、逓倍出力を可変分周器によって分周し、可変分周
出力の位相と基準信号の位相とを位相比較するＰＬＬ回
路において、周波数逓倍器の出力を入力とし、出力を可
変分周器に送出し、かつ共振周波数が外部電圧によって
制御されるバンドパスフィルタを備えたことを特徴とす
る。
【０００６】本発明のＰＬＬ回路において、外部電圧は
ＰＬＬ回路のロック電圧、電圧制御発振器の発振周波数
制御電圧、または可変分周器の分周比制御データに基づ
く電圧であってもよい。
ＰＬＬ回路のロック電圧、電圧制御発振器の発振周波数
制御電圧、または可変分周器の分周比制御データに基づ
く電圧であってもよい。
【０００７】
【作用】本発明のＰＬＬ回路は、バンドパスフィルタの
共振周波数が外部電圧、ＰＬＬ回路のロック電圧、電圧
制御発振器の発振周波数制御電圧、または可変分周器の
分周比制御データに基づく電圧によって制御されて、バ
ンドパスフィルタからの出力の周波数は、バンドパスフ
ィルタに供給される外部電圧に基づく共振周波数に追従
させられる。このため、広帯域化されても外部電圧に基
づく所望の周波数のみが可変分周器に供給されることに
なって、可変分周器におけるミスカウントし、周波数飛
びやアンロックは抑制され、可変分周器への入力レベル
の低下が抑制されて、系がアンロックとなることもな
い。
共振周波数が外部電圧、ＰＬＬ回路のロック電圧、電圧
制御発振器の発振周波数制御電圧、または可変分周器の
分周比制御データに基づく電圧によって制御されて、バ
ンドパスフィルタからの出力の周波数は、バンドパスフ
ィルタに供給される外部電圧に基づく共振周波数に追従
させられる。このため、広帯域化されても外部電圧に基
づく所望の周波数のみが可変分周器に供給されることに
なって、可変分周器におけるミスカウントし、周波数飛
びやアンロックは抑制され、可変分周器への入力レベル
の低下が抑制されて、系がアンロックとなることもな
い。
【０００８】
【実施例】以下、本発明を実施例により説明する。図１
は本発明の一実施例の構成を示すブロック図である。
は本発明の一実施例の構成を示すブロック図である。
【０００９】本実施例は本発明のＰＬＬ回路をＰＬＬ周
波数シンセサイザに適用した例を示す。符号１０は本実
施例の周波数シンセサイザを示している。本実施例の周
波数シンセサイザ１０は、位相比較器１の位相比較出力
はループフィルタ２に供給して積分し、ループフィルタ
２の出力は電圧制御発振器３に周波数制御電圧として印
加し、電圧制御発振器３の発振出力は周波数逓倍器４に
供給して電圧制御発振器３の発振周波数を逓倍する。
波数シンセサイザに適用した例を示す。符号１０は本実
施例の周波数シンセサイザを示している。本実施例の周
波数シンセサイザ１０は、位相比較器１の位相比較出力
はループフィルタ２に供給して積分し、ループフィルタ
２の出力は電圧制御発振器３に周波数制御電圧として印
加し、電圧制御発振器３の発振出力は周波数逓倍器４に
供給して電圧制御発振器３の発振周波数を逓倍する。
【００１０】周波数逓倍器４の出力は、バラクタダイオ
ード５１を備えて共振周波数を外部電圧によって制御で
きるように構成されたバンドパスフィルタ５に供給し、
バンドパスフィルタ５の出力は可変分周器６に供給して
分周し、可変分周器６の出力は位相比較器１に供給して
基準発振器７の出力の位相と位相比較するように構成す
る。ここで、電圧制御発振器３の発振周波数制御電圧は
外部電圧としてバンドパスフィルタ５のバラクタダイオ
ード５１に印加し、バンドパスフィルタ５の共振周波数
を電圧制御発振器３の発振周波数制御電圧に基づいて変
化させるように構成してある。
ード５１を備えて共振周波数を外部電圧によって制御で
きるように構成されたバンドパスフィルタ５に供給し、
バンドパスフィルタ５の出力は可変分周器６に供給して
分周し、可変分周器６の出力は位相比較器１に供給して
基準発振器７の出力の位相と位相比較するように構成す
る。ここで、電圧制御発振器３の発振周波数制御電圧は
外部電圧としてバンドパスフィルタ５のバラクタダイオ
ード５１に印加し、バンドパスフィルタ５の共振周波数
を電圧制御発振器３の発振周波数制御電圧に基づいて変
化させるように構成してある。
【００１１】ここで、位相比較器１、ループフィルタ
２、電圧制御発振器３、周波数逓倍器４、バンドパスフ
ィルタ５および可変分周器４によって逓倍発振方式のＰ
ＬＬ回路を構成し、基準発振器７と共に周波数シンセサ
イザが構成してある。
２、電圧制御発振器３、周波数逓倍器４、バンドパスフ
ィルタ５および可変分周器４によって逓倍発振方式のＰ
ＬＬ回路を構成し、基準発振器７と共に周波数シンセサ
イザが構成してある。
【００１２】上記の一実施例における周波数シンセサイ
ザ１０において、電圧制御発振器３の発振周波数は位相
比較器１の位相比較出力を積分したループフィルタ２の
出力によって制御され、電圧制御発振器３の発振周波数
は周波数逓倍器４によって周波数逓倍される。周波数逓
倍器の出力は共振周波数が電圧制御発振器３の発振周波
数制御電圧によって制御されるバンドパスフィルタ５に
供給されて、電圧制御発振器３の発振周波数制御電圧に
基づく周波数のみが選択され、バンドパスフィルタ５の
出力が可変分周器６において分周され、分周出力が位相
比較器１において基準発振器７からの発振出力の位相と
位相比較される。
ザ１０において、電圧制御発振器３の発振周波数は位相
比較器１の位相比較出力を積分したループフィルタ２の
出力によって制御され、電圧制御発振器３の発振周波数
は周波数逓倍器４によって周波数逓倍される。周波数逓
倍器の出力は共振周波数が電圧制御発振器３の発振周波
数制御電圧によって制御されるバンドパスフィルタ５に
供給されて、電圧制御発振器３の発振周波数制御電圧に
基づく周波数のみが選択され、バンドパスフィルタ５の
出力が可変分周器６において分周され、分周出力が位相
比較器１において基準発振器７からの発振出力の位相と
位相比較される。
【００１３】しかるに、上記のように周波数逓倍器４と
可変分周器６との間に挿入されたバンドパスフィルタ５
の共振周波数が電圧制御発振器３の発振周波数制御電圧
によって制御されるため、バンドパスフィルタ５の出力
は電圧制御発振器３の発振周波数制御電圧に基づく周波
数の逓倍波のみに追従することになって、広帯域化した
場合においても、可変分周器６のカウントミスなどが抑
制されて分周ミスがなくなり、周波数飛びやアンロック
が抑制される。
可変分周器６との間に挿入されたバンドパスフィルタ５
の共振周波数が電圧制御発振器３の発振周波数制御電圧
によって制御されるため、バンドパスフィルタ５の出力
は電圧制御発振器３の発振周波数制御電圧に基づく周波
数の逓倍波のみに追従することになって、広帯域化した
場合においても、可変分周器６のカウントミスなどが抑
制されて分周ミスがなくなり、周波数飛びやアンロック
が抑制される。
【００１４】なお、上記した一実施例においてバンドパ
スフィルタ５の共振周波数を電圧制御発振器３の発振周
波数制御電圧によって制御する場合を例示したが、電圧
制御発振器３の発振周波数制御電圧に代わって、位相比
較器１から出力されるロック電圧によって制御しても同
様である。
スフィルタ５の共振周波数を電圧制御発振器３の発振周
波数制御電圧によって制御する場合を例示したが、電圧
制御発振器３の発振周波数制御電圧に代わって、位相比
較器１から出力されるロック電圧によって制御しても同
様である。
【００１５】次に本発明の位置実施例の第１変形実施例
について説明する。図２は第１変形実施例の構成を示す
ブロック図である。
について説明する。図２は第１変形実施例の構成を示す
ブロック図である。
【００１６】本第１変形実施例のＰＬＬ周波数シンセサ
イザ１１は、周波数シンセサイザ１１からの発振周波数
を設定するための分周比制御データをチャンネル選択手
段８から可変分周器６に供給すると共に、Ｄ／Ａ変換器
９にも供給してアナログ電圧に変換する。Ｄ／Ａ変換器
９によって変換されたアナログ電圧はバンドパスフィル
タ５に供給して、Ｄ／Ａ変換器９の出力電圧に基づいて
バンドパスフィルタ５の共振周波数を制御する。
イザ１１は、周波数シンセサイザ１１からの発振周波数
を設定するための分周比制御データをチャンネル選択手
段８から可変分周器６に供給すると共に、Ｄ／Ａ変換器
９にも供給してアナログ電圧に変換する。Ｄ／Ａ変換器
９によって変換されたアナログ電圧はバンドパスフィル
タ５に供給して、Ｄ／Ａ変換器９の出力電圧に基づいて
バンドパスフィルタ５の共振周波数を制御する。
【００１７】したがって、本第１変形実施例において
は、前記一実施例における電圧制御発振器３の発振周波
数制御電圧に代わって、バンドパスフィルタ５の共振周
波数は可変分周器６の分周比に基づいて制御される。し
たがって、バンドパスフィルタ５からの出力の周波数は
分周比に基づいて変化し、広帯域化した場合において
も、可変分周器６のカウントミスなどが抑制されて分周
ミスがなくなり、周波数飛びやアンロックが抑制され
る。
は、前記一実施例における電圧制御発振器３の発振周波
数制御電圧に代わって、バンドパスフィルタ５の共振周
波数は可変分周器６の分周比に基づいて制御される。し
たがって、バンドパスフィルタ５からの出力の周波数は
分周比に基づいて変化し、広帯域化した場合において
も、可変分周器６のカウントミスなどが抑制されて分周
ミスがなくなり、周波数飛びやアンロックが抑制され
る。
【００１８】次に本発明の一実施例の第２変形実施例に
ついて説明する。図３は第２変形実施例の構成を示すブ
ロック図である。
ついて説明する。図３は第２変形実施例の構成を示すブ
ロック図である。
【００１９】本第２変形実施例のＰＬＬ周波数シンセサ
イザ１２は、電圧制御発振器３の発振周波数制御電圧を
非反転増幅器２１によって増幅し、増幅出力をバンドパ
スフィルタ５に供給してバンドパスフィルタ５の共振周
波数を制御するようにしたものである。このようにする
ことによって、電圧制御発振器３の発振周波数制御電圧
がバンドパスフィルタ５の共振周波数を制御するために
は低すぎる場合にも適用することができる。
イザ１２は、電圧制御発振器３の発振周波数制御電圧を
非反転増幅器２１によって増幅し、増幅出力をバンドパ
スフィルタ５に供給してバンドパスフィルタ５の共振周
波数を制御するようにしたものである。このようにする
ことによって、電圧制御発振器３の発振周波数制御電圧
がバンドパスフィルタ５の共振周波数を制御するために
は低すぎる場合にも適用することができる。
【００２０】
【発明の効果】以上説明した如く本発明のＰＬＬ回路に
よれば、電圧制御発振器の発振周波数を逓倍する周波数
逓倍器の出力を入力とし、出力を可変分周器に送出し、
かつ共振周波数が外部電圧によって制御されるバンドパ
スフィルタを備えたため、バンドパスフィルタからの出
力の周波数は、バンドパスフィルタに供給される外部電
圧に基づく共振周波数に追従させられて、広帯域化され
ても外部電圧に基づく所望の周波数のみが可変分周器に
供給されることになり、可変分周器におけるミスカウン
ト、周波数飛びおよびアンロックは抑制される効果があ
る。さらに可変分周器への入力レベルの低下が抑制され
て、系がアンロックとなることもないという効果が得ら
れる。
よれば、電圧制御発振器の発振周波数を逓倍する周波数
逓倍器の出力を入力とし、出力を可変分周器に送出し、
かつ共振周波数が外部電圧によって制御されるバンドパ
スフィルタを備えたため、バンドパスフィルタからの出
力の周波数は、バンドパスフィルタに供給される外部電
圧に基づく共振周波数に追従させられて、広帯域化され
ても外部電圧に基づく所望の周波数のみが可変分周器に
供給されることになり、可変分周器におけるミスカウン
ト、周波数飛びおよびアンロックは抑制される効果があ
る。さらに可変分周器への入力レベルの低下が抑制され
て、系がアンロックとなることもないという効果が得ら
れる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の第１変形実施例の構成を示
すブロック図である。
すブロック図である。
【図３】本発明の一実施例の第２変形実施例の構成を示
すブロック図である。
すブロック図である。
１ 位相比較器 ２ ローパスフィルタ ３ 電圧制御発振器 ４ 周波数逓倍器 ５ バンドパスフィルタ ６ 可変分周器 ７ 基準発振器 ８ チャンネル選択手段 ９ Ｄ／Ａ変換器 ２１ 非反転増幅器
Claims (4)
- 【請求項１】 電圧制御発振器の発振周波数を周波数逓
倍器によって逓倍し、逓倍出力を可変分周器によって分
周し、可変分周出力の位相と基準信号の位相とを位相比
較するＰＬＬ回路において、周波数逓倍器の出力を入力
とし、出力を可変分周器に送出し、かつ共振周波数が外
部電圧によって制御されるバンドパスフィルタを備えた
ことを特徴とするＰＬＬ回路。 - 【請求項２】 請求項１記載のＰＬＬ回路において、外
部電圧はＰＬＬ回路のロック電圧であることを特徴とす
るＰＬＬ回路。 - 【請求項３】 請求項１記載のＰＬＬ回路において、外
部電圧は電圧制御発振器の周波数制御電圧であることを
特徴とするＰＬＬ回路。 - 【請求項４】 請求項１記載のＰＬＬ回路において、外
部電圧は可変分周器の分周比制御データに基づく電圧で
あることを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5137018A JPH06326606A (ja) | 1993-05-17 | 1993-05-17 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5137018A JPH06326606A (ja) | 1993-05-17 | 1993-05-17 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326606A true JPH06326606A (ja) | 1994-11-25 |
Family
ID=15188909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5137018A Pending JPH06326606A (ja) | 1993-05-17 | 1993-05-17 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326606A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009278150A (ja) * | 2008-05-12 | 2009-11-26 | Alps Electric Co Ltd | 電圧制御発振装置 |
| JP2010045616A (ja) * | 2008-08-13 | 2010-02-25 | Kenwood Corp | Ｐｌｌ発振回路 |
| JP2010147583A (ja) * | 2008-12-16 | 2010-07-01 | Kenwood Corp | 広帯域ｐｌｌ発振回路 |
-
1993
- 1993-05-17 JP JP5137018A patent/JPH06326606A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009278150A (ja) * | 2008-05-12 | 2009-11-26 | Alps Electric Co Ltd | 電圧制御発振装置 |
| JP2010045616A (ja) * | 2008-08-13 | 2010-02-25 | Kenwood Corp | Ｐｌｌ発振回路 |
| JP2010147583A (ja) * | 2008-12-16 | 2010-07-01 | Kenwood Corp | 広帯域ｐｌｌ発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US8305115B2 (en) | Elimination of fractional N boundary spurs in a signal synthesizer | |
| US5717730A (en) | Multiple monolithic phase locked loops | |
| EP0500516B1 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4882549A (en) | Center offset microwave frequency synthesizer | |
| JP4299372B2 (ja) | 連続的に高利得で、狭周波数帯域における信号増幅をおこなうための増幅器 | |
| US4720688A (en) | Frequency synthesizer | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| US4603304A (en) | Reference frequency generation for split-comb frequency synthesizer | |
| EP0244571B1 (en) | Low phase noise rf synthesizer | |
| US5301366A (en) | High performance frequency tuning with low cost synthesizer | |
| JPH06326606A (ja) | Ｐｌｌ回路 | |
| GB2567463A (en) | Phase locked loop circuit | |
| JP3426045B2 (ja) | シンセサイザ発振器の温度補償方法 | |
| JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
| US6967507B2 (en) | Dual edge count programmable frequency divider | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JP2814876B2 (ja) | 三重ループ構造を持つｐｌｌ回路 | |
| US20040027205A1 (en) | Local oscillator apparatus for low-noise generation of arbitrary frequencies | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JPS6333381Y2 (ja) | ||
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JP3163808B2 (ja) | 二重ループ構造を持つｐｌｌ回路 | |
| KR20000026476A (ko) | 반도체 장치의 위상 동기 루프 |