JP4299372B2 - 連続的に高利得で、狭周波数帯域における信号増幅をおこなうための増幅器 - Google Patents
連続的に高利得で、狭周波数帯域における信号増幅をおこなうための増幅器 Download PDFInfo
- Publication number
- JP4299372B2 JP4299372B2 JP52955999A JP52955999A JP4299372B2 JP 4299372 B2 JP4299372 B2 JP 4299372B2 JP 52955999 A JP52955999 A JP 52955999A JP 52955999 A JP52955999 A JP 52955999A JP 4299372 B2 JP4299372 B2 JP 4299372B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- response
- generates
- amplifier
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 title claims description 28
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 28
- 230000004044 response Effects 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/06—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
- H03J3/08—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges by varying a second parameter simultaneously with the tuning, e.g. coupling bandpass filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
- H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
- H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
Landscapes
- Amplifiers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Description
本発明の背景
通信システムでは、周波数帯域として知られている無線周波数スペクトルの一部において、信号を送信または受信する。通常、通信システムでは、他の帯域と非常に近接して動作することが強いられる。通信システムの立場に立てば、全ての他の信号は、干渉信号としてみなされる。したがって、通信システムは、他の全ての帯域との干渉を排除しつつ、所望の帯域を使用しようとする。
したがって、多くの通信システムの場合、通常、所定の形式のフィルタを使用して、全ての他の干渉を排除しつつ、所望の周波数帯域の情報を使用することができる。これらのフィルタは、通常、バンドパスフィルタ、または帯域制限フィルタと称し、受信器、送信器またはその両者に使用される。実際に、帯域制限フィルタは、周波数選択を必要とするいかなる電気システムにおいても役立つものである。
帯域制限フィルタには、多くの利点がある。まず第1に、帯域制限フィルタは、狭周波数帯域とするのに望ましい。すなわち、周波数制限フィルタは、当該フィルタが通過させる所望の帯域外の望ましくない情報を最小限にするように要求される。帯域制限フィルタは、利得を供給するのにも好ましく、信号レベルを増加させる。その理由は、通信システムが、低パワー信号源から送信したり、低パワー信号を受信したりするからである。
帯域制限フィルタのある既知の例では、全て受動素子を使用する。この例のフィルタは、受動フィルタと称するものである。一般的に、受動フィルタは、誘導回路及びキャパシタとともに、またはセラミック、水晶、共鳴送信ラインなどの等価分布共鳴構造とともに、またはキャパシタまたは誘導回路を付加した短絡通信ラインなどの特殊な共鳴構造を有するハイブリッド集中素子構造とともに使用されるものとして知られている。
受動素子を使用する方法の制限は、受動フィルタが能動素子を備えていないので利得を供給できないことにある。さらに、受動素子の場合、無線周波数においてフィルタの周波数特性を劣化させる程の製造許容誤差があるからである。この周波数特性の劣化のために、フィルタが十分に狭周波数帯域にならなかったり、誤った周波数になってしまったりする。さらに、集積回路の半導体基板上の受動構造は、相対的に大型であり、システムのコストに直接影響する。
狭周波数帯域レスポンスと信号利得とを同時に実現するためには、アクティブ(能動)フィルタが望ましい。アクティブフィルタは、少なくと一つの、トランジスタまたはダイオードなどの、利得を供給するためのアクティブ素子を有している。アクティブフィルタは、入出力インピーダンスマッチングの特性によって周波数選択を行う増幅器として実現することができる。したがって、当該増幅器は、他の帯域外干渉を減衰させつつ、狭周波数帯域の周波数スペクトルに利得を提供することができる。
既知のアクティブフィルタの一種として、超再生受信機と称するものがある。当該装置は、完全なオフ状態から、増幅状態を介して、発信状態に切り替わる。当該装置が増幅状態を介して発信状態に近づくにつれて、増幅周波数帯域は狭くなる。このため、始動してから、当該装置が狭周波数帯域における増幅をできるようになる時まで、すなわち、装置の利得が飽和して発信が開始するまでには所定の時間を要する。この動作時間、すなわち状態は、帯域制限フィルタ動作にとって望ましい。
従来より、超再生受信機の方法には多くの制限が伴っている。まず第1に、所望の増幅状態の間、装置の動作を制御するのは困難である。特に、当該装置は十分に制御されておらず、所望の増幅状態が発信に至らないままになってしまう。このため、一般的に、この装置のパルスがオン・オフされる。このパルス化動作モードは、偽信号応答のサンプリングのため、装置の選択度を制限してしまい、装置を干渉に対して弱くしてしまう。第2に、増幅状態において、当該装置は極めて高感度を実現できるが、同調が困難で、しかも極めて非線型である。これらの原因のため、超再生受信機は、一般的な高特性通信に応用する場合、その有効性は限られたものであった。
上記の理由により、高利得の、狭周波数帯域における信号増幅を提供する必要がある。
本発明の概要
本発明は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅器に関する。
本発明の一例は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅器であり、当該増幅器は、第1加算器、アクティブ回路、フィードバック回路、前記アクティブ回路の利得を調整するための第1コントローラ及び前記フィードバック回路の位相を調整するための第2コントローラを備えている。前記第1加算器は、入力信号及びフィードバック信号に応答してアクティブ回路入力信号を生成し、前記アクティブ回路は、前記アクティブ回路入力信号及び利得制御信号に応答して出力信号を生成する。前記フィードバック回路は、前記出力信号及び位相制御信号に応答して、フィードバック信号を生成する。前記第1コントローラは、前記出力信号に応答して、前記利得制御信号を生成する。前記第2コントローラは、前記出力信号に応答して前記位相制御信号を生成する。
本発明の他の一例は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅方法であり、アクティブ回路の利得を調整する工程と、フィードバック回路の位相を調整する工程と、を備え、これらの調整によって入力信号を高利得でしかも狭周波数帯域内において増幅することができる。
本発明の有利な効果は、入力信号を高利得でしかも狭周波数帯域内で増幅可能なことにある。
本発明による増幅器よれば、連続的に高利得な、狭周波数帯域における信号増幅を行う増幅器であって、a)入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第1加算器と、b)前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、c)出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、d)前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第1コントローラと、e)出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第2コントローラと、を備えて構成される。
本発明による増幅方法によれば、連続的に高利得な、狭周波数帯域における信号増幅を行うための増幅方法であって、a)アクティブ回路の利得を調整する利得調整工程と、b)フィードバック回路の位相を調整する位相調整工程と、を備え、c)これらの調整によって高利得で、狭周波数帯域において入力信号の増幅を行う。
本発明の他の利点、目的及び特徴は、添付の図面及び請求の範囲とともに、以下の好適実施例の詳細な説明を参照すれば当業者にとって明らかである。
【図面の簡単な説明】
以下図面を参照して、本発明の上記及び他の特徴をより詳細に説明する。
図1は、本発明の一例を示すブロック図であり、
図2は、本発明の他の一例を示すブロック図であり、
図3は、本発明のさらに他の一例を示すブロック図であり、
図4は、本発明の他の一例のフローチャートであり、
図5は、本発明の他の一例のフローチャートであり、
図6は、本発明の他の一例のフローチャートである。
実施例の詳細な説明
本発明は、概略的には、高品質ファクターまたはQを得ることのできる装置及び方法、集積回路を実現するのに好適な高利得の狭周波数帯アクティブフィルタに関する。ハイQは、振幅制御ループを有するアクティブフィードバックを使用することによって達成される。アクティブフィルタの周波数制御は、位相ロックループ52または周波数ロックループを用いて達成される。いずれの制御ループも、アクティブフィルタの熱雑音を電圧及び周波数の基準と比較することによって安定動作点を実現する。制御ループは、伝送されるデータと比較して一般的にゆっくりなので、伝送されるデータによってフィルタの動作点を変動させてしまうのを防ぐことができる。
まず初めに、本発明の実施例の構成を説明し、その後、動作方法を説明して、最後に、本発明の種々の有利な点を説明する。
図1は、本発明の一例を示している。図に示されている当該装置は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅器である。当該増幅器は第1加算器10と、アクティブ回路12と、フィードバック回路14と、アクティブ回路12の利得を調整するための第1コントローラ16と、フィードバックループ14の位相を調整するための第2コントローラ18と、を備えて構成される。
第1加算器10は、入力信号20及びフィードバック信号22に応答する。第1加算器10は、アクティブ回路入力信号24を生成する。トランジスタ、ダイオード、または可変利得増幅器などのアクティブ回路12は、アクティブ回路入力信号24及び利得制御信号26に応答する。アクティブ回路12は、出力信号28を生成する。フィードバック回路14は、出力信号28及び位相制御信号30に応答して、フィードバック信号22を生成する。第1コントローラ16は、出力信号16に応答して、利得制御信号26を生成する。第2コントローラ18は、出力信号28に応答して、位相制御信号30を生成する。
図2に示す本発明の他の一例の場合、第1及び第2コントローラ16、18は、さらに以下の構成要素を備えている。
第1コントローラ16は、受信信号強度表示器32、狭周波数帯制限フィルタ34、基準電圧源36、第2加算器38、及び第1ループフィルタ40を備えている。これらの構成要素に関して、以下にさらに詳細に説明する。
受信された信号強度表示器32は、出力信号28に応答して、RSSI出力信号42を生成する。狭周波数帯制限フィルタ34は、RSSI出力信号42に応答して、帯域制限信号44を生成する。基準電圧源36は、基準電圧信号46を生成する。第2加算器38は、帯域制限信号44及び基準電圧信号46に応答して、振幅エラー信号48を生成する。振幅エラー信号48は、基準電圧信号46と帯域制限信号44との振幅差に比例する。積分器などの第1ループフィルタ40は、振幅エラー信号48に応答する。第1ループフィルタ40は、利得制御信号26を生成する。
第2コントローラ18は、基準周波数源50及び位相ロックループ52を備えている。代案として、位相ロックループの代わりに、周波数ロックループを使用することもできる。水晶発信器などの基準周波数源50は、基準周波数信号54を生成する。位相ロックループ52が使用される場合、位相ロックループ52は基準周波数信号54に応答して、位相制御信号30を生成する。同様にして、周波数ロックループが使用される場合、周波数ロックループは、基準周波数信号54に応答して、周波数制御信号30を生成する。
位相ロックループ52が使用される場合、位相ロックループは、周波数分割器56、位相比較器58、及び第2ループフィルタ60を備えている。周波数分割器56は、出力信号28に応答して、分割された周波数信号62を生成する。位相比較器58は、基準周波数信号54及び分割された周波数信号62に応答して、比較信号64を生成する。比較信号64は、基準周波数信号54と分割された周波数信号62との周波数差に比例する。積分器などの第2ループフィルタ60は、比較信号64に応答して、位相制御信号30を生成する。
周波数ロックループが使用される場合、周波数ロックループは、周波数分割器56、周波数比較器及び第2ループフィルタ60を備えている。周波数分割器56は、出力信号28に応答して、分割された周波数信号62を生成する。周波数比較器は、基準周波数信号54及び分割された周波数信号62に応答して、比較信号64を生成する。比較信号64は、基準周波数信号54と、分割された周波数信号62との周波数差に比例する。積分器などの第2ループフィルタ60は、比較信号64に応答して、位相制御信号30を生成する。
図3は、本発明のさらに他の一例を示している。当該増幅器は、第1加算器10、可変利得増幅器、フィードバック回路14、可変利得増幅器の利得を調整するための第1コントローラ16、及びフィードバック回路14の位相を調整するための第2コントローラ18を備えている。
第1加算器10は、入力信号20及びフィードバック信号22に応答して、アクティブ回路入力信号24を生成する。可変利得増幅器は、アクティブ回路入力信号24、コース利得制御信号66、及びファイン制御信号68に応答して、出力信号28を生成する。
フィードバック回路14は、出力信号28、コース位相制御信号70、及びファイン位相制御信号72に応答して、フィードバック信号22を生成する。フィードバック回路14は、さらに、第1増幅器74、第2増幅器76、第3増幅器78、第4増幅器80、第1コースディレイスイッチ82、第2コースディレイスイッチ83、第3コースディレイスイッチ84、及びコースディレイスイッチ86を備えている。
第1増幅器74は、出力信号28及びファイン位相制御信号72に応答して、第2増幅器76への入力信号を生成する。第2増幅器76は、第2増幅器入力信号88、ファイン位相制御信号27に応答して、第3増幅器入力信号90を生成する。第3増幅器78は、第3増幅器入力信号90及びファイン位相制御信号72に応答して、第4増幅器入力信号92を生成する。第4増幅器80は、第4増幅器入力信号92、ファイン位相制御信号72に応答して、フィードバック信号22を生成する。第1コースディレイスイッチ82は、コース位相制御信号70に応答して、第1増幅器74を制御する。第2コースディレイスイッチ83は、コース位相制御信号70に応答して、第2増幅器76を制御する。第3コースディレイスイッチ84は、コース位相制御信号70に応答して、第3増幅器78を制御する。第4コースディレイスイッチ86は、コース位相制御信号70に応答して、第4増幅器80を制御する。
第1コントローラ16は、出力信号28に応答して、コース利得制御信号66及びファイン利得制御信号68を生成する。第1コントローラ16は、さらに、受信信号強度表示器32、アナログ−デジタルコンバータ94、コース利得制御素子96、バンドギャップ基準電圧源36、レベルシフター98、第5演算増幅器100、第1チャージポンプ102、及び第2狭周波数帯制限フィルタ104を備えている。
受信信号強度表示器32は、出力信号28に応答して、RSSI信号42を生成する。アナログ−デジタルコンバータ94は、RSSI出力信号42に応答して、デジタルRSSI出力信号106を生成する。コース利得制御素子96は、デジタルRSSI出力信号106に応答して、コース利得制御信号66を生成する。バンドギャップ基準電圧源36は、基準電圧信号46を生成する。レベルシフター98は、基準電圧信号46に応答して、レベルシフトした電圧信号108を生成する。第5演算増幅器100は、レベルシフター信号及びRSSI出力信号42に応答して、第1チャージポンプ入力信号110を生成する。第1チャージポンプ102は、第1チャージポンプ入力信号110及びクロック信号112に応答して、第1チャージポンプ出力信号114を生成する。第2狭周波数帯制限フィルタ104は、第1チャージポンプ出力信号114に応答して、ファイン利得制御信号68を生成する。
第2コントローラ18は、出力信号28に応答する。第2コントローラ18は、ファイン位相制御信号72及びコース位相制御信号70を生成する。第2コントローラ18は、水晶基準発信器50、周波数分割器56、位相周波数検出器58、第2チャージポンプ116、フィルタ118及びロジック付カウンタ120を備えている。
水晶基準発信器50は、基準周波数信号54を生成する。周波数分割器56は、出力信号28に応答して、分割された周波数信号62を生成する。位相周波数検出器は、基準周波数信号54及び分割された周波数信号62に応答して、第2チャージポンプ入力信号122を生成する。第2チャージポンプ116は、第2チャージポンプ入力信号122及びクロック信号112に応答して、第2チャージポンプ出力信号124を生成する。当該フィルタは、第2チャージポンプ出力信号124に応答して、ファイン位相制御信号72を生成する。ロジック付カウンタは、分割された周波数信号62及び基準周波数信号54に応答して、コース位相制御信号70を生成する。
次に、動作方法を説明する。図4は、連続的に高利得で、狭周波数帯域における信号増幅を行うための増幅方法を説明するための図である。当該増幅方法は、アクティブ回路12の利得126と、フィードバック回路14の位相128とを調整する工程を備え、利得と位相の調整130によって入力信号24の高利得な狭周波数帯域における増幅が可能となる。
図5は、利得調整工程126を説明するための図である。ステップ126は、以下の工程を備えている。すなわち、ステップ126は、
ステップ132:出力信号28の信号強度に関連するRSSI信号を生成する工程と、
ステップ134:RSSI信号の雑音帯域をフィルタ処理して、帯域制限信号44を生成する工程と、
ステップ136:基準電圧信号46を生成する工程と、
ステップ138:基準電圧信号46を帯域制限信号44と比較して、エラー信号を生成する工程と、
ステップ140:エラー信号を積分する工程と、
ステップ142:エラー信号を積分した値に基づき、振幅制御信号を生成する工程と、
ステップ144:振幅制御信号の値に基づき、アクティブ回路12の利得を調整する工程と、
を備えている。
図6は、位相調整工程128を説明するための図である。ステップ128は、以下の工程を備えている。すなわち、ステップ128は、
ステップ146:出力信号28を分割して周波数をより低くすることによって、分割された周波数信号62を生成する工程と、
ステップ148:所定の時間間隔に亘って分割周波数信号62をカウントする工程と、
ステップ150:カウント結果と、前記と同一の期間にわたって基準の予想カウント数と比較する工程と、
ステップ152:前記比較の帯域幅を制限する工程と、
ステップ154:前記帯域制限比較の結果に基づき、フィードバック回路14のディレイを調整する工程と、
を備えている。
最後に、本発明の種々の実施例の有利な点を説明する。多数の変形例の説明も含まれている。まず第1に、前記制御ループは増幅器の熱雑音を利用して、増幅器を高利得な狭周波数帯域増幅の状態に維持する。増幅器にフィードバックループを設けているので、発信器の熱雑音電力が増加するにつれて、始動時から熱雑音電力が増大する。しかしながら、本発明によれば、熱雑音を利用して、制御ループによって、増幅器の状態を、発信と等価とはいえないまでも、それに近い状態に維持できるという利点がある。この結果、高利得で狭周波数帯域における増幅が可能となる。
さらに、可変利得増幅器は、ファイン(精密)利得調整と、クラッド(粗)または離散的利得調整とを兼ね備えている。ファイン利得調整は、大きな制御電圧に対して、極めて制限的な利得調整が可能である。この利得調整は、増幅器を正確な利得制御値に到達させるのに有効である。離散的利得調整は、ファイン利得調整の制御範囲内で、増幅器の利得を所定の値に設定するのに使用される。離散的利得調整は、切り換え可能な性質を有し、低雑音アナログ制御に基づくものでもないので、雑音除去を可能にする。離散的利得調整の必要性及び必要な離散値数は、実現される精度およびQ値に依存するとともに、使用される集積回路による処理の精度に依存する。
受信信号強度表示器(RSSI)出力の帯域幅を制限するためのフィルタを用いることによって、RSSIが生成する雑音及び高次高調波を制限することができる。
付随的に、アナログ−デジタルコンバータ94を用いて離散的工程において増幅器の出力を測定することによって、離散的工程において、積分器が制御するファイン調整領域内に利得を調整できるといった利点がある。
生成またはフィルタ処理される信号の周波数は、フィードバック回路14のディレイによって制御される。集積回路の場合、特定のフィードバックを用いずにこのディレイを正確に実現することは困難である。本発明の好適な実施例によれば、所定の物理的な手段を使用してディレイの範囲を制限することができ、発生しうる増幅周波数の範囲を制限することができる。実際の制限は、所定の集積回路プロセスにおいて達成可能な許容誤差を考慮しなければならない。
応用によっては、本発明で使用されているファイン周波数調整は、さまざまな方法で実現される。低位相雑音信号源が望ましい場合、基準となる水晶発信器は、位相ロックループ(PLL)52とともに使用されるべきである。この種の回路は、集積回路の外部に水晶自体と必要なPLLローパスループフィルタの一部のみを設けることで、集積回路の形態で容易に実現することができる。最も簡単な形態の場合、所望出力周波数の定整数の約数を基準にすることができる。本発明によるさらに進んだ変形例の場合、例えば、部分NシンセサイザベースのPLLを用いて実現される、有理数を含む多数の約数分割比を実現可能な可変PLLで基準を決定することもできる。
例えば、あまり需要のない応用例など、増幅器の内部位相ノイズが応用の要件でない場合、周波数制御ループを簡単な周波数ロックループ(FLL)に簡易化することができる。この種のループは、所定の長時間に亘って出力周波数をカウントして、その結果を、同一の期間に亘って基準周波数に関して同様にカウントした場合と比較する。この比較は、最も簡単な形態で使用され、フィードバック回路14のディレイを増加または減少させる調整の決定を行い、正確な出力周波数を実現する。出力周波数の許容誤差は、ほぼ百万分の1の水晶精度、またはこの値よりも大きなカウント間隔の逆数である。一般的に、低ノイズファイン周波数制御ループは、周波数を増加または減少させて調整する集積回路のチャージポンプとともに構築される。付加的な精密位相調整は、多くの方法によって実現される。一つの方法では、ディレイ調整素子としての、バックバイアスにおけるバイポーラトランジスタ接合などの電圧可変キャパシタンスを使用する。
振幅制御ループと同様にして、ディレイもファイン(精密)調整及びクラッド(粗)調整が可能である。クラッド調整の場合には離散的手段によって調整が行われ、ファイン調整の場合には大電圧によって制御され、ファインディレイ調整を制御する。これが最も雑音を除去可能な方法である。また、クラッド調整の要件、及びクラッド調整のレベル数は、適用の精度、及び使用される集積回路プロセスの許容誤差によって決定される。
上記の全ての調整は、適用に応じて、クラッド離散的工程及びファインバーニア工程において行われる必要がある。このことは、本発明の一般性を何ら変更するものではない。
フィードバックフィルタは、LCフィルタなどのいかなる形式のバンドパスフィルタによっても実現可能である。さらに、増幅器は、同調増幅器とすることもできる。さらに、明細書全体に亘って、フィードバック回路14のディレイを変更することは、フィードバック回路14の位相を変更することに機能的に等価である。
以下の請求の範囲において規定される本発明の範囲を逸脱することなく、上記の本発明に関する特定の実施例に対して、種種の変形、変更及び応用を行うことができる。
Claims (17)
- 増幅器であって、
a)入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第1加算器と、
b)前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、
c)出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、
d)前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第1コントローラと、
e)出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第2コントローラと、
を備え、
前記第2コントローラが、
a)基準周波数信号を生成する基準周波数源と、
b)前記基準周波数信号に応答して、前記位相制御信号を生成する位相ロックループと、を備え、
前記位相ロックループが、
a)前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、
b)前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する位相比較器と、
c)前記比較信号に応答して、前記位相制御信号を生成する第2ループフィルタと、
を備えている増幅器。 - 前記アクティブ回路が、可変利得増幅器である請求項1に記載の増幅器。
- 請求項1に記載の増幅器であって、前記第1コントローラが:
a)前記出力信号に応答して、RSSI出力信号を生成する受信信号強度表示器と、
b)RSSI出力信号に応答して、帯域制限信号を生成する帯域制限フィルタと、
c)基準電圧信号を生成する基準電圧源と、
d)前記帯域制限信号及び前記基準電圧信号に応答して、前記電圧基準信号と前記帯域制限信号との振幅差に比例する振幅エラー信号を生成する第2加算器と、
e)前記振幅エラー信号に応答して、前記利得制御信号を生成する第1ループフィルタと、
を備えている増幅器。 - 前記第1ループフィルタが積分器である請求項3に記載の増幅器。
- 請求項1に記載の増幅器であって、前記基準周波数源が水晶発振器である増幅器。
- 請求項1に記載の増幅器であって、前記第2ループフィルタが積分器である増幅器。
- 増幅器であって、
a)入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第1加算器と、
b)前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、
c)出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、
d)前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第1コントローラと、
e)出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第2コントローラと、
を備え、
前記第2コントローラが、
a)基準周波数信号を生成する基準周波数源と、
b)前記基準周波数信号に応答して、前記位相制御信号を生成する周波数ロックループと、
を備え、
前記周波数ロックループが、
a)前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、
b)前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する周波数比較器と、
c)前記比較信号に応答して、前記位相制御信号を生成する第2ループフィルタと、
を備えている増幅器。 - 請求項7に記載の増幅器であって、前記基準周波数源が水晶発振器である増幅器。
- 請求項7に記載の増幅器であって、前記第2ループフィルタが、積分器である増幅器。
- 増幅器であって、
a)入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第1加算器と、
b)前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、
c)出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、
d)前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第1コントローラと、
を備え、当該第1コントローラが、さらに
i)前記出力信号に応答して、RSSI出力信号を生成する受信信号強度表示器と、
ii)RSSI出力信号に応答して、帯域制限信号を生成する帯域制限フィルタと、
iii)基準電圧信号を生成する基準電圧源と、
iv)前記帯域制限信号及び前記基準電圧信号に応答して、前記電圧基準信号と前記帯域制限信号との振幅差に比例する振幅エラー信号を生成する第2加算器と、
v)前記振幅エラー信号に応答して、前記利得制御信号を生成する第1ループフィルタと、を備え、
前記増幅器が、さらに
e)出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第2コントローラを備え、当該第2コントローラが、さらに
i)基準周波数信号を生成する基準周波数源と、
ii)前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、
iii)前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する位相比較器と、
iv)前記比較信号に応答して、前記位相制御信号を生成する第2ループフィルタと、
を備えている増幅器。 - 請求項10に記載の増幅器であって、前記第1及び第2ループフィルタが積分器である増幅器。
- 増幅器であって、
a)入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第1加算器と、
b)前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、
c)出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、
d)前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第1コントローラと、
を備え、当該第1コントローラが、さらに
i)前記出力信号に応答して、RSSI出力信号を生成する受信信号強度表示器と、
ii)RSSI出力信号に応答して、帯域制限信号を生成する帯域制限フィルタと、
iii)基準電圧信号を生成する基準電圧源と、
iv)前記帯域制限信号及び前記基準電圧信号に応答して、前記電圧基準信号と前記帯域制限信号との振幅差に比例する振幅エラー信号を生成する第2加算器と、
v)前記振幅エラー信号に応答して、前記利得制御信号を生成する第1ループフィルタと、
を備え、
前記増幅器が、さらに
e)出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第2コントローラを備え、当該第2コントローラが、さらに
i)基準周波数信号を生成する基準周波数源と、
ii)前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、
iii)前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する周波数比較器と、
iv)前記比較信号に応答して、前記位相制御信号を生成する第2ループフィルタと、
を備えている増幅器。 - 請求項12に記載の増幅器であって、前記第1及び第2ループフィルタが積分器である増幅器。
- 増幅器であって、
a)入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第1加算器と、
b)前記アクティブ回路入力信号、コース利得制御信号及びファイン利得制御信号に応答して、出力信号を生成する可変利得増幅器と、
c)出力信号、コース位相制御信号及びファイン位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、
を備え、当該フィードバック回路が、さらに
i)前記出力信号及び前記ファイン位相制御信号に応答して、第2増幅器入力信号を生成する第1増幅器と、
ii)前記第2増幅器入力信号及び前記ファイン位相制御信号に応答して、第3増幅器入力信号を生成する第2増幅器と、
iii)前記第3増幅器入力信号及びファイン位相制御信号に応答して、第4増幅器入力信号を生成する第3増幅器と、
iv)前記第4増幅器入力信号及び前記ファイン位相制御信号に応答して、前記フィードバック信号を生成する第4増幅器と、
v)前記コース位相制御信号に応答して、前記第1増幅器を制御する第1コースディレイスイッチと、
vi)前記コース位相制御信号に応答して、前記第2増幅器を制御する第2コースディレイスイッチと、
vii)前記コース位相制御信号に応答して、第3増幅器を制御する第3コースディレイスイッチと、
viii)前記コース位相制御信号に応答して、第4増幅器を制御する第4コースディレイスイッチと、
を備え、
前記増幅器が、さらに
d)前記出力信号に応答して、前記コース利得制御信号と前記ファイン利得制御信号とを生成して、前記アクティブ回路の利得の調整を行う第1コントローラを備え、当該第1コントローラが、さらに
i)前記出力信号に応答して、RSSI出力信号を生成する受信信号強度表示器と、
ii)RSSI出力信号に応答して、デジタルRSSI出力信号を生成するアナログ−デジタルコンバータと、
iii)前記デジタルRSSI出力信号に応答して、コース利得制御信号を生成するコース利得制御素子と、
iv)基準電圧信号を生成するバンドギャップ基準電圧源と、
v)前記基準電圧信号に応答して、レベルシフタ電圧信号を生成するレベルシフタと、
vi)前記レベルシフタ信号及び前記RSSI出力信号に応答して、第1チャージポンプ入力信号を生成する第5演算増幅器と、
vii)前記第1チャージポンプ入力信号及びクロック信号に応答して、第1チャージポンプ出力信号を生成する第1チャージポンプと、
viii)前記第1チャージポンプ出力信号に応答して、前記ファイン利得制御信号を生成する帯域制限フィルタと、
を備え、
前記増幅器が、さらに
e)出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第2コントローラを備え、当該第2コントローラが、さらに
i)基準周波数信号を生成する水晶基準発振器と、
ii)前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、
iii)前記基準周波数信号及び前記分割周波数信号に応答して、第2チャージポンプ入力信号を生成する位相周波数検出器と、
iv)第2チャージポンプ入力信号及びクロック信号に応答して、第2チャージポンプ出力信号を生成する第2チャージポンプと、
v)前記第2チャージポンプ出力信号に応答して、前記ファイン位相制御信号を生成するフィルタと、
vi)分割周波数信号及び基準周波数信号に応答して、前記コース位相制御信号を生成するロジック付カウンタと、
を備えている増幅器。 - 増幅方法であって、
a)アクティブ回路の利得を調整する利得調整工程と、
b)フィードバック回路の位相を調整する位相調整工程と、
を備え、
c)これらの調整によって入力信号の増幅を行う増幅方法であって、
前記位相調整工程が、
a)出力信号を分周して低周波数にすることによって、分割周波数信号を生成する工程と、
b)所定の時間に亘って、分割周波数信号をカウントする工程と、
c)前記カウントの結果を、前記所定時間と同一の時間に亘って予想される基準カウント値と比較する工程と、
d)前記比較を行う帯域を制限する工程と、
e)前記帯域制限された比較の結果に基づき、フィードバック回路のディレイを調整する工程と、を備えている増幅方法。 - 請求項15に記載の増幅方法であって、前記利得調整工程が、
a)出力信号の信号強度に関連するRSSI信号を生成する工程と、
b)前記RSSI信号のノイズ帯域をフィルタ処理して、帯域制限信号を生成する工程と、
c)基準電圧信号を生成する工程と、
d)前記基準電圧信号を前記帯域制限信号と比較して、エラー信号を生成する工程と、
e)前記エラー信号を積分する工程と、
f)前記エラー信号の積分値に基づき、振幅制御信号を生成する工程と、
g)前記振幅制御信号の値に基づき、前記アクティブ回路の利得を調整する工程と、
を備えている増幅方法。 - 増幅方法であって、
a)アクティブ回路の利得を調整する利得調整工程と、
b)フィードバック回路の位相を調整する位相調整工程と、
を備え、
c)これらの調整によって入力信号の増幅を行い、
d)前記利得調整工程が、さらに
i)出力信号の信号強度に関連するRSSI信号を生成する工程と、
ii)前記RSSI信号のノイズ帯域をフィルタ処理して、帯域制限信号を生成する工程と、
iii)基準電圧信号を生成する工程と、
iv)前記基準電圧信号を前記帯域制限信号と比較して、エラー信号を生成する工程と、
v)前記エラー信号を積分する工程と、
vi)前記エラー信号の積分値に基づき、振幅制御信号を生成する工程と、
vii)前記振幅制御信号の値に基づき、前記アクティブ回路の利得を調整する工程と、
を備え、
e)前記位相調整工程が、
i)出力信号を分周して低周波数にすることによって、分割周波数信号を生成する工程と、
ii)所定の時間に亘って、分割周波数信号をカウントする工程と、
iii)前記カウントの結果を、前記所定時間と同一の時間に亘って予想される基準カウント値と比較する工程と、
iv)前記比較を行う帯域を制限する工程と、
v)前記帯域制限された比較の結果に基づき、フィードバック回路のディレイを調整する工程と、
を備えている増幅方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CA2,224,261 | 1997-12-09 | ||
CA002224261A CA2224261A1 (en) | 1997-12-09 | 1997-12-09 | Low phase noise, high q, high gain amplifier in an integrated circuit |
PCT/CA1998/001123 WO1999030416A1 (en) | 1997-12-09 | 1998-12-09 | An amplifier for continuous high gain, narrowband signal amplification |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001512650A JP2001512650A (ja) | 2001-08-21 |
JP4299372B2 true JP4299372B2 (ja) | 2009-07-22 |
Family
ID=4161869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52955999A Expired - Lifetime JP4299372B2 (ja) | 1997-12-09 | 1998-12-09 | 連続的に高利得で、狭周波数帯域における信号増幅をおこなうための増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6057735A (ja) |
JP (1) | JP4299372B2 (ja) |
AU (1) | AU1477799A (ja) |
CA (2) | CA2224261A1 (ja) |
DE (1) | DE19882089B4 (ja) |
WO (1) | WO1999030416A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022450A (ja) * | 1998-06-30 | 2000-01-21 | Omron Corp | 信号受信装置および方法、送受信装置、並びにネットワークシステム |
FI105609B (fi) * | 1998-10-27 | 2000-09-15 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely lähetyssignaalin muodostamiseksi |
US6668165B1 (en) * | 1998-11-09 | 2003-12-23 | Skyworks Solutions, Inc. | Inverted super regenerative receiver |
US6278331B1 (en) | 1999-03-30 | 2001-08-21 | Infineon Technologies Ag | System and method for compensating wafer parameters |
KR100595839B1 (ko) * | 1999-10-04 | 2006-07-05 | 에스케이 텔레콤주식회사 | 잡음신호를 이용한 이득 보상 장치 및 그 방법 |
EP1229643A1 (en) * | 2001-02-02 | 2002-08-07 | Semiconductor Ideas to The Market (ItoM) BV | A receiver with AGC controlled resonant amplifier |
AU2002358357A1 (en) * | 2001-12-19 | 2003-06-30 | Tait Electronics Limited | Improvements relating to frequency synthesis |
AU2003255998A1 (en) * | 2002-09-05 | 2004-03-29 | Koninklijke Philips Electronics N.V. | Self calibration of continuous-time filters and systems comprising such filters |
US7429891B2 (en) * | 2003-02-14 | 2008-09-30 | Broadcom Corporation | Method and system for low noise amplifier (LNA) gain adjustment through narrowband received signal strength indicator (NRSSI) |
JP4406378B2 (ja) * | 2005-02-23 | 2010-01-27 | 株式会社ルネサステクノロジ | 送信機及びそれを用いた移動体通信端末 |
US7961060B1 (en) * | 2007-06-19 | 2011-06-14 | Cypress Semiconductor Corporation | Amplitude regulated resonant oscillator with sampled feedback |
JP5524678B2 (ja) * | 2010-03-31 | 2014-06-18 | 旭化成エレクトロニクス株式会社 | 再帰型フィルタ回路 |
EP2485397B1 (en) * | 2010-03-31 | 2015-07-29 | Asahi Kasei Microdevices Corporation | Filter device and control method therefor |
GB2494652A (en) * | 2011-09-14 | 2013-03-20 | Stephen Anthony Gerard Chandler | A transmitter amplifier with linearising RF feedback and automatic control of resonator Q, resonator frequency, loop phase, and loop gain |
MY192162A (en) | 2015-11-23 | 2022-08-03 | Anlotek Ltd | Variable filter |
US9900197B1 (en) * | 2016-10-03 | 2018-02-20 | Keyssa Systems, Inc. | BPSK demodulation |
US10439558B2 (en) | 2017-04-28 | 2019-10-08 | Skyworks Solutions, Inc. | Apparatus and methods for power amplifiers with positive envelope feedback |
EP3635865A1 (en) | 2017-05-24 | 2020-04-15 | Anlotek Limited | Apparatus and method for controlling a resonator |
US11277110B2 (en) | 2019-09-03 | 2022-03-15 | Anlotek Limited | Fast frequency switching in a resonant high-Q analog filter |
EP4070171A1 (en) | 2019-12-05 | 2022-10-12 | Anlotek Limited | Use of stable tunable active feedback analog filters in frequency synthesis |
EP3926828A1 (en) | 2020-06-15 | 2021-12-22 | Anlotek Limited | Tunable bandpass filter with high stability and orthogonal tuning |
US11955942B2 (en) | 2021-02-27 | 2024-04-09 | Anlotek Limited | Active multi-pole filter |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3588725A (en) * | 1969-05-27 | 1971-06-28 | Westinghouse Electric Corp | Q-invariant active resonator |
JPS6058604B2 (ja) * | 1977-04-18 | 1985-12-20 | 株式会社日立製作所 | 傾斜形可変等化器 |
JPS5696507A (en) * | 1979-12-15 | 1981-08-04 | Matsushita Electric Works Ltd | Superregenerative receiver |
NL8602894A (nl) * | 1986-11-14 | 1988-06-01 | Philips Nv | Filterschakeling. |
CA2014968C (en) * | 1989-04-20 | 1999-12-14 | Nobukazu Hosoya | Active filter circuit |
KR920010383B1 (ko) * | 1990-10-23 | 1992-11-27 | 삼성전자 주식회사 | 방송신호 직접 수신회로 |
JP3024297B2 (ja) * | 1991-09-12 | 2000-03-21 | 日本電気株式会社 | 位相同期受信回路 |
JP2966226B2 (ja) * | 1993-02-17 | 1999-10-25 | 三菱電機株式会社 | 電力増幅器自動制御回路 |
US5678213A (en) * | 1994-09-30 | 1997-10-14 | Lucent Technologies Inc. | Radio receiver for processing a multi-carrier signal with a large dynamic range |
JPH09331222A (ja) * | 1996-06-11 | 1997-12-22 | Nec Corp | 利得制御信号補正装置 |
-
1997
- 1997-12-09 CA CA002224261A patent/CA2224261A1/en not_active Abandoned
-
1998
- 1998-12-09 CA CA002280878A patent/CA2280878C/en not_active Expired - Fee Related
- 1998-12-09 JP JP52955999A patent/JP4299372B2/ja not_active Expired - Lifetime
- 1998-12-09 WO PCT/CA1998/001123 patent/WO1999030416A1/en active Application Filing
- 1998-12-09 US US09/209,051 patent/US6057735A/en not_active Expired - Lifetime
- 1998-12-09 AU AU14777/99A patent/AU1477799A/en not_active Abandoned
- 1998-12-09 DE DE19882089T patent/DE19882089B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6057735A (en) | 2000-05-02 |
CA2280878A1 (en) | 1999-06-17 |
CA2280878C (en) | 2002-02-05 |
DE19882089B4 (de) | 2009-04-23 |
CA2224261A1 (en) | 1999-06-09 |
JP2001512650A (ja) | 2001-08-21 |
DE19882089T1 (de) | 2000-03-16 |
AU1477799A (en) | 1999-06-28 |
WO1999030416A1 (en) | 1999-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4299372B2 (ja) | 連続的に高利得で、狭周波数帯域における信号増幅をおこなうための増幅器 | |
EP0044153B1 (en) | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise | |
US5451915A (en) | Active filter resonator and system and negative resistance generator usable therein | |
JPH04119705A (ja) | 電圧制御発振器 | |
JP5988662B2 (ja) | 周波数変調発振源およびレーダ装置 | |
CN101179262A (zh) | 滤波器电路装置 | |
US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
US6246864B1 (en) | Wireless microphone use UHF band carrier FM transmitter | |
US20100315140A1 (en) | Compensation Of Phase Lock Loop (PLL) Phase Distribution Caused By Power Amplifier Ramping | |
US4670888A (en) | Frequency modulated modem transmitter | |
US6680653B2 (en) | VCO tuning curve compensated charge pump current synthesizer | |
US4977613A (en) | Fine tuning frequency synthesizer with feedback loop for frequency control systems | |
JP4858868B2 (ja) | 位相ロックループに関する改良 | |
US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
US5341110A (en) | Low phase noise reference oscillator | |
US5301366A (en) | High performance frequency tuning with low cost synthesizer | |
JPS6349935B2 (ja) | ||
US6717476B2 (en) | Modulator | |
US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
US4816782A (en) | Modulation sensitivity correction circuit for voltage-controlled oscillator | |
EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
KR100341622B1 (ko) | 차동 차지펌프를 이용한 위상동기루프의 필터부 | |
US5410277A (en) | Stabilized frequency synthesizer | |
CN112152610B (zh) | 一种具有宽带快速跳频功能的锁相环 | |
JP2911269B2 (ja) | Pll周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050909 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |