JP2001512650A

JP2001512650A - 連続的に高利得で、狭周波数帯域における信号増幅をおこなうための増幅器

Info

Publication number: JP2001512650A
Application number: JP52955999A
Authority: JP
Inventors: マーククルーティア
Original assignee: フィルサーセミコンダクターインク
Priority date: 1997-12-09
Filing date: 1998-12-09
Publication date: 2001-08-21
Anticipated expiration: 2018-12-09
Also published as: DE19882089B4; DE19882089T1; JP4299372B2; CA2224261A1; CA2280878A1; CA2280878C; WO1999030416A1; US6057735A; AU1477799A

Abstract

(57)【要約】本発明は、集積回路を実現するのに好適な高利得の、ハイＱ狭周波数帯域アクティブフィルタを構成するための装置及び方法に関する。ハイＱは、振幅制御ループを有するアクティブフィードバックによって実現される。アクティブフィルタの周波数は、周波数ロックループによって制御される。これら２つの制御ループは、アクティブフィルタ自体の熱雑音を電圧及び周波数の基準と比較することによって、安定動作点を実現する。制御ループは、伝送されるデータと比較して一般的にゆっくりなので、伝送されるデータによってフィルタの動作点を変動させてしまうのを防ぐことができる。

Description

【発明の詳細な説明】連続的に高利得で、狭周波数帯域における信号増幅をおこなうための増幅器本発明は、アクティブフィルタに関し、より具体的には高利得の、狭周波数帯域増幅器に関する。本発明の背景通信システムでは、周波数帯域として知られている無線周波数スペクトルの一部において、信号を送信または受信する。通常、通信システムでは、他の帯域と非常に近接して動作することが強いられる。通信システムの立場に立てば、全ての他の信号は、干渉信号としてみなされる。したがって、通信システムは、他の全ての帯域との干渉を排除しつつ、所望の帯域を使用しようとする。したがって、多くの通信システムの場合、通常、所定の形式のフィルタを使用して、全ての他の干渉を排除しつつ、所望の周波数帯域の情報を使用することができる。これらのフィルタは、通常、バンドパスフィルタ、または帯域制限フィルタと称し、受信器、送信器またはその両者に使用される。実際に、帯域制限フィルタは、周波数選択を必要とするいかなる電気システムにおいても役立つものである。帯域制限フィルタには、多くの利点がある。まず第１に、帯域制限フィルタは、狭周波数帯域とするのに望ましい。すなわち、周波数制限フィルタは、当該フィルタが通過させる所望の帯域外の望ましくない情報を最小限にするように要求される。帯域制限フィルタは、利得を供給するのにも好ましく、信号レベルを増加させる。その理由は、通信システムが、低パワー信号源から送信したり、低パワー信号を受信したりするからである。帯域制限フィルタのある既知の例では、全て受動素子を使用する。この例のフィルタは、受動フィルタと称するものである。一般的に、受動フィルタは、誘導回路及びキャパシタとともに、またはセラミック、水晶、共鳴送信ラインなどの等価分布共鳴構造とともに、またはキャパシタまたは誘導回路を付加した短絡通信ラインなどの特殊な共鳴構造を有するハイブリッド集中素子構造とともに使用されるものとして知られている。受動素子を使用する方法の制限は、受動フィルタが能動素子を備えていないので利得を供給できないことにある。さらに、受動素子の場合、無線周波数においてフィルタの周波数特性を劣化させる程の製造許容誤差があるからである。この周波数特性の劣化のために、フィルタが十分に狭周波数帯域にならなかったり、誤った周波数になってしまったりする。さらに、集積回路の半導体基板上の受動構造は、相対的に大型であり、システムのコストに直接影響する。狭周波数帯域レスポンスと信号利得とを同時に実現するためには、アクティブ（能動）フィルタが望ましい。アクティブフィルタは、少なくと一つの、トランジスタまたはダイオードなどの、利得を供給するためのアクティブ素子を有している。アクティブフィルタは、入出力インピーダンスマッチングの特性によって周波数選択を行う増幅器として実現することができる。したがって、当該増幅器は、他の帯域外干渉を減衰させつつ、狭周波数帯域の周波数スペクトルに利得を提供することができる。既知のアクティブフィルタの一種として、超再生受信機と称するものがある。当該装置は、完全なオフ状態から、増幅状態を介して、発信状態に切り替わる。当該装置が増幅状態を介して発信状態に近づくにつれて、増幅周波数帯域は狭くなる。このため、始動してから、当該装置が狭周波数帯域における増幅をできるようになる時まで、すなわち、装置の利得が飽和して発信が開始するまでには所定の時間を要する。この動作時間、すなわち状態は、帯域制限フィルタ動作にとって望ましい。従来より、超再生受信機の方法には多くの制限が伴っている。まず第１に、所望の増幅状態の間、装置の動作を制御するのは困難である。特に、当該装置は十分に制御されておらず、所望の増幅状態が発信に至らないままになってしまう。このため、一般的に、この装置のパルスがオン・オフされる。このパルス化動作モードは、偽信号応答のサンプリングのため、装置の選択度を制限してしまい、装置を干渉に対して弱くしてしまう。第２に、増幅状態において、当該装置は極めて高感度を実現できるが、同調が困難で、しかも極めて非線型である。これらの原因のため、超再生受信機は、一般的な高特性通信に応用する場合、その有効性は限られたものであった。上記の理由により、高利得の、狭周波数帯域における信号増幅を提供する必要がある。本発明の概要本発明は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅器に関する。本発明の一例は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅器であり、当該増幅器は、第１加算器、アクティブ回路、フィードバック回路、前記アクティブ回路の利得を調整するための第１コントローラ及び前記フィードバック回路の位相を調整するための第２コントローラを備えている。前記第１加算器は、入力信号及びフィードバック信号に応答してアクティブ回路入力信号を生成し、前記アクティブ回路は、前記アクティブ回路入力信号及び利得制御信号に応答して出力信号を生成する。前記フィードバック回路は、前記出力信号及び位相制御信号に応答して、フィードバック信号を生成する。前記第１コントローラは、前記出力信号に応答して、前記利得制御信号を生成する。前記第２コントローラは、前記出力信号に応答して前記位相制御信号を生成する。本発明の他の一例は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅方法であり、アクティブ回路の利得を調整する工程と、フィードバック回路の位相を調整する工程と、を備え、これらの調整によって入力信号を高利得でしかも狭周波数帯域内において増幅することができる。本発明の有利な効果は、入力信号を高利得でしかも狭周波数帯域内で増幅可能なことにある。本発明による増幅器よれば、連続的に高利得な、狭周波数帯域における信号増幅を行う増幅器であって、ａ）入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第１加算器と、ｂ）前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、ｃ）出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、ｄ）前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第１コントローラと、ｅ）出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第２コントローラと、を備えて構成される。本発明による増幅方法によれば、連続的に高利得な、狭周波数帯域における信号増幅を行うための増幅方法であって、ａ）アクティブ回路の利得を調整する利得調整工程と、ｂ）フィードバック回路の位相を調整する位相調整工程と、を備え、ｃ）これらの調整によって高利得で、狭周波数帯域において入力信号の増幅を行う。本発明の他の利点、目的及び特徴は、添付の図面及び請求の範囲とともに、以下の好適実施例の詳細な説明を参照すれば当業者にとって明らかである。図面の簡単な説明以下図面を参照して、本発明の上記及び他の特徴をより詳細に説明する。図１は、本発明の一例を示すブロック図であり、図２は、本発明の他の一例を示すブロック図であり、図３は、本発明のさらに他の一例を示すブロック図であり、図４は、本発明の他の一例のフローチャートであり、図５は、本発明の他の一例のフローチャートであり、図６は、本発明の他の一例のフローチャートである。実施例の詳細な説明本発明は、概略的には、高品質ファクターまたはＱを得ることのできる装置及び方法、集積回路を実現するのに好適な高利得の狭周波数帯アクティブフィルタに関する。ハイＱは、振幅制御ループを有するアクティブフィードバックを使用することによって達成される。アクティブフィルタの周波数制御は、位相ロックループ５２または周波数ロックループを用いて達成される。いずれの制御ループも、アクティブフィルタの熱雑音を電圧及び周波数の基準と比較することによって安定動作点を実現する。制御ループは、伝送されるデータと比較して一般的にゆっくりなので、伝送されるデータによってフィルタの動作点を変動させてしまうのを防ぐことができる。まず初めに、本発明の実施例の構成を説明し、その後、動作方法を説明して、最後に、本発明の種々の有利な点を説明する。図１は、本発明の一例を示している。図に示されている当該装置は、連続的に高利得である、狭周波数帯域における信号増幅を行うための増幅器である。当該増幅器は第１加算器１０と、アクティブ回路１２と、フィードバック回路１４と、アクティブ回路１２の利得を調整するための第１コントローラ１６と、フィードバックループ１４の位相を調整するための第２コントローラ１８と、を備えて構成される。第１加算器１０は、入力信号２０及びフィードバック信号２２に応答する。第１加算器１０は、アクティブ回路入力信号２４を生成する。トランジスタ、ダイオード、または可変利得増幅器などのアクティブ回路１２は、アクティブ回路入力信号２４及び利得制御信号２６に応答する。アクティブ回路１２は、出力信号２８を生成する。フィードバック回路１４は、出力信号２８及び位相制御信号３０に応答して、フィードバック信号２２を生成する。第１コントローラ１６は、出力信号１６に応答して、利得制御信号２６を生成する。第２コントローラ１８は、出力信号２８に応答して、位相制御信号３０を生成する。図２に示す本発明の他の一例の場合、第１及び第２コントローラ１６、１８は、さらに以下の構成要素を備えている。第１コントローラ１６は、受信信号強度表示器３２、狭周波数帯制限フィルタ３４、基準電圧源３６、第２加算器３８、及び第１ループフィルタ４０を備えている。これらの構成要素に関して、以下にさらに詳細に説明する。受信された信号強度表示器３２は、出力信号２８に応答して、ＲＳＳＩ出力信号４２を生成する。狭周波数帯制限フィルタ３４は、ＲＳＳＩ出力信号４２に応答して、帯域制限信号４４を生成する。基準電圧源３６は、基準電圧信号４６を生成する。第２加算器３８は、帯域制限信号４４及び基準電圧信号４６に応答して、振幅エラー信号４８を生成する。振幅エラー信号４８は、基準電圧信号４６と帯域制限信号４４との振幅差に比例する。積分器などの第１ループフィルタ４０は、振幅エラー信号４８に応答する。第１ループフィルタ４０は、利得制御信号２６を生成する。第２コントローラ１８は、基準周波数源５０及び位相ロックループ５２を備えている。代案として、位相ロックループの代わりに、周波数ロックループを使用することもできる。水晶発信器などの基準周波数源５０は、基準周波数信号５４を生成する。位相ロックループ５２が使用される場合、位相ロックループ５２は基準周波数信号５４に応答して、位相制御信号３０を生成する。同様にして、周波数ロックループが使用される場合、周波数ロックループは、基準周波数信号５４に応答して、周波数制御信号３０を生成する。位相ロックループ５２が使用される場合、位相ロックループは、周波数分割器５６、位相比較器５８、及び第２ループフィルタ６０を備えている。周波数分割器５６は、出力信号２８に応答して、分割された周波数信号６２を生成する。位相比較器５８は、基準周波数信号５４及び分割された周波数信号６２に応答して、比較信号６４を生成する。比較信号６４は、基準周波数信号５４と分割された周波数信号６２との周波数差に比例する。積分器などの第２ループフィルタ６０は、比較信号６４に応答して、位相制御信号３０を生成する。周波数ロックループが使用される場合、周波数ロックループは、周波数分割器５６、周波数比較器及び第２ループフィルタ６０を備えている。周波数分割器５６は、出力信号２８に応答して、分割された周波数信号６２を生成する。周波数比較器は、基準周波数信号５４及び分割された周波数信号６２に応答して、比較信号６４を生成する。比較信号６４は、基準周波数信号５４と、分割された周波数信号６２との周波数差に比例する。積分器などの第２ループフィルタ６０は、比較信号６４に応答して、位相制御信号３０を生成する。図３は、本発明のさらに他の一例を示している。当該増幅器は、第１加算器１０、可変利得増幅器、フィードバック回路１４、可変利得増幅器の利得を調整するための第１コントローラ１６、及びフィードバック回路１４の位相を調整するための第２コントローラ１８を備えている。第１加算器１０は、入力信号２０及びフィードバック信号２２に応答して、アクティブ回路入力信号２４を生成する。可変利得増幅器は、アクティブ回路入力信号２４、コース利得制御信号６６、及びファイン制御信号６８に応答して、出力信号２８を生成する。フィードバック回路１４は、出力信号２８、コース位相制御信号７０、及びファイン位相制御信号７２に応答して、フィードバック信号２２を生成する。フィードバック回路１４は、さらに、第１増幅器７４、第２増幅器７６、第３増幅器７８、第４増幅器８０、第１コースディレイスイッチ８２、第２コースディレイスイッチ８３、第３コースディレイスイッチ８４、及びコースディレイスイッチ８６を備えている。第１増幅器７４は、出力信号２８及びファイン位相制御信号７２に応答して、第２増幅器７６への入力信号を生成する。第２増幅器７６は、第２増幅器入力信号８８、ファイン位相制御信号２７に応答して、第３増幅器入力信号９０を生成する。第３増幅器７８は、第３増幅器入力信号９０及びファイン位相制御信号７２に応答して、第４増幅器入力信号９２を生成する。第４増幅器８０は、第４増幅器入力信号９２、ファイン位相制御信号７２に応答して、フィードバック信号２２を生成する。第１コースディレイスイッチ８２は、コース位相制御信号７０に応答して、第１増幅器７４を制御する。第２コースディレイスイッチ８３は、コース位相制御信号７０に応答して、第２増幅器７６を制御する。第３コースディレイスイッチ８４は、コース位相制御信号７０に応答して、第３増幅器７８を制御する。第４コースディレイスイッチ８６は、コース位相制御信号７０に応答して、第４増幅器８０を制御する。第１コントローラ１６は、出力信号２８に応答して、コース利得制御信号６６及びファイン利得制御信号６８を生成する。第１コントローラ１６は、さらに、受信信号強度表示器３２、アナログ−デジタルコンバータ９４、コース利得制御素子９６、バンドギャップ基準電圧源３６、レベルシフター９８、第５演算増幅器１００、第１チャージポンプ１０２、及び第２狭周波数帯制限フィルタ１０４を備えている。受信信号強度表示器３２は、出力信号２８に応答して、ＲＳＳＩ信号４２を生成する。アナログ−デジタルコンバータ９４は、ＲＳＳＩ出力信号４２に応答して、デジタルＲＳＳＩ出力信号１０６を生成する。コース利得制御素子９６は、デジタルＲＳＳＩ出力信号１０６に応答して、コース利得制御信号６６を生成する。バンドギャップ基準電圧源３６は、基準電圧信号４６を生成する。レベルシフター９８は、基準電圧信号４６に応答して、レベルシフトした電圧信号１０８を生成する。第５演算増幅器１００は、レベルシフター信号及びＲＳＳＩ出力信号４２に応答して、第１チャージポンプ入力信号１１０を生成する。第１チャージポンプ１０２は、第１チャージポンプ入力信号１１０及びクロック信号１１２に応答して、第１チャージポンプ出力信号１１４を生成する。第２狭周波数帯制限フィルタ１０４は、第１チャージポンプ出力信号１１４に応答して、ファイン利得制御信号６８を生成する。第２コントローラ１８は、出力信号２８に応答する。第２コントローラ１８は、ファイン位相制御信号７２及びコース位相制御信号７０を生成する。第２コントローラ１８は、水晶基準発信器５０、周波数分割器５６、位相周波数検出器５８、第２チャージポンプ１１６、フィルタ１１８及びロジック付カウンタ１２０を備えている。水晶基準発信器５０は、基準周波数信号５４を生成する。周波数分割器５６は、出力信号２８に応答して、分割された周波数信号６２を生成する。位相周波数検出器は、基準周波数信号５４及び分割された周波数信号６２に応答して、第２チャージポンプ入力信号１２２を生成する。第２チャージポンプ１１６は、第２チャージポンプ入力信号１２２及びクロック信号１１２に応答して、第２チャージポンプ出力信号１２４を生成する。当該フィルタは、第２チャージポンプ出力信号１２４に応答して、ファイン位相制御信号７２を生成する。ロジック付カウンタは、分割された周波数信号６２及び基準周波数信号５４に応答して、コース位相制御信号７０を生成する。次に、動作方法を説明する。図４は、連続的に高利得で、狭周波数帯域における信号増幅を行うための増幅方法を説明するための図である。当該増幅方法は、アクティブ回路１２の利得１２６と、フィードバック回路１４の位相１２８とを調整する工程を備え、利得と位相の調整１３０によって入力信号２４の高利得な狭周波数帯域における増幅が可能となる。図５は、利得調整工程１２６を説明するための図である。ステップ１２６は、以下の工程を備えている。すなわち、ステップ１２６は、ステップ１３２：出力信号２８の信号強度に関連するＲＳＳＩ信号を生成する工程と、ステップ１３４：ＲＳＳＩ信号の雑音帯域をフィルタ処理して、帯域制限信号４４を生成する工程と、ステップ１３６：基準電圧信号４６を生成する工程と、ステップ１３８：基準電圧信号４６を帯域制限信号４４と比較して、エラー信号を生成する工程と、ステップ１４０：エラー信号を積分する工程と、ステップ１４２：エラー信号を積分した値に基づき、振幅制御信号を生成する工程と、ステップ１４４：振幅制御信号の値に基づき、アクティブ回路１２の利得を調整する工程と、を備えている。図６は、位相調整工程１２８を説明するための図である。ステップ１２８は、以下の工程を備えている。すなわち、ステップ１２８は、ステップ１４６：出力信号２８を分割して周波数をより低くすることによって、分割された周波数信号６２を生成する工程と、ステップ１４８：所定の時間間隔に亘って分割周波数信号６２をカウントする工程と、ステップ１５０：カウント結果と、前記と同一の期間にわたって基準の予想カウント数と比較する工程と、ステップ１５２：前記比較の帯域幅を制限する工程と、ステップ１５４：前記帯域制限比較の結果に基づき、フィードバック回路１４のディレイを調整する工程と、を備えている。最後に、本発明の種々の実施例の有利な点を説明する。多数の変形例の説明も含まれている。まず第１に、前記制御ループは増幅器の熱雑音を利用して、増幅器を高利得な狭周波数帯域増幅の状態に維持する。増幅器にフィードバックループを設けているので、発信器の熱雑音電力が増加するにつれて、始動時から熱雑音電力が増大する。しかしながら、本発明によれば、熱雑音を利用して、制御ループによって、増幅器の状態を、発信と等価とはいえないまでも、それに近い状態に維持できるという利点がある。この結果、高利得で狭周波数帯域における増幅が可能となる。さらに、可変利得増幅器は、ファイン（精密）利得調整と、クラッド（粗）または離散的利得調整とを兼ね備えている。ファイン利得調整は、大きな制御電圧に対して、極めて制限的な利得調整が可能である。この利得調整は、増幅器を正確な利得制御値に到達させるのに有効である。離散的利得調整は、ファイン利得調整の制御範囲内で、増幅器の利得を所定の値に設定するのに使用される。離散的利得調整は、切り換え可能な性質を有し、低雑音アナログ制御に基づくものでもないので、雑音除去を可能にする。離散的利得調整の必要性及び必要な離散値数は、実現される精度およびＱ値に依存するとともに、使用される集積回路による処理の精度に依存する。受信信号強度表示器（ＲＳＳＩ）出力の帯域幅を制限するためのフィルタを用いることによって、ＲＳＳＩが生成する雑音及び高次高調波を制限することができる。付随的に、アナログ−デジタルコンバータ９４を用いて離散的工程において増幅器の出力を測定することによって、離散的工程において、積分器が制御するファイン調整領域内に利得を調整できるといった利点がある。生成またはフィルタ処理される信号の周波数は、フィードバック回路１４のディレイによって制御される。集積回路の場合、特定のフィードバックを用いずにこのディレイを正確に実現することは困難である。本発明の好適な実施例によれば、所定の物理的な手段を使用してディレイの範囲を制限することができ、発生しうる増幅周波数の範囲を制限することができる。実際の制限は、所定の集積回路プロセスにおいて達成可能な許容誤差を考慮しなければならない。応用によっては、本発明で使用されているファイン周波数調整は、さまざまな方法で実現される。低位相雑音信号源が望ましい場合、基準となる水晶発信器は、位相ロックループ（ＰＬＬ）５２とともに使用されるべきである。この種の回路は、集積回路の外部に水晶自体と必要なＰＬＬローパスループフィルタの一部のみを設けることで、集積回路の形態で容易に実現することができる。最も簡単な形態の場合、所望出力周波数の定整数の約数を基準にすることができる。本発明によるさらに進んだ変形例の場合、例えば、部分ＮシンセサイザベースのＰＬＬを用いて実現される、有理数を含む多数の約数分割比を実現可能な可変ＰＬＬで基準を決定することもできる。例えば、あまり需要のない応用例など、増幅器の内部位相ノイズが応用の要件でない場合、周波数制御ループを簡単な周波数ロックループ（ＦＬＬ）に簡易化することができる。この種のループは、所定の長時間に亘って出力周波数をカウントして、その結果を、同一の期間に亘って基準周波数に関して同様にカウントした場合と比較する。この比較は、最も簡単な形態で使用され、フィードバック回路１４のディレイを増加または減少させる調整の決定を行い、正確な出力周波数を実現する。出力周波数の許容誤差は、ほぼ百万分の１の水晶精度、またはこの値よりも大きなカウント間隔の逆数である。一般的に、低ノイズファイン周波数制御ループは、周波数を増加または減少させて調整する集積回路のチャージポンプとともに構築される。付加的な精密位相調整は、多くの方法によって実現される。一つの方法では、ディレイ調整素子としての、バックバイアスにおけるバイポーラトランジスタ接合などの電圧可変キャパシタンスを使用する。振幅制御ループと同様にして、ディレイもファイン（精密）調整及びクラッド（粗）調整が可能である。クラッド調整の場合には離散的手段によって調整が行われ、ファイン調整の場合には大電圧によって制御され、ファインディレイ調整を制御する。これが最も雑音を除去可能な方法である。また、クラッド調整の要件、及びクラッド調整のレベル数は、適用の精度、及び使用される集積回路プロセスの許容誤差によって決定される。上記の全ての調整は、適用に応じて、クラッド離散的工程及びファインバーニア工程において行われる必要がある。このことは、本発明の一般性を何ら変更するものではない。フィードバックフィルタは、ＬＣフィルタなどのいかなる形式のバンドパスフィルタによっても実現可能である。さらに、増幅器は、同調増幅器とすることもできる。さらに、明細書全体に亘って、フィードバック回路１４のディレイを変更することは、フィードバック回路１４の位相を変更することに機能的に等価である。以下の請求の範囲において規定される本発明の範囲を逸脱することなく、上記の本発明に関する特定の実施例に対して、種種の変形、変更及び応用を行うことができる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims

【特許請求の範囲】１．連続的に高利得な、狭周波数帯域における信号増幅を行う増幅器であって、ａ）入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第１加算器と、ｂ）前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、ｃ）出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、ｄ）前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第１コントローラと、ｅ）出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第２コントローラと、を備えている増幅器。２．前記アクティブ回路が、可変利得増幅器である請求項１に記載の増幅器。３．請求項１に記載の増幅器であって、前記第１コントローラが：ａ）前記出力信号に応答して、ＲＳＳＩ出力信号を生成する受信信号強度表示器と、ｂ）ＲＳＳＩ出力信号に応答して、帯域制限信号を生成する帯域制限フィルタと、ｃ）基準電圧信号を生成する基準電圧源と、ｄ）前記帯域制限信号及び前記基準電圧信号に応答して、前記電圧基準信号と前記帯域制限信号との振幅差に比例する振幅エラー信号を生成する第２加算器と、ｅ）前記振幅エラー信号に応答して、前記利得制御信号を生成する第１ループフィルタと、を備えている増幅器。４．前記第１ループフィルタが積分器である請求項３に記載の増幅器。５．請求項１に記載の増幅器であって、前記第２コントローラが、ａ）基準周波数信号を生成する基準周波数源と、ｂ）前記基準周波数信号に応答して、前記位相制御信号を生成する位相ロックループと、を備えている増幅器。６．請求項５に記載の増幅器であって、前記基準周波数源が水晶発信器である増幅器。７．請求項５に記載の増幅器であって、前記位相ロックループが、ａ）前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、ｂ）前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する位相比較器と、ｃ）前記比較信号に応答して、前記位相制御信号を生成する第２ループフィルタと、を備えている増幅器。８．請求項７に記載の増幅器であって、前記第２ループフィルタが積分器である増幅器。９．請求項１に記載の増幅器であって、前記第２コントローラが、ａ）基準周波数信号を生成する基準周波数源と、ｂ）前記基準周波数信号に応答して、前記位相制御信号を生成する周波数ロックループと、を備えている増幅器。１０．請求項９に記載の増幅器であって、前記基準周波数源が水晶発信器である増幅器。１１．請求項９に記載の増幅器であって、前記周波数ロックループが、ａ）前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、ｂ）前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する周波数比較器と、ｃ）前記比較信号に応答して、前記位相制御信号を生成する第２ループフィルタと、を備えている増幅器。１２．請求項１１に記載の増幅器であって、前記第２ループフィルタが、積分器である増幅器。１３.連続的に高利得な、狭周波数帯域における信号増幅を行う増幅器であって、ａ）入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第１加算器と、ｂ）前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、ｃ）出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、ｄ）前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第１コントローラと、を備え、当該第１コントローラが、さらにｉ）前記出力信号に応答して、ＲＳＳＩ出力信号を生成する受信信号強度表示器と、 ii）ＲＳＳＩ出力信号に応答して、帯域制限信号を生成する帯域制限フィルタと、 iii）基準電圧信号を生成する基準電圧源と、 iv）前記帯域制限信号及び前記基準電圧信号に応答して、前記電圧基準信号と前記帯域制限信号との振幅差に比例する振幅エラー信号を生成する第２加算器と、ｖ）前記振幅エラー信号に応答して、前記利得制御信号を生成する第１ループフィルタと、を備え、前記増幅器が、さらにｅ）出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第２コントローラを備え、当該第２コントローラが、さらにｉ）基準周波数信号を生成する基準周波数源と、 ii）前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、 iii）前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する位相比較器と、 iv）前記比較信号に応答して、前記位相制御信号を生成する第２ループフィルタと、を備えている増幅器。１４．請求項１３に記載の増幅器であって、前記第１及び第２ループフィルタが積分器である増幅器。１５.連続的に高利得な、狭周波数帯域における信号増幅を行う増幅器であって、ａ）入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第１加算器と、ｂ）前記アクティブ回路入力信号及び利得制御信号に応答して、出力信号を生成するアクティブ回路と、ｃ）出力信号及び位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、ｄ）前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第１コントローラと、を備え、当該第１コントローラが、さらにｉ）前記出力信号に応答して、ＲＳＳＩ出力信号を生成する受信信号強度表示器と、 ii）ＲＳＳＩ出力信号に応答して、帯域制限信号を生成する帯域制限フィルタと、 iii）基準電圧信号を生成する基準電圧源と、 iv）前記帯域制限信号及び前記基準電圧信号に応答して、前記電圧基準信号と前記帯域制限信号との振幅差に比例する振幅エラー信号を生成する第２加算器と、ｖ）前記振幅エラー信号に応答して、前記利得制御信号を生成する第１ループフィルタと、を備え、前記増幅器が、さらにｅ）出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第２コントローラを備え、当該第２コントローラが、さらにｉ）基準周波数信号を生成する基準周波数源と、 ii）前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、 iii）前記基準周波数信号及び前記分割周波数信号に応答して、前記基準周波数信号と前記分割周波数信号との周波数差に比例する比較信号を生成する周波数比較器と、 iv）前記比較信号に応答して、前記位相制御信号を生成する第２ループフィルタと、を備えている増幅器。１６．請求項１５に記載の増幅器であって、前記第１及び第２ループフィルタが積分器である増幅器。１７．連続的に高利得な、狭周波数帯域における信号増幅を行う増幅器であって、ａ）入力信号及びフィードバック信号に応答して、アクティブ回路入力信号を生成する第１加算器と、ｂ）前記アクティブ回路入力信号、コース利得制御信号及びファイン利得制御信号に応答して、出力信号を生成する可変利得増幅器と、ｃ）出力信号、コース位相制御信号及びファイン位相制御信号に応答して、フィードバック信号を生成するフィードバック回路と、を備え、当該フィードバック回路が、さらにｉ）前記出力信号及び前記ファイン位相制御信号に応答して、第２増幅器入力信号を生成する第１増幅器と、 ii）前記第２増幅器入力信号及び前記ファイン位相制御信号に応答して、第３増幅器入力信号を生成する第２増幅器と、 iii）前記第３増幅器入力信号及びファイン位相制御信号に応答して、第４増幅器入力信号を生成する第３増幅器と、 iv）前記第４増幅器入力信号及び前記ファイン位相制御信号に応答して、前記フィードバック信号を生成する第４増幅器と、ｖ）前記コース位相制御信号に応答して、前記第１増幅器を制御する第１コースディレイスイッチと、 vi）前記コース位相制御信号に応答して、前記第２増幅器を制御する第２コースディレイスイッチと、 vii）前記コース位相制御信号に応答して、第３増幅器を制御する第３コースディレイスイッチと、 viii）前記コース位相制御信号に応答して、第４増幅器を制御する第４コースディレイスイッチと、を備え、前記増幅器が、さらにｄ）前記出力信号に応答して、前記利得制御信号を生成して、前記アクティブ回路の利得の調整を行う第１コントローラを備え、当該第１コントローラが、さらにｉ）前記出力信号に応答して、ＲＳＳＩ出力信号を生成する受信信号強度表示器と、 ii）ＲＳＳＩ出力信号に応答して、デジタルＲＳＳＩ出力信号を生成するアナログ−デジタルコンバータと、 iii）前記デジタルＲＳＳＩ出力信号に応答して、コース利得制御信号を生成するコース利得制御素子と、 iv）基準電圧信号を生成するバンドギャップ基準電圧源と、 v）前記基準電圧信号に応答して、レベルシフタ電圧信号を生成するレベルシフタと、 vi）前記レベルシフタ信号及び前記ＲＳＳＩ出力信号に応答して、第１チャージポンプ入力信号を生成する第５演算増幅器と、 vii）前記第１チャージポンプ入力信号及びクロック信号に応答して、第１チャージポンプ出力信号を生成する第１チャージポンプと、 viii）前記第１チャージポンプ出力信号に応答して、前記ファイン利得制御信号を生成する帯域制限フィルタと、を備え、前記増幅器が、さらにｅ）出力信号に応答して、位相制御信号を生成して、前記フィードバック回路の位相の調整を行う第２コントローラを備え、当該第２コントローラが、さらにｉ）基準周波数信号を生成する水晶基準発信器と、 ii）前記出力信号に応答して、分割周波数信号を生成する周波数分割器と、 iii）前記基準周波数信号及び前記分割周波数信号に応答して、第２チャージポンプ入力信号を生成する位相周波数検出器と、 iv）第２チャージポンプ入力信号及びクロック信号に応答して、第２チャージポンプ出力信号を生成する第２チャージポンプと、 v）前記第２チャージポンプ出力信号に応答して、前記ファイン位相制御信号を生成するフィルタと、 vi）分割周波数信号及び基準周波数信号に応答して、前記コース位相制御信号を生成するロジック付カウンタと、を備えている増幅器。１８．連続的に高利得な、狭周波数帯域における信号増幅を行うための増幅方法であって、ａ）アクティブ回路の利得を調整する利得調整工程と、ｂ）フィードバック回路の位相を調整する位相調整工程と、を備え、ｃ）これらの調整によって高利得で、狭周波数帯域において入力信号の増幅を行う増幅方法。１９．請求項１８に記載の増幅方法であって、前記利得調整工程が、ａ）出力信号の信号強度に関連するＲＳＳＩ信号を生成する工程と、ｂ）前記ＲＳＳＩ信号のノイズ帯域をフィルタ処理して、帯域制限信号を生成する工程と、ｃ）基準電圧信号を生成する工程と、ｄ）前記基準電圧信号を前記帯域制限信号と比較して、エラー信号を生成する工程と、ｅ）前記エラー信号を積分する工程と、ｆ）前記エラー信号の積分値に基づき、振幅制御信号を生成する工程と、ｇ）前記振幅制御信号の値に基づき、前記アクティブ回路の利得を調整する工程と、を備えている増幅方法。２０．請求項１８に記載の増幅方法であって、前記位相調整工程が、ａ）出力信号を分周して低周波数にすることによって、分割周波数信号を生成する工程と、ｂ）所定の時間に亘って、分割周波数信号をカウントする工程と、ｃ）前記カウントの結果を、前記所定時間と同一の時間に亘って予想される基準カウント値と比較する工程と、ｄ）前記比較を行う帯域を制限する工程と、ｅ）前記帯域制限された比較の結果に基づき、フィードバック回路のディレイを調整する工程と、を備えている増幅方法。２１．連続的に高利得な、狭周波数帯域における信号増幅を行うための増幅方法であって、ａ）アクティブ回路の利得を調整する利得調整工程と、ｂ）フィードバック回路の位相を調整する位相調整工程と、を備え、ｃ）これらの調整によって高利得で、狭周波数帯域において入力信号の増幅を行い、ｄ）前記利得調整工程が、さらにｉ）出力信号の信号強度に関連するＲＳＳＩ信号を生成する工程と、 ii）前記ＲＳＳＩ信号のノイズ帯域をフィルタ処理して、帯域制限信号を生成する工程と、 iii）基準電圧信号を生成する工程と、 iv）前記基準電圧信号を前記帯域制限信号と比較して、エラー信号を生成する工程と、ｖ）前記エラー信号を積分する工程と、 vi）前記エラー信号の積分値に基づき、振幅制御信号を生成する工程と、 vii）前記振幅制御信号の値に基づき、前記アクティブ回路の利得を調整する工程と、を備え、ｅ）前記位相調整工程が、ｉ）出力信号を分周して低周波数にすることによって、分割周波数信号を生成する工程と、 ii）所定の時間に亘って、分割周波数信号をカウントする工程と、 iii）前記カウントの結果を、前記所定時間と同一の時間に亘って予想される基準カウント値と比較する工程と、 iv）前記比較を行う帯域を制限する工程と、ｖ）前記帯域制限された比較の結果に基づき、フィードバック回路のディレイを調整する工程と、を備えている増幅方法。