JPH0631947A

JPH0631947A - 圧電素子駆動回路の温度補償方式

Info

Publication number: JPH0631947A
Application number: JP4191058A
Authority: JP
Inventors: Koichi Minami; 康一南
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1992-07-17
Filing date: 1992-07-17
Publication date: 1994-02-08

Abstract

(57)【要約】【目的】圧電素子駆動回路の温度上昇により圧電素子
電圧が低下することを補償すること。【構成】トランスもしくはインダクタ１は、スイッチ
ング手段２により制御されて、圧電素子Ｍに放出する電
気エネルギーを蓄積するとともに圧電素子Ｍの残留エネ
ルギーを蓄積し電源Ｅ側に戻す。圧電素子Ｍはトランス
もしくはインダクタ１が放出する電気エネルギーを機械
的変位に変換して印字ワイヤ等の負荷を駆動する。補償
手段５は圧電素子駆動回路の回路素子の温度が上昇し上
記トランスもしくはインダクタ１に流れる電流が減少し
たとき、トランスもしくはインダクタ１にエネルギーを
蓄積する時間を長くすることによりトランスもしくはイ
ンダクタ１に蓄積されるエネルギーを増加させ、圧電素
子Ｍの充電電圧低下を補償する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はドットインパクト型プリ
ンタの印字ワイヤの駆動等に用いられる圧電素子駆動回
路の温度補償方式に関し、特に、本発明は回路素子の温
度変化による圧電素子の充電電圧変化を補償することが
できる圧電素子駆動回路の温度補償方式に関するもので
ある。

【０００２】

【従来の技術】図１０は本発明の前提となるトランスを
用いた圧電素子の駆動回路を示す図である。同図におい
て、Ｅは電源、Ｔ１はトランス、Ｍは印字ワイヤ駆動用
の圧電素子、ＴＲ１およびＴＲ２はトランジスタ、Ｄ１
およびＤ２はダイオード、Ａ１およびＡ２はトランジス
タ駆動バッファ、Ｓ１１は充電信号、Ｓ１２は放電信号
である。

【０００３】図１１は図１０に示す駆動回路の動作を示
すタイムチャートであり、（ａ）は充電信号Ｓ１１，
（ｂ）は放電信号Ｓ１２，（ｃ）はトランスＴ１の１次
側電流ｉ１，（ｄ）はトランスＴ１の２次側電流ｉ２，
（ｅ）は圧電素子Ｍの電圧ＶＭ１である。次に、図１０
および図１１を用いて図１０の圧電素子駆動回路の動作
を説明する。

【０００４】図１０において、図示しない制御回路より
印字パターンに応じて印字ワイヤ駆動信号が出力される
と、図１０の圧電素子駆動回路に図１１（ａ）に示す充
電信号Ｓ１１が加わる。充電信号Ｓ１１はトランジスタ
駆動バッファＡ１を介してトランジスタＴＲ１のゲート
に加わり、トランジスタＴＲ１はオンになる。トランジ
スタＴＲ１がオンになると、「電源Ｅ→トランスＴ１の
１次側→トランジスタＴＲ１→電源Ｅ」の経路で電流が
流れ、トランスＴ１の１次側には図１１（ｃ）に示すよ
うに電流ｉ１が流れる。ここで、充電信号の幅をｔ、電
源電圧をＥ、トランス１次側のインダクタンスをＬ１と
すると、トランスＴ１の１次側の電流のピーク値ｉｐは
ｉｐ＝Ｅ・ｔ／Ｌ１となる。

【０００５】充電信号Ｓ１１がオフになると、トランジ
スタＴＲ１がオフになるため、トランスＴ１の１次側に
流れていた電流ｉ１はトランスＴ１の２次側に転流し、
トランスＴ１の２次側には図１１（ｄ）に示す電流ｉ２
が流れる。この電流ｉ２は「トランスＴ１の２次側→圧
電素子Ｍ→ダイオードＤ２→トランスＴ１の２次側」の
経路で流れ、図１１（ｅ）に示すように圧電素子Ｍの端
子電圧ＶＭ１は上昇する。すなわち、トランスＴ１の１
次側に流れていた電流によるエネルギーはトランスＴ１
やダイオードＤ２等によるロスを除いた部分が圧電素子
Ｍに移動し、圧電素子Ｍの端子電圧として現れる。

【０００６】圧電素子Ｍは電圧が印加されると機械的に
変位し、アクチュエータ部を介して印字ワイヤを駆動
し、印刷用紙にドットを印字する。次いで、前述した図
示しない制御回路より、図１１（ｂ）に示す放電信号Ｓ
１２が加わると、トランジスタＴＲ２がオンになり、圧
電素子Ｍに蓄積されていた電荷は、「圧電素子Ｍ→トラ
ンスＴ１の２次側→トランジスタＴＲ２→圧電素子Ｍ」
の経路で放電し、圧電素子Ｍの端子電圧ＶＭ１は図１１
（ｅ）に示すように低下する。

【０００７】圧電素子Ｍの端子電圧ＶＭ１がほぼ０にな
った時点で放電信号Ｓ１２はオフとなり、トランジスタ
ＴＲ２はオフとなる。トランジスタＴＲ２がオフとなる
と、トランスＴ１の２次側に流れていた電流はトランス
Ｔ１の１次側に転流し、「トランスＴ１の１次側→電源
Ｅ→ダイオードＤ１→トランスＴ１の１次側」の経路で
流れる。一般に電源Ｅには容量の大きなコンデンサが設
けられており、上記放電により生じた余分の電荷は電源
Ｅに設けられたコンデンサに戻される。また、圧電素子
Ｍに蓄積されていたエネルギーが放電することにより、
圧電素子の機械的変位は元に戻る。

【０００８】図１２は本発明の前提となるインダクタを
用いた圧電素子の駆動回路を示す図である。同図におい
て、Ｅは電源、Ｌ１１はインダクタ、Ｍ１１は印字ワイ
ヤ駆動用の圧電素子、ＴＲ１１ないしＴＲ６１はトラン
ジスタ、Ｄ１１ないしＤ４１はダイオード、Ａ１１ない
しＡ４１はトランジスタ駆動バッファ、Ｒ１１ないしＲ
４１は抵抗、Ｓ１１は充電信号、Ｓ１２は放電信号であ
る。

【０００９】図１３は図１２に示す駆動回路の動作を示
すタイムチャートであり、（ａ）は充電信号Ｓ１１，
（ｂ）は放電信号Ｓ１２，（ｃ）は電源Ｅの電流ｉ１，
（ｄ）は圧電素子Ｍ１１の電流ｉ２，（ｅ）は圧電素子
Ｍ１１の電圧ＶＭ２である。次に、図１２および図１３
を用いて図１２の圧電素子駆動回路の動作を説明する。

【００１０】図１２において、前記したのと同様に、図
１３（ａ）に示す充電信号Ｓ１１が加わると、充電信号
Ｓ１１はトランジスタ駆動バッファＡ１１およびＡ４１
を介してトランジスタＴＲ５１およびＴＲ２１に加わ
り、トランジスタＴＲ１１およびＴＲ２１はオンにな
る。トランジスタＴＲ１１およびＴＲ２１がオンになる
と、「電源Ｅ→トランジスタＴＲ１１→インダクタＬ１
１→トランジスタＴＲ２１→電源Ｅ」の経路で電流が流
れ、インダクタＬ１１には図１３（ｃ）に示すように電
流ｉ１が流れる。ここで、充電信号の幅をｔ、電源電圧
をＥ、インダクタのインダクタンスをＬ１とすると、図
１０の場合と同様、インダクタＬ１１の電流のピーク値
ｉｐはｉｐ＝Ｅ・ｔ／Ｌ１となる。

【００１１】充電信号Ｓ１１がオフになると、トランジ
スタＴＲ２１，ＴＲ５１およびＴＲ１１がオフになるた
め、インダクタＬ１１に流れていた電流は「インダクタ
Ｌ１１→ダイオードＤ３１→圧電素子Ｍ１１→ダイオー
ドＤ４１→インダクタＬ１１」の経路で図１３（ｄ）に
示す電流ｉ２が流れ、図１３（ｅ）に示すように圧電素
子Ｍ１１の端子電圧ＶＭ２は上昇する。

【００１２】その結果、図１０の駆動回路の場合と同
様、圧電素子Ｍ１１は機械的に変位し、印刷用紙にドッ
トを印字する。次いで、図１３（ｂ）に示すように放電
信号Ｓ１２が図１２の回路に加わると、トランジスタＴ
Ｒ６１，ＴＲ３１およびＴＲ４１がオンになり、圧電素
子Ｍ１１に蓄積されていた電荷は、「圧電素子Ｍ１１→
トランジスタＴＲ３１→インダクタＬ１１→トランジス
タＴＲ４１→圧電素子Ｍ１１」の経路で放電し、圧電素
子Ｍ１１の端子電圧ＶＭ２は図１３（ｅ）に示すように
低下する。

【００１３】圧電素子Ｍ１１の端子電圧ＶＭ２がほぼ０
になった時点で放電信号Ｓ１２はオフとなり、トランジ
スタＴＲ６１，ＴＲ３１およびＴＲ４１はオフとなる。
トランジスタＴＲ６１，ＴＲ３１およびＴＲ４１がオフ
となると、インダクタＬ１１に流れていた電流は「イン
ダクタＬ１１→ダイオードＤ１１→電源Ｅ→ダイオード
Ｄ２１→インダクタＬ１１」の経路で流れ、圧電素子Ｍ
１１に蓄積されていた余分のエネルギーは電源Ｅに戻さ
れる。また、圧電素子Ｍ１１に蓄積されていたエネルギ
ーが放電することにより、圧電素子の機械的変位は元に
もどる。

【００１４】

【発明が解決しようとする課題】ところで、図１０およ
び図１２のトランスあるいはインダクタを用いた圧電素
子駆動回路の説明においては、トランスあるいはインダ
クタに流れる電流のピーク値をｉｐ＝Ｅ・ｔ／Ｌ１とし
たが、この電流は正確には、ｉ＝Ｅ／Ｒ（１−
ｅ ^-Rt/L1）であり（Ｒは充電回路の抵抗値）、この電流
ｉは圧電素子の充電電圧に対応しており、この電流ｉが
下がると充電電圧も下がる。

【００１５】電流値ｉが下がる要因の一つは、上記式か
ら明らかなように、充電回路の抵抗値Ｒの増加である。
充電回路の抵抗値Ｒは大部分がトランスあるいはインダ
クタの直流抵抗と、トランジスタのオン抵抗である。そ
して、圧電素子の駆動が連続すると、トランスあるいは
インダクタ、トランジスタの温度は上昇するが、１００
ｄｅｇの温度上昇に対して、トランスあるいはインダク
タの直流抵抗は約４０％、トランジスタのオン抵抗は約
１００％増加する。

【００１６】従って、上記のように、回路素子の温度上
昇により、圧電素子の充電電圧が下がると、圧電素子に
接続された移動体の駆動量が小さくなる。例えば、上記
圧電素子をプリント・ヘッドの駆動に用いる場合には、
各圧電素子に接続された各ヘッド・ピンは圧電素子に充
電される電圧値に比例して伸び縮みするが、上記のよう
に、圧電素子の電圧が低下すると、ヘッド・ピンの突出
量に差が生じ、印字に濃淡が生ずる等、印字品質の低下
を招く恐れがある。

【００１７】本発明は上記した従来技術の欠点を改善す
るためになされたものであつて、圧電素子駆動回路の温
度上昇により圧電素子電圧が低下することを補償するこ
とにより、印字品質の低下等を防止することができる圧
電素子駆動回路の温度補償方式を提供することを目的と
する。

【００１８】

【課題を解決するための手段】図１は本発明の基本構成
図である。上記課題を解決するため本発明の請求項１の
発明は、圧電素子Ｍに放出する電気エネルギーを蓄積す
るとともに圧電素子Ｍの残留エネルギーを蓄積し電源Ｅ
側に戻すトランスもしくはインダクタ１と、制御信号に
基づきトランスもしくはインダクタ１のエネルギーの蓄
積および放出を制御するスイッチング手段２と、電気エ
ネルギーを機械的変位に変換して印字ワイヤ等の負荷を
駆動する圧電素子Ｍを備え、制御信号に基づき電源Ｅよ
りエネルギーをトランスもしくはインダクタ１に蓄積
し、トランスもしくはインダクタ１に蓄積されたエネル
ギーを圧電素子Ｍに放出して圧電素子Ｍを駆動する圧電
素子駆動回路の温度補償方式において、圧電素子駆動回
路の回路素子の温度が上昇し上記トランスもしくはイン
ダクタ１に流れる電流が減少したとき、電源Ｅよりトラ
ンスもしくはインダクタ１にエネルギーを蓄積する時間
を長くすることにより圧電素子Ｍの充電電圧低下を補償
する補償手段５を設けたものである。

【００１９】本発明の請求項２の発明は、請求項１の発
明において、圧電素子駆動回路の回路素子に温度検出手
段３を設け、温度検出手段３の出力に基づき、上記トラ
ンスもしくはインダクタ１にエネルギーを蓄積する時間
を変化させるようにしたものである。本発明の請求項３
の発明は、請求項１の発明において、トランスもしくは
インダクタ１に流れる電流を検出する手段４を設け、検
出された電流に基づき上記トランスもしくはインダクタ
１にエネルギーを蓄積する時間を変化させるようにした
ものである。

【００２０】

【作用】圧電素子駆動回路の回路素子の温度が上昇する
と、トランスもしくはインダクタ１等の抵抗が増加し
て、圧電素子の充電時、圧電素子を充電するエネルギー
を蓄積するトランスもしくはインダクタ１に蓄積される
エネルギーが減少し、圧電素子の充電電圧が低下する。

【００２１】本発明の請求項１の発明においては、圧電
素子駆動回路の回路素子の温度が上昇し上記トランスも
しくはインダクタ１に流れる電流が減少したとき、電源
Ｅよりトランスもしくはインダクタ１にエネルギーを蓄
積する時間を長くすることにより圧電素子Ｍの充電電圧
低下を補償する補償手段５を設けたので、圧電素子駆動
回路の回路素子の温度が上昇しても、圧電素子に充電さ
れる電圧の低下を補償することができる。

【００２２】本発明の請求項２の発明においては、圧電
素子駆動回路の回路素子に温度検出手段３を設け、温度
検出手段３の出力に基づき、上記トランスもしくはイン
ダクタ１にエネルギーを蓄積する時間を変化させるよう
にしたので、請求項１と同様の効果を得ることができ
る。本発明の請求項３の発明においては、トランスもし
くはインダクタ１に流れる電流を検出する手段４を設
け、検出された電流に基づき上記トランスもしくはイン
ダクタ１にエネルギーを蓄積する時間を変化させるよう
にしたので、請求項１と同様の効果を得ることができ
る。

【００２３】

【実施例】図２は本発明の第１の実施例のシステム構成
を示す図であり、同図において、１１は圧電素子駆動回
路のトランジスタの温度を検出するサーミスタであり、
例えば、図４に示すように、前記した図１０の圧電素子
駆動回路の圧電素子駆動トランジスタＴＲ１，ＴＲ２の
ヒート・シンクＨＴに取り付けられている。

【００２４】また、１２はサーミスタの温度に応じた
「１，０」出力を発生する検出回路、１４は検出回路１
２の出力を読み込む入力ポート、１５はサーミスタ１１
により検出された圧電素子駆動回路のトランジスタの温
度に応じた圧電素子の充電時間を求めるプロセッサであ
る。１６はプロセッサ１５における演算結果を出力する
出力ポート、１７は前記した図１０あるいは図１２に示
した圧電素子駆動回路、１８は圧電素子駆動回路１７に
より駆動される圧電素子、１９はデータ等を格納するＲ
ＡＭ，２０はプログラム等を格納するＲＯＭ、２１はプ
ロセッサ１８に対してタイマ割り込み信号を発生するタ
イマ、２２は共通バスである。

【００２５】図３は図２におけるサーミスタ１１と検出
回路１２の回路構成を示す図であり、同図において、１
１は図３に示したサーミスタ、Ｃ１ないしＣ４はコンパ
レータであり、電源電圧ＶCCを抵抗Ｒ２ないしＲ６によ
り分圧した設定電圧と、サーミスタ１１と抵抗Ｒ１によ
り分圧される電圧を比較し、サーミスタ１１の温度が上
昇しその抵抗値が下がると、コンパレータＣ１ないしＣ
４は出力ＴＨＳＮＳ０ないしＴＨＳＮＳ３に、順次、ハ
イレベルの出力信号を発生する。

【００２６】同図において、圧電素子駆動回路の温度が
低く、サーミスタ１１の抵抗値が大きい時には、抵抗Ｒ
１とサーミスタ１１の接続点の電位は高いので、全ての
コンパレータＣ１ないしＣ４の出力はローレベルであ
る。サーミスタ１１の温度が上昇すると、サーミスタ１
１の抵抗値は下がり、まず、コンパレータＣ１が出力を
発生しその出力ＴＨＳＮＳ０は「１」となる。

【００２７】サーミスタ１１の温度が更に上昇すると、
サーミスタ１１と抵抗Ｒ１の接続点の電圧がさらに低下
し、続いてコンパレータＣ２が出力を発生しその出力Ｔ
ＨＳＮＳ１は「１」となる。以下、同様にして、サーミ
スタ１１の温度上昇に応じて、コンパレータＣ３，Ｃ４
が順次出力を発生して、その出力ＴＨＳＮＳ２およびＴ
ＨＳＮＳ３は「１」となる。

【００２８】図５は図２のＲＡＭ１９もしくはＲＯＭ２
０に格納されている検出回路１４の出力と圧電素子の充
電時間（前記した図１１あるいは図１３の（ａ）参照）
の関係を記憶したテーブルの概略構成を示す図であり、
プロセッサ１５は同図に示すテーブルを参照して、圧電
素子の充電時間を求める。同図に示すように、サーミス
タ１１の温度が上昇して、検出回路１２の出力ＴＨＳＮ
Ｓ０ないしＴＨＳＮＳ３が順次「１」になると、それに
応じて圧電素子の充電時間は長くなる。

【００２９】図６は図２のプロセッサ１５における圧電
素子の充電放電制御の処理を示すフローチャートであ
り、同図を用いて図２ないし図４に示した本発明の第１
の実施例について説明する。ステップＳ１において、プ
ロセッサ１５は検出回路１２の出力を入力ポート１４よ
り読込み、ステップＳ２において図５に示したテーブル
を参照して、検出回路１２の出力ＴＨＳＮＳ０ないしＴ
ＨＳＮＳ３より圧電素子の充電時間を求める。

【００３０】ステップＳ３においてプロセッサ１５は出
力ポート１６に圧電素子充電信号（図１１あるいは図１
３の（ａ）参照）を出力するとともに、図５のテーブル
より求めた圧電素子の充電時間をタイマ２１にセットす
る。タイマ２１は上記プロセッサ１５の充電時間のセッ
トに応じてタイム・カウントを開始し、タイマに設定さ
れた時間が経過するとプロセッサ１５に割り込み信号を
発生する。

【００３１】タイマ２１からの割り込み信号がプロセッ
サ１５に入力されると、プロセッサ１５はステップＳ４
において圧電素子の充電信号をクリアする。ステップＳ
５において、プロセッサ１５は圧電素子の充電電圧保持
時間に相当する値（図１１あるいは図１３において、充
電信号（ａ）がオフになってから放電信号（ｂ）がオン
になるまでの期間）をタイマ２１にセットする。タイマ
２１は上記プロセッサ１５の保持時間のセットに応じて
タイム・カウントを開始し、タイマに設定された時間が
経過するとプロセッサ１５に割り込み信号を発生する。

【００３２】ステップＳ６において、タイマ２１からの
割り込み信号により、プロセッサ１５は出力ポート１６
に放電信号（図１１あるいは図１３の（ｂ）参照）を出
力し、放電時間に相当する値をタイマ２１にセットす
る。タイマ２１は上記と同様、プロセッサ１５の放電時
間のセットに応じてタイム・カウントを開始し、タイマ
に設定された時間が経過するとプロセッサ１５に割り込
み信号を発生する。

【００３３】ステップＳ７において、タイマ２１からに
割り込み信号により、プロセッサ１５は放電信号をクリ
アする。以上のように、本実施例においては、圧電素子
駆動回路のトランジスタの温度をサーミスタ１１により
検出し、サーミスタ１１により検出されたトランジスタ
の温度が上昇したとき、圧電素子駆動回路の充電時間を
長くしているので、圧電素子駆動回路の温度上昇により
圧電素子電圧が低下することを補償することができ、プ
リンタにおける印字品質の低下を防止することが可能と
なる。

【００３４】図７は本発明の第２の実施例を示す図であ
り、同図は図１０に示した圧電素子駆動回路に本発明を
適用した実施例を示している。同図において、図１０に
示したものと同一のものには同一の符号が付されてお
り、本実施例においては、図１０に示したものに、ナン
ド・ゲートＮＡＮＤ１，ナンド・ゲートＮＡＮＤ２から
なるＲ−ＳフリップフロップＦＦ、インバータＩ１、抵
抗Ｒ１２、コンパレータＣ１１を追加したものであり、
その他の構成は図１０と同様である。

【００３５】図８は図７に示した第２の実施例の各部の
波形を示す図であり、同図（ａ）は充電信号Ｓ１１、
（ｂ）はトランスＴ１の一次電流ｉ1 、（ｃ）はコンパ
レータＣ１１の出力、（ｄ）はＲ−Ｓフリップフロップ
ＦＦの出力、（ｅ）は放電信号Ｓ１２、（ｆ）は圧電素
子Ｍの電圧を示している。また、図９は温度が高い場合
と低い場合のトランス一次電流ｉ１とＲ−Ｓフリップフ
ロップＦＦの出力の関係を示した図であり、同図（ａ）
のは温度が低い場合のトランスＴ１の一次電流、は
温度が高い場合のトランスＴ１の一次電流、Ｓはコンパ
レータＣ１１の一方の入力端に与えられる基準電圧を示
し、同図（ｂ）はの場合のＲ−ＳフリップフロップＦ
Ｆの出力、同図（ｃ）はの場合のＲ−Ｓフリップフロ
ップＦＦの出力を示している。

【００３６】次に図８，図９を参照して図７の第２の実
施例の動作を説明する。図７において、充電信号Ｓ１１
が入力され、図８（ａ）に示すように、充電信号Ｓ１１
がローレベルになると、Ｒ−ＳフリップフロップＦＦの
ナンド・ゲートＮＡＮＤ２は他方の入力端子にハイレベ
ルの信号が入力されているので、その出力は、ローレベ
ルからハイレベルとなり、ナンド・ゲートＮＡＮＤ１の
出力はローレベルとなる（ナンド・ゲートＮＡＮＤ１の
他方の入力には、コンパレータＣ１１の出力が入力され
ており、コンパレータＣ１１の出力は通常ハイレベルで
ある）。

【００３７】ナンド・ゲートＮＡＮＤ１の出力がローレ
ベルとなると、インバータＩ１の出力はハイレベルとな
り、圧電素子駆動回路のトランジスタＴＲ１はオンとな
る。その結果、図８（ｂ）に示すように、トランスＴ１
の一次電流ｉ１は増加する。上記、トランスＴ１の一次
電流はｉ１＝（Ｅ／Ｒ）（１−ｅ^-Rt/L) で表される。
ここで、Ｅは電源Ｅの電圧、ＲはトランスＴ１の巻線抵
抗など電流ｉ１が流れる回路の各回路素子の抵抗値、Ｌ
はトランスＴ１のインダクタンスである。

【００３８】そして、上記Ｒの値の大部分はトランスＴ
１の抵抗値とトランジスタＴＲ１のオン抵抗に依存して
おり、トランスＴ１とトランジスタＴＲ１の温度が低い
場合には、抵抗の値は小さく、トランスＴ１とトランジ
スタＴＲ１の温度が高い場合には、抵抗の値は大きい。
したがって、トランスＴ１とトランジスタＴＲ１の温度
が低い場合には、トランスＴ１の一次電流ｉ１は図９
（ａ）のに示すように増加し、トランスＴ１とトラン
ジスタＴＲ１の温度が高い場合には、トランスＴ１の一
次電流ｉ1 は図９（ａ）のに示すように増加する。

【００３９】上記のようにトランスＴ１に一次電流ｉ1
が流れると、トランジスタＴＲ１に直列に接続された抵
抗Ｒ１２に流れる電流は図８（ｂ）に示すように増加
し、その電流値がコンパレータＣ１１の一方に入力端子
に与えられる基準電圧Ｓを越えると、コンパレータＣ１
１の出力は図８（ｃ）に示すようにローレベルとなる。
コンパレータＣ１１の出力がローレベルとなるとＲ−Ｓ
フリップフロップＦＦのナンド・ゲートＮＡＮＤ１にロ
ーレベルの信号が入力されてナンド・ゲートＮＡＮＤ１
の出力はハイレベルとなり、図８（ｄ）に示すように、
Ｒ−ＳフリップフロップＦＦの出力はハイレベルとな
る。

【００４０】その結果、圧電素子駆動回路のトランジス
タＴＲ１はオフとなり、図８（ｂ）の実線に示すよう
に、トランスＴ１の一次電流は零となる。トランジスタ
ＴＲ１がオフとなることにより、図９において説明した
ように、圧電素子Ｍの電圧は図８（ｆ）に示すように、
増加する。ここで、圧電素子駆動回路の回路素子の温度
が高く、トランスＴ１の巻線抵抗の値とトランジスタＴ
Ｒ１のオン抵抗値が大きい場合には、図９（ａ）のに
示すようにトランスｉ１の一次電流は増加するので、同
図（ｃ）に示すようにトランジスタＴＲ１のオン時間は
長くなる。

【００４１】また、圧電素子駆動回路の回路素子の温度
が低く、トランスＴ１の巻線抵抗の値とトランジスタＴ
Ｒ１のオン抵抗値が小さい場合には、図９（ａ）のに
示すようにトランスｉ１の一次電流は増加するので、図
９（ｂ）に示すように、トランジスタＴＲ１のオン時間
は短くなる。ついで、図８（ｅ）に示す放電信号Ｓ１２
が入力されると、図１０において説明したように、トラ
ンジスタＴＲ２がオンとなり、圧電素子Ｍに充電されて
いた電荷が放電し、その端子電圧は低下する。放電信号
Ｓ１２がオフとなると、図１０において説明したよう
に、トランジスタＴ１に蓄積されたエネルギーはダイオ
ードＤ１、電源Ｅを介して放電される。

【００４２】以上のように、本実施例においては、トラ
ンジスタＴＲ１に直列にトランスＴ１の一次電流の値を
検出する抵抗を接続し、抵抗の両端電圧に応じて充電信
号の長さを変えるようにしているので、第１の実施例と
同様、圧電素子駆動回路の回路素子の温度が上昇したと
き、圧電素子駆動回路の充電時間を長くして、圧電素子
電圧が低下することを補償することができ、プリンタに
おける印字品質の低下を防止することが可能となる。

【００４３】なお、上記実施例においては、トランスを
用いた圧電素子駆動回路についての実施例を示したが本
発明は上記実施例に限定されるものではなく、インダク
タを用いた圧電素子駆動回路にも適用できることはいう
までもない。

【００４４】

【発明の効果】以上説明したことから明らかなように、
本発明においては、圧電素子駆動回路の回路素子の温度
が上昇し上記トランスもしくはインダクタに流れる電流
が減少したとき、電源Ｅよりトランスもしくはインダク
タにエネルギーを蓄積する時間を長くすることにより圧
電素子Ｍの充電電圧低下を補償する補償手段を設けたの
で、回路素子の温度上昇による圧電素子の充電電圧の低
下を防止することができ、例えば、上記圧電素子をプリ
ント・ヘッドの駆動に適用した場合、ヘッド・ピンの突
出量に差が生じ、印字に濃淡が生ずる等の印字品質の低
下を招くことがない。

【図面の簡単な説明】

【図１】本発明の基本構成図である。

【図２】本発明の第１の実施例のシステム構成を示す図
である。

【図３】温度を検出する検出回路の構成を示す図であ
る。

【図４】温度検出手段の取付状態を示す図である。

【図５】温度と圧電素子充電時間を記憶したテーブルの
概略構成を示す図である。

【図６】本発明の第１の実施例のフローチャートを示す
図である。

【図７】本発明の第２の実施例を示す図である。

【図８】第２の実施例の動作波形図を示す図である。

【図９】第２の実施例の動作を説明する図である。

【図１０】トランスを用いた従来の圧電素子駆動回路を
示す図である。

【図１１】トランスを用いた従来の圧電素子駆動回路の
動作波形を示す図である。

【図１２】インダクタを用いた従来の圧電素子駆動回路
を示す図である。

【図１３】インダクタを用いた従来の圧電素子駆動回路
の動作波形を示す図である。

【符号の説明】

１１サーミスタ１２検出回路１４入力ポート１５プロセッサ１６出力ポート１７圧電素子駆動回路１８圧電素子１９ＲＡＭ２１ＲＯＭ２１タイマＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ１１コンパレータＮＡＮＤ１，ＮＡＮＤ２ナンド・ゲートＦＦＲ−Ｓフリップフロ
ップ

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所 9274−4ＭＨ０１Ｌ 41/08 Ｋ

Claims

【特許請求の範囲】

【請求項１】圧電素子(M) に放出する電気エネルギー
を蓄積するとともに圧電素子(M) の残留エネルギーを蓄
積し電源(E) 側に戻すトランスもしくはインダクタ(1)
と、制御信号に基づきトランスもしくはインダクタ(1) のエ
ネルギーの蓄積および放出を制御するスイッチング手段
(2) と、電気エネルギーを機械的変位に変換して印字ワイヤ等の
負荷を駆動する圧電素子(M) を備え、制御信号に基づき電源(E) よりエネルギーをトランスも
しくはインダクタ(1)に蓄積し、トランスもしくはイン
ダクタ(1) に蓄積されたエネルギーを圧電素子(M) に放
出して圧電素子(M) を駆動する圧電素子駆動回路の温度
補償方式において、圧電素子駆動回路の回路素子の温度が上昇し上記トラン
スもしくはインダクタ(1) に流れる電流が減少したと
き、電源(E) よりトランスもしくはインダクタ(1) にエ
ネルギーを蓄積する時間を長くすることにより圧電素子
(M) の充電電圧低下を補償する補償手段(5) を設けたこ
とを特徴とする圧電素子駆動回路の温度補償方式。
【請求項２】圧電素子駆動回路の回路素子に温度検出
手段(3) を設け、温度検出手段(3) の出力に基づき、上
記トランスもしくはインダクタ(1) にエネルギーを蓄積
する時間を変化させることを特徴とする請求項１の圧電
素子駆動回路の温度補償方式。
【請求項３】トランスもしくはインダクタ(1) に流れ
る電流を検出する手段(4) を設け、検出された電流に基
づき上記トランスもしくはインダクタ(1) にエネルギー
を蓄積する時間を変化させることを特徴とする請求項１
の圧電素子駆動回路の温度補償方式。