JPH06318828A - 平衡増幅器の共通モード電圧調整装置 - Google Patents
平衡増幅器の共通モード電圧調整装置Info
- Publication number
- JPH06318828A JPH06318828A JP6050006A JP5000694A JPH06318828A JP H06318828 A JPH06318828 A JP H06318828A JP 6050006 A JP6050006 A JP 6050006A JP 5000694 A JP5000694 A JP 5000694A JP H06318828 A JPH06318828 A JP H06318828A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- stage
- common mode
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
- H03F3/45941—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3061—Bridge type, i.e. two complementary controlled SEPP output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は高い補正レンジと低電力消費
を有する差分段を持ち、差分段が飽和しない、簡単な調
整装置を提供することである。 【構成】 本発明の特徴は差分出力での電圧の平均電圧
と基準電圧との差に対する共通モード電圧を補正する信
号を供給する差分段と、差分段の分極電流を設定する電
流発生器とを含み、２つの差分出力を出力する平衡増幅
器の出力における共通モード電圧を調整する装置におい
て、電流発生器が平衡増幅器の出力電流によって制御さ
れる電流発生器であることである。
を有する差分段を持ち、差分段が飽和しない、簡単な調
整装置を提供することである。 【構成】 本発明の特徴は差分出力での電圧の平均電圧
と基準電圧との差に対する共通モード電圧を補正する信
号を供給する差分段と、差分段の分極電流を設定する電
流発生器とを含み、２つの差分出力を出力する平衡増幅
器の出力における共通モード電圧を調整する装置におい
て、電流発生器が平衡増幅器の出力電流によって制御さ
れる電流発生器であることである。
Description
【０００１】
【産業上の利用分野】本発明は平衡差動増幅器に関し、
特に互いに逆位相となる第１の信号及び第２の信号の２
つの信号の差を出力する増幅器路に関する。また、本発
明はそのような増幅回路の出力での共通モード電圧を調
整する装置に関する
特に互いに逆位相となる第１の信号及び第２の信号の２
つの信号の差を出力する増幅器路に関する。また、本発
明はそのような増幅回路の出力での共通モード電圧を調
整する装置に関する
【０００２】
【従来の技術】差動増幅器は、低供給電圧が利用される
とき、あるいは出力電圧（ダイナミック出力）の高い変
動が必要であるときに用いられる。図１は平衡増幅器１
０を示す回路図である。増幅器１０は２つの差動増幅器
１２，１３を含み、各々は高電圧ＶCCと低電圧ＧＮＤに
よって駆動される。増幅器１２，１３の出力は平衡増幅
器１０の差動出力を形成する。差動増幅器１２，１３の
反転入力には端子Ｅ＋、Ｅ−の各々が接続されている。
とき、あるいは出力電圧（ダイナミック出力）の高い変
動が必要であるときに用いられる。図１は平衡増幅器１
０を示す回路図である。増幅器１０は２つの差動増幅器
１２，１３を含み、各々は高電圧ＶCCと低電圧ＧＮＤに
よって駆動される。増幅器１２，１３の出力は平衡増幅
器１０の差動出力を形成する。差動増幅器１２，１３の
反転入力には端子Ｅ＋、Ｅ−の各々が接続されている。
【０００３】増幅器１０の出力で共通モード電圧ＶＣＭ
は変化する増幅器１２，１３の出力電圧の平均である。
変化の第１の発生は入力での共通モード電圧での変化で
あり、例えば端子Ｅ＋、Ｅ−での電圧が固定の共通モー
ド基準電圧に対して対称でない。変化の第２の発生は増
幅器１０を構成するＮ型とＰ型のトランジスタの特性に
よる変化である。
は変化する増幅器１２，１３の出力電圧の平均である。
変化の第１の発生は入力での共通モード電圧での変化で
あり、例えば端子Ｅ＋、Ｅ−での電圧が固定の共通モー
ド基準電圧に対して対称でない。変化の第２の発生は増
幅器１０を構成するＮ型とＰ型のトランジスタの特性に
よる変化である。
【０００４】例えば、基準値に対して電圧ＶＣＭの高い
変動、（ＶCC＋ＧＮＤ）／２は、特にもし出力信号増幅
が最大値以上となったとき、増幅器１０の出力信号のク
リップが生じる。このために、出力共通モード電圧ＶＣ
Ｍを調整することが好ましい。
変動、（ＶCC＋ＧＮＤ）／２は、特にもし出力信号増幅
が最大値以上となったとき、増幅器１０の出力信号のク
リップが生じる。このために、出力共通モード電圧ＶＣ
Ｍを調整することが好ましい。
【０００５】図１は平衡差動増幅器の共通モード出力電
圧を調整する従来の装置を示す回路図である。この装置
は差動増幅器１５を含み、その出力は増幅器１２，１３
の非反転入力に接続している。増幅器１５の反転入力に
は増幅器１２，１３の出力電圧値であるＶＣＭが同じ抵
抗値である抵抗１７，１８の１組を介して入力される。
増幅器１５の非反転入力には増幅器１５が共通モード電
圧ＶＣＭを調整するために関する値の基準電圧ＶＣＭ0
が入力される。
圧を調整する従来の装置を示す回路図である。この装置
は差動増幅器１５を含み、その出力は増幅器１２，１３
の非反転入力に接続している。増幅器１５の反転入力に
は増幅器１２，１３の出力電圧値であるＶＣＭが同じ抵
抗値である抵抗１７，１８の１組を介して入力される。
増幅器１５の非反転入力には増幅器１５が共通モード電
圧ＶＣＭを調整するために関する値の基準電圧ＶＣＭ0
が入力される。
【０００６】このような同じ構成で、電圧ＶＣＭと電圧
ＶＣＭ0 との間の差分である共通モードエラーは増幅器
１５のゲインに反比例する。そして、もしゲインが大変
高いならばエラーは最小となる。
ＶＣＭ0 との間の差分である共通モードエラーは増幅器
１５のゲインに反比例する。そして、もしゲインが大変
高いならばエラーは最小となる。
【０００７】従来例において、調整は安定しかつ早くな
ければならないので、増幅器１５は単一の差分段から構
成される。この段の電力消費を制限するために、分極電
流は低く選択される。
ければならないので、増幅器１５は単一の差分段から構
成される。この段の電力消費を制限するために、分極電
流は低く選択される。
【０００８】
【発明が解決しようとする課題】しかしながら、低い分
極電流が共通モードエラーの高い値に対して段を飽和す
るように生じてしまう。飽和が生じる時、差分段のゲイ
ンが明らかにドロップし、よって高い共通モードエラー
を補正できる段を減らす。段の分極電流が低く選択され
るので段は急速に飽和する。そして、増幅器１５での低
電力消費と高い共通モード電圧補正レンジの間で従来例
ではどちらか犠牲としていた。
極電流が共通モードエラーの高い値に対して段を飽和す
るように生じてしまう。飽和が生じる時、差分段のゲイ
ンが明らかにドロップし、よって高い共通モードエラー
を補正できる段を減らす。段の分極電流が低く選択され
るので段は急速に飽和する。そして、増幅器１５での低
電力消費と高い共通モード電圧補正レンジの間で従来例
ではどちらか犠牲としていた。
【０００９】本発明の目的は共通モード電圧を調整する
ための前述の装置を提供し、高い補正レンジと低電力消
費を有する差分段を持ち、従来技術でのどちらかが犠牲
となることを防ぐ。本発明の他の目的は差分段が飽和し
ない調整装置を提供することである。本発明のさらに他
の目的は特に簡単な回路構成の調整装置を提供すること
である。本発明は共通モードエラーが増幅器１０の出力
電流を用いて同位相（又は逆位相）で大変よく変化する
ことを実験結果に基づくものである。上記目的を達成す
るために、本発明は差分段の分極電流が増幅器の出力電
流に比例するように調整する調整装置を提供する。
ための前述の装置を提供し、高い補正レンジと低電力消
費を有する差分段を持ち、従来技術でのどちらかが犠牲
となることを防ぐ。本発明の他の目的は差分段が飽和し
ない調整装置を提供することである。本発明のさらに他
の目的は特に簡単な回路構成の調整装置を提供すること
である。本発明は共通モードエラーが増幅器１０の出力
電流を用いて同位相（又は逆位相）で大変よく変化する
ことを実験結果に基づくものである。上記目的を達成す
るために、本発明は差分段の分極電流が増幅器の出力電
流に比例するように調整する調整装置を提供する。
【００１０】その装置を用いて、増幅器の分極電流は小
さな増幅出力信号を前にして低く保つが、高い増幅出力
の存在で上昇する。そして、増幅器は同じ効果をもって
共通モードエラーを最小限にできる。更に、段の分極電
流は入力電圧（共通モードエラー）に流れるので、その
段は飽和にならない。カレントミラーを用いた装置の特
徴は特に簡単に構成できることである。
さな増幅出力信号を前にして低く保つが、高い増幅出力
の存在で上昇する。そして、増幅器は同じ効果をもって
共通モードエラーを最小限にできる。更に、段の分極電
流は入力電圧（共通モードエラー）に流れるので、その
段は飽和にならない。カレントミラーを用いた装置の特
徴は特に簡単に構成できることである。
【００１１】
【課題を解決するための手段及び作用】この目的を達成
するために、本発明は差分出力での電圧の平均電圧と基
準電圧との差に対する共通モード電圧を補正する信号を
供給する差分段と、差分段の分極電流を設定する電流発
生器とを含み、２つの差分出力を出力する平衡増幅器の
出力における共通モード電圧を調整する装置である。本
発明において、電流発生器は平衡増幅器の出力電流によ
って制御される電流発生器である。
するために、本発明は差分出力での電圧の平均電圧と基
準電圧との差に対する共通モード電圧を補正する信号を
供給する差分段と、差分段の分極電流を設定する電流発
生器とを含み、２つの差分出力を出力する平衡増幅器の
出力における共通モード電圧を調整する装置である。本
発明において、電流発生器は平衡増幅器の出力電流によ
って制御される電流発生器である。
【００１２】本発明の実施例として、２つの出力段を含
む平衡増幅器であって、各段が相反する分極を有して出
力が相互に接続された２つのカレントミラーを含み、差
分段は２つのカレントミラーの第１のカレントミラーの
入力電流に適切な分極を有して付加された補正電流を供
給する。
む平衡増幅器であって、各段が相反する分極を有して出
力が相互に接続された２つのカレントミラーを含み、差
分段は２つのカレントミラーの第１のカレントミラーの
入力電流に適切な分極を有して付加された補正電流を供
給する。
【００１３】本発明の実施例として、差分段の分極電流
を設定する電流発生器がカレントミラーの出力電流に対
して乗数係数をできるだけ用いて対をなすカレントミラ
ーを含んでいる。
を設定する電流発生器がカレントミラーの出力電流に対
して乗数係数をできるだけ用いて対をなすカレントミラ
ーを含んでいる。
【００１４】本発明の実施例として、差分段が第１のカ
レントミラーの入力に並列接続される出力を有するカレ
ントミラーの入力に接続された出力分岐端を含んでい
る。
レントミラーの入力に並列接続される出力を有するカレ
ントミラーの入力に接続された出力分岐端を含んでい
る。
【００１５】本発明の実施例として、差分段に分極電流
を供給するカレントミラーは第１のカレントミラーの第
２の出力によって制御され、第１のカレントミラーの第
１の出力は出力段の第２のカレントミラーの出力に接続
されている。
を供給するカレントミラーは第１のカレントミラーの第
２の出力によって制御され、第１のカレントミラーの第
１の出力は出力段の第２のカレントミラーの出力に接続
されている。
【００１６】
【実施例】本発明に係る調整装置は図２に示すように増
幅器出力段の比誘電型に簡単に適応されるものである。
図２には平衡増幅器の第１の出力を供給する第１の出力
段の、対称軸Ａに対して左側についての構成が示されて
いる。平衡増幅器の第２の出力は対称軸Ａに対して第１
の出力段に対称である出力段によって供給される。対称
軸Ａに対する一方の段に示されている各構成要素は対称
軸Ａに対する他方段の片方の対称（図示せず）を有し、
同じ参照符号を付しているがインデックスとして“ｓ”
を付している。
幅器出力段の比誘電型に簡単に適応されるものである。
図２には平衡増幅器の第１の出力を供給する第１の出力
段の、対称軸Ａに対して左側についての構成が示されて
いる。平衡増幅器の第２の出力は対称軸Ａに対して第１
の出力段に対称である出力段によって供給される。対称
軸Ａに対する一方の段に示されている各構成要素は対称
軸Ａに対する他方段の片方の対称（図示せず）を有し、
同じ参照符号を付しているがインデックスとして“ｓ”
を付している。
【００１７】第１の出力段は高電圧ＶCCに接続されたカ
レントミラーＭ１と、低電圧ＧＮＤに接続されたカレン
トミラーＭ２を含む。以下、高電圧に接続されたカレン
トミラーは正電荷の分極ミラーとして起因しており、か
つ低電圧に接続されたカレントミラーは負電荷の分極ミ
ラーとして起因している。正電荷の分極ミラーＭ１はソ
ースがＶCCに接続し、かつゲートとドレインが接続して
いるＰチャネルＭＯＳ型入力トランジスタＴ１を含む。
トランジスタＴ１のドレインはミラーＭ１の入力を形成
する。カレントミラーＭ１はソースは電圧ＶCCに接続
し、かつゲートはトランジスタＴ１のゲートに接続され
るＰチャネルＭＯＳ型出力トランジスタＴ２を含む。ト
ランジスタＴ２のドレインはカレントミラーＭ１の出力
を形成する。負電荷の分極カレントミラーは、トランジ
スタがＮチャネルであることやトランジスタのソースが
低電圧ＧＮＤに接続されていることを除いて前述の正電
荷の分極カレントミラーＭ１と同じ構成を有している。
カレントミラーＭ２は入力ＮチャネルＭＯＳ型トランジ
スタＴ３と、第１の出力ＮチャネルＭＯＳ型トランジス
タＴ４を含む。カレントミラーＭ１とＭ２の出力（トラ
ンジスタＴ２とＴ４のドレイン）は平衡増幅器の出力端
子Ｓに接続される。
レントミラーＭ１と、低電圧ＧＮＤに接続されたカレン
トミラーＭ２を含む。以下、高電圧に接続されたカレン
トミラーは正電荷の分極ミラーとして起因しており、か
つ低電圧に接続されたカレントミラーは負電荷の分極ミ
ラーとして起因している。正電荷の分極ミラーＭ１はソ
ースがＶCCに接続し、かつゲートとドレインが接続して
いるＰチャネルＭＯＳ型入力トランジスタＴ１を含む。
トランジスタＴ１のドレインはミラーＭ１の入力を形成
する。カレントミラーＭ１はソースは電圧ＶCCに接続
し、かつゲートはトランジスタＴ１のゲートに接続され
るＰチャネルＭＯＳ型出力トランジスタＴ２を含む。ト
ランジスタＴ２のドレインはカレントミラーＭ１の出力
を形成する。負電荷の分極カレントミラーは、トランジ
スタがＮチャネルであることやトランジスタのソースが
低電圧ＧＮＤに接続されていることを除いて前述の正電
荷の分極カレントミラーＭ１と同じ構成を有している。
カレントミラーＭ２は入力ＮチャネルＭＯＳ型トランジ
スタＴ３と、第１の出力ＮチャネルＭＯＳ型トランジス
タＴ４を含む。カレントミラーＭ１とＭ２の出力（トラ
ンジスタＴ２とＴ４のドレイン）は平衡増幅器の出力端
子Ｓに接続される。
【００１８】出力端子ＳとＳS の間に接続された負荷に
第１の分極電流を供給するために、従来の制御段（図示
せず）は相反する分極のカレントミラーＭ１とＭ２S の
電流の入力に供給する。負荷に第２の分極電流ＡＩを供
給するために、相反する分極電流Ｉは図２に示すように
カレントミラーＭ１S とＭ２の電流の入力に供給され
る。
第１の分極電流を供給するために、従来の制御段（図示
せず）は相反する分極のカレントミラーＭ１とＭ２S の
電流の入力に供給する。負荷に第２の分極電流ＡＩを供
給するために、相反する分極電流Ｉは図２に示すように
カレントミラーＭ１S とＭ２の電流の入力に供給され
る。
【００１９】抵抗ＲとＲS の組に等しい抵抗値は出力端
子ＳとＳS の間に配置されている。増幅器の出力共通モ
ード電圧ＶＣＭは抵抗ＲとＲS の間の接続部分で得られ
る。電圧ＶＣＭは差分段Ｄの第１のトランジスタＴ５の
ゲートに供給される。ソースがトランジスタＴ５のソー
スに接続された、差分段Ｄの第２のトランジスタＴ６で
は増幅器出力で保持されるために所定の共通モード電圧
である一定な基準電圧ＶＣＭ0 がゲートに供給される。
図２の例において、Ｔ５とＴ６がＰチャネルＭＯＳ型ト
ランジスタである。
子ＳとＳS の間に配置されている。増幅器の出力共通モ
ード電圧ＶＣＭは抵抗ＲとＲS の間の接続部分で得られ
る。電圧ＶＣＭは差分段Ｄの第１のトランジスタＴ５の
ゲートに供給される。ソースがトランジスタＴ５のソー
スに接続された、差分段Ｄの第２のトランジスタＴ６で
は増幅器出力で保持されるために所定の共通モード電圧
である一定な基準電圧ＶＣＭ0 がゲートに供給される。
図２の例において、Ｔ５とＴ６がＰチャネルＭＯＳ型ト
ランジスタである。
【００２０】本発明によれば、カレントミラーＭ２はト
ランジスタＴ４のゲートとソースの各々に接続されたゲ
ートとソースを有する第２の出力トランジスタＴ７を含
み、トランジスタＴ７のドレイン電流ｋＩは差分段Ｄの
分極電流を構成する。このために、トランジスタＴ５と
Ｔ６のソースにはトランジスタ７のドレイン電流が入力
するように供給される正の分極カレントミラーＭ３の出
力に接続されている。さらに、カレントミラーＭ２の入
力電流（１−ｋ／２）Ｉは入力が差分段Ｄのトランジス
タＴ５のドレインから電流を受信する負電極カレントミ
ラーＭ４の出力によって部分的に得られる。
ランジスタＴ４のゲートとソースの各々に接続されたゲ
ートとソースを有する第２の出力トランジスタＴ７を含
み、トランジスタＴ７のドレイン電流ｋＩは差分段Ｄの
分極電流を構成する。このために、トランジスタＴ５と
Ｔ６のソースにはトランジスタ７のドレイン電流が入力
するように供給される正の分極カレントミラーＭ３の出
力に接続されている。さらに、カレントミラーＭ２の入
力電流（１−ｋ／２）Ｉは入力が差分段Ｄのトランジス
タＴ５のドレインから電流を受信する負電極カレントミ
ラーＭ４の出力によって部分的に得られる。
【００２１】この構成を用いて、共通モード電圧ＶＣＭ
が基準電圧ＶＣＭ0 に対して変わる（例えば増える）な
らば、トランジスタＴ５のドレイン電流はカレントミラ
ーＭ４の出力によって得られる電流として減少する。そ
して、カレントミラーＭ２の出力トランジスタＴ４は端
子Ｓで電圧が減少してかつ共通モード電圧ＶＣＭも減少
して更に導通状態となる。
が基準電圧ＶＣＭ0 に対して変わる（例えば増える）な
らば、トランジスタＴ５のドレイン電流はカレントミラ
ーＭ４の出力によって得られる電流として減少する。そ
して、カレントミラーＭ２の出力トランジスタＴ４は端
子Ｓで電圧が減少してかつ共通モード電圧ＶＣＭも減少
して更に導通状態となる。
【００２２】トランジスタＴ７のドレイン電流はトラン
ジスタＴ４のドレイン電流（出力電流ＡＩ）に比例し、
差分段Ｄの分極電流は出力電流ＡＩに比例する。そし
て、差分段ＤはＶＣＭとＶＣＭ0 の差が現れたときには
分極電流ｋＩはトランジスタＴ５とＴ６の１つだけを介
して流れるので飽和しない。
ジスタＴ４のドレイン電流（出力電流ＡＩ）に比例し、
差分段Ｄの分極電流は出力電流ＡＩに比例する。そし
て、差分段ＤはＶＣＭとＶＣＭ0 の差が現れたときには
分極電流ｋＩはトランジスタＴ５とＴ６の１つだけを介
して流れるので飽和しない。
【００２３】さらに、差分段Ｄの分極電流ｋＩはこの段
の最大直線レンジに設定し、共通モードエラーでの変化
ＶＣＭ−ＶＣＭ0 に対してトランジスタＴ５のドレイン
電流で最大変化である。ＭＯＳ型トランジスタ段におい
て、最大直線レンジは分極電流に比例する。そして、増
幅器のより高い出力電流（共通モードエラーのより高い
リスクなど）は共通モードエラーに対してより効果的に
補正される。
の最大直線レンジに設定し、共通モードエラーでの変化
ＶＣＭ−ＶＣＭ0 に対してトランジスタＴ５のドレイン
電流で最大変化である。ＭＯＳ型トランジスタ段におい
て、最大直線レンジは分極電流に比例する。そして、増
幅器のより高い出力電流（共通モードエラーのより高い
リスクなど）は共通モードエラーに対してより効果的に
補正される。
【００２４】差分段Ｄの片方の対称部分（図示せず）
は、制御回路（図示せず）が逆極性の分極電流−ＡＩを
負荷に注入するときカレントミラーＭ２ｓが簡単に動作
する。
は、制御回路（図示せず）が逆極性の分極電流−ＡＩを
負荷に注入するときカレントミラーＭ２ｓが簡単に動作
する。
【００２５】本発明に係る調整装置の電力消費は特に低
い。出力信号がない場合、差分段Ｄと片方の対称部分の
分極電流は０である。出力信号が現れる場合、差分段Ｄ
には出力信号の半分の期間中（カレントミラーＭ１ｓと
Ｍ２が動作しているとき）に分極電流のみが供給され、
対称の差分段には残りの半分の期間中（カレントミラー
Ｍ１とＭ２ｓが動作しているとき）に分極電流のみが供
給される。更に、段の分極電流の平均は最大電流よりか
なり低い。
い。出力信号がない場合、差分段Ｄと片方の対称部分の
分極電流は０である。出力信号が現れる場合、差分段Ｄ
には出力信号の半分の期間中（カレントミラーＭ１ｓと
Ｍ２が動作しているとき）に分極電流のみが供給され、
対称の差分段には残りの半分の期間中（カレントミラー
Ｍ１とＭ２ｓが動作しているとき）に分極電流のみが供
給される。更に、段の分極電流の平均は最大電流よりか
なり低い。
【００２６】もちろん、カレントミラーのトランジスタ
の表面は、カレントミラーのゲインに適切に調整される
ように選択され、そのゲインとはカレントミラーＭ１と
Ｍ１ｓにおけるゲインＡ、カレントミラーＭ２のトラン
ジスタＴ４とＴ３の間（カレントミラーＭ２ｓの対称ト
ランジスタの間）のゲインＡ／（１−ｋ／２）、及びカ
レントミラーＭ２のトランジスタＴ７とＴ３の間（カレ
ントミラーＭ２ｓの対称トランジスタの間）のゲインｋ
／（１−ｋ／２）である。値Ａとｋは所定の条件に合う
ために本発明に係る平衡増幅器に適応するように当業者
によって選択されるものである。
の表面は、カレントミラーのゲインに適切に調整される
ように選択され、そのゲインとはカレントミラーＭ１と
Ｍ１ｓにおけるゲインＡ、カレントミラーＭ２のトラン
ジスタＴ４とＴ３の間（カレントミラーＭ２ｓの対称ト
ランジスタの間）のゲインＡ／（１−ｋ／２）、及びカ
レントミラーＭ２のトランジスタＴ７とＴ３の間（カレ
ントミラーＭ２ｓの対称トランジスタの間）のゲインｋ
／（１−ｋ／２）である。値Ａとｋは所定の条件に合う
ために本発明に係る平衡増幅器に適応するように当業者
によって選択されるものである。
【００２７】カレントミラーＭ４の入力が対称であるた
めにトランジスタＴ６のドレインは同じ特性を有する負
荷を介して電圧ＧＮＤに接続されている。その負荷は例
えば電圧ＧＮＤに接続されるソース、トランジスタＴ６
のドレインに接続されるドレインとゲートを有するＮチ
ャネルＭＯＳ型トランジスタＴ８である。
めにトランジスタＴ６のドレインは同じ特性を有する負
荷を介して電圧ＧＮＤに接続されている。その負荷は例
えば電圧ＧＮＤに接続されるソース、トランジスタＴ６
のドレインに接続されるドレインとゲートを有するＮチ
ャネルＭＯＳ型トランジスタＴ８である。
【００２８】図３は本発明に係る他の実施例の共通モー
ド電圧調整装置を示す回路図である。図３において、図
２と同じ構成要素には同じ参照符号を付している。図３
には分極電流がカレントミラーＭ２のトランジスタＴ７
のドレイン電流によって直接に設定される差動段Ｄ’を
有する回路が示されている。差分段Ｄ’はゲート電圧Ｖ
ＣＭとＶＣＭ0 が各々供給されるＮチャネルＭＯＳ型ト
ランジスタＴ５’とＴ６’を含む。トランジスタＴ６’
のドレインには負荷トランジスタＴ８’を介して電圧Ｖ
CCが供給され、トランジスタＴ５’のドレイン電流が正
分極カレントミラーＭ４’を介してカレントミラーＭ１
ｓの制御電流Ｉから得られる。前述した構成と対称の構
成（図示せず）はカレントミラーＭ１に基づいて動作す
る。
ド電圧調整装置を示す回路図である。図３において、図
２と同じ構成要素には同じ参照符号を付している。図３
には分極電流がカレントミラーＭ２のトランジスタＴ７
のドレイン電流によって直接に設定される差動段Ｄ’を
有する回路が示されている。差分段Ｄ’はゲート電圧Ｖ
ＣＭとＶＣＭ0 が各々供給されるＮチャネルＭＯＳ型ト
ランジスタＴ５’とＴ６’を含む。トランジスタＴ６’
のドレインには負荷トランジスタＴ８’を介して電圧Ｖ
CCが供給され、トランジスタＴ５’のドレイン電流が正
分極カレントミラーＭ４’を介してカレントミラーＭ１
ｓの制御電流Ｉから得られる。前述した構成と対称の構
成（図示せず）はカレントミラーＭ１に基づいて動作す
る。
【００２９】図３の回路は図２の回路とほぼ等価であ
り、図２のカレントミラーＭ３を除外したものである。
しかし、実際には、差分段Ｄによって制御されるカレン
トミラーＭ２の出力電流（トランジスタＴ７を介して）
を測定してみると図２の回路がより効果的である。
り、図２のカレントミラーＭ３を除外したものである。
しかし、実際には、差分段Ｄによって制御されるカレン
トミラーＭ２の出力電流（トランジスタＴ７を介して）
を測定してみると図２の回路がより効果的である。
【００３０】共通モード電圧を調整するための装置の前
述した実施例の複雑さは従来の調整装置と比べて同じか
又はより少ない。
述した実施例の複雑さは従来の調整装置と比べて同じか
又はより少ない。
【００３１】増幅器の出力段における実施例の効果は前
述したが、本発明は補正段が増幅器の入力で動作する回
路を提供するものである。
述したが、本発明は補正段が増幅器の入力で動作する回
路を提供するものである。
【００３２】当業者であれば、前述した実施例に基づい
て多種の変形例を創作できる。例えばトランジスタの極
性を反対にしたり、バイポーラトランジスタを使用した
りすることもできる。
て多種の変形例を創作できる。例えばトランジスタの極
性を反対にしたり、バイポーラトランジスタを使用した
りすることもできる。
【００３３】本発明の前述した一実施例は当業者であれ
ば簡単に変形、改造や改良を加えることができる。その
ような変形、改造や改良は本発明に含まれるものであ
り、本発明の技術思想の範囲内に含まれる。よって、上
記説明した内容は一例に過ぎず、これに限定されるもの
ではない。本発明は特許請求の範囲に定義された記載及
びそれに等価のもののみに限定される。
ば簡単に変形、改造や改良を加えることができる。その
ような変形、改造や改良は本発明に含まれるものであ
り、本発明の技術思想の範囲内に含まれる。よって、上
記説明した内容は一例に過ぎず、これに限定されるもの
ではない。本発明は特許請求の範囲に定義された記載及
びそれに等価のもののみに限定される。
【図１】従来の共通モード電圧調整装置を用いて提供す
る平衡増幅器を示す回路図である。
る平衡増幅器を示す回路図である。
【図２】本発明の一実施例の共通モード電圧調整装置を
示す回路図である。
示す回路図である。
【図３】本発明に他の実施例の共通モード電圧調整装置
を示す回路図である。
を示す回路図である。
Ｍ１，Ｍ２，Ｍ３，Ｍ４ カレントミラー Ｄ 差分段 Ｐ，Ｐｓ 差分出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティエリー ファンシ フランス国， 38000 グルノーブル， クール ジャン ジョーレ 64ビス番地
Claims (5)
- 【請求項１】 差分出力での電圧の平均電圧（ＶＣＭ）
と基準電圧（ＶＣＭ0 ）との差に対する共通モード電圧
を補正する信号を供給する差分段（Ｄ）と、差分段の分
極電流を設定する電流発生器とを含み、２つの差分出力
（Ｐ，Ｐｓ）を出力する平衡増幅器の出力における共通
モード電圧を調整する装置において、前記電流発生器が
平衡増幅器の出力電流によって制御される電流発生器
（Ｍ３）であることを特徴とする平衡増幅器の共通モー
ド電圧調整装置。 - 【請求項２】 ２つの出力段を含む平衡増幅器であっ
て、各段が相反する分極を有して出力が相互に接続され
た２つのカレントミラー（Ｍ１，Ｍ２）を含み、前記差
分段（Ｄ）は前記２つのカレントミラーの第１のカレン
トミラー（Ｍ２）の入力電流に適切な分極を有して付加
された補正電流を供給する請求項１記載の平衡増幅器の
共通モード電圧調整装置。 - 【請求項３】 前記差分段（Ｄ）の分極電流を設定する
電流発生器が前記カレントミラー（Ｍ２）の出力電流に
対して乗数係数（ｋ）をできるだけ用いて対をなすカレ
ントミラー（Ｍ３）を含む請求項２記載の平衡増幅器の
共通モード電圧調整装置。 - 【請求項４】 差分段（Ｄ）が第１のカレントミラー
（Ｍ２）の入力に並列接続される出力を有するカレント
ミラー（Ｍ４）の入力に接続された出力分岐端を含む請
求項２記載の平衡増幅器の共通モード電圧調整装置。 - 【請求項５】 差分段（Ｄ）に分極電流を供給するカレ
ントミラー（Ｍ３）は第１のカレントミラー（Ｍ２）の
第２の出力（Ｔ７）によって制御され、前記第１のカレ
ントミラーの第１の出力（Ｔ４）は出力段の第２のカレ
ントミラー（Ｍ１）の出力に接続されている請求項３記
載の平衡増幅器の共通モード電圧調整装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9302616A FR2702105B1 (fr) | 1993-02-26 | 1993-02-26 | Dispositif de régulation de la tension de mode commun en sortie d'un amplificateur équilibré. |
| FR9302616 | 1993-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318828A true JPH06318828A (ja) | 1994-11-15 |
| JP3391087B2 JP3391087B2 (ja) | 2003-03-31 |
Family
ID=9444722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05000694A Expired - Fee Related JP3391087B2 (ja) | 1993-02-26 | 1994-02-24 | 平衡増幅器の共通モード電圧調整装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5455539A (ja) |
| EP (1) | EP0613241B1 (ja) |
| JP (1) | JP3391087B2 (ja) |
| DE (1) | DE69414015T2 (ja) |
| FR (1) | FR2702105B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111756341A (zh) * | 2019-03-26 | 2020-10-09 | 三星电子株式会社 | 接收器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754076A (en) * | 1993-12-13 | 1998-05-19 | Nec Corporation | Differential circuit having a variable current circuit for producing an exponential or a square transfer characteristic |
| US5821807A (en) * | 1996-05-28 | 1998-10-13 | Analog Devices, Inc. | Low-power differential reference voltage generator |
| US5914638A (en) * | 1997-06-06 | 1999-06-22 | Omnivision Technologies, Inc. | Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier |
| US6529070B1 (en) * | 1999-10-25 | 2003-03-04 | Texas Instruments Incorporated | Low-voltage, broadband operational amplifier |
| US6529081B1 (en) | 2000-06-08 | 2003-03-04 | Zeta, Division Of Sierra Tech Inc. | Method of operating a solid state power amplifying device |
| US6411159B1 (en) * | 2000-07-21 | 2002-06-25 | Stmicroelectronics, Inc. | Circuit for controlling current levels in differential logic circuitry |
| DE10064207A1 (de) | 2000-12-22 | 2002-07-11 | Infineon Technologies Ag | Schaltungsanordnung zur rauscharmen volldifferenziellen Verstärkung |
| US7183793B2 (en) * | 2005-01-28 | 2007-02-27 | Texas Instruments Incorporated | Systems and methods for reducing electromagnetic emissions from a controller area network transceiver |
| US7683717B2 (en) * | 2005-12-15 | 2010-03-23 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
| US8076973B2 (en) | 2007-02-22 | 2011-12-13 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
| TWI587626B (zh) * | 2016-07-05 | 2017-06-11 | 絡達科技股份有限公司 | 運算放大器電路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3444476A (en) * | 1965-03-19 | 1969-05-13 | Rca Corp | Direct coupled amplifier with feedback for d.c. error correction |
| DE1238961B (de) * | 1966-01-19 | 1967-04-20 | Telefunken Patent | Mehrstufiger, transistorisierter Differenzverstaerker, bei dem zur Bildung des gemeinsamen Emittervorwiderstandes der in Emitterschaltung betriebenen Eingangsstufe ein zusaetzlicher Transistor verwendet ist |
| US4667165A (en) * | 1986-02-19 | 1987-05-19 | Advanced Micro Devices, Inc. | High-speed full differential amplifier with common mode rejection |
| US4904953A (en) * | 1988-04-22 | 1990-02-27 | Triquint Semiconductor, Inc. | Differential amplifier with common-mode bias feedback |
| US5187448A (en) * | 1992-02-03 | 1993-02-16 | Motorola, Inc. | Differential amplifier with common-mode stability enhancement |
-
1993
- 1993-02-26 FR FR9302616A patent/FR2702105B1/fr not_active Expired - Fee Related
-
1994
- 1994-02-16 US US08/197,350 patent/US5455539A/en not_active Expired - Lifetime
- 1994-02-23 DE DE69414015T patent/DE69414015T2/de not_active Expired - Fee Related
- 1994-02-23 EP EP94410010A patent/EP0613241B1/fr not_active Expired - Lifetime
- 1994-02-24 JP JP05000694A patent/JP3391087B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111756341A (zh) * | 2019-03-26 | 2020-10-09 | 三星电子株式会社 | 接收器 |
| CN111756341B (zh) * | 2019-03-26 | 2024-03-08 | 三星电子株式会社 | 接收器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5455539A (en) | 1995-10-03 |
| FR2702105A1 (fr) | 1994-09-02 |
| JP3391087B2 (ja) | 2003-03-31 |
| DE69414015D1 (de) | 1998-11-26 |
| EP0613241B1 (fr) | 1998-10-21 |
| DE69414015T2 (de) | 1999-07-01 |
| FR2702105B1 (fr) | 1995-05-24 |
| EP0613241A1 (fr) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| US5966005A (en) | Low voltage self cascode current mirror | |
| JP4680447B2 (ja) | リニアレギュレータ | |
| US7888987B2 (en) | Temperature compensation circuit | |
| US5568089A (en) | Fully differential amplifier including common mode feedback circuit | |
| KR101238173B1 (ko) | 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터 | |
| US5493253A (en) | IC having an output signal amplitude kept constant against temperature variation | |
| US20090295479A1 (en) | Amplifier and offset regulating circuit | |
| JP3391087B2 (ja) | 平衡増幅器の共通モード電圧調整装置 | |
| JP3410704B2 (ja) | 高速カレントミラー回路及び方法 | |
| KR920010237B1 (ko) | 증폭회로 | |
| US20010045865A1 (en) | Common-mode feedback circuit and method | |
| JP3880649B2 (ja) | 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー | |
| US6727757B1 (en) | Biasing circuit for transconductors | |
| JP2019216346A (ja) | トランスインピーダンス増幅回路、及び利得可変増幅器 | |
| US3747008A (en) | Reference power supply having an output voltage less than its control element | |
| US6891405B2 (en) | Variable gain amplifier | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| US20070194838A1 (en) | Current mirror with improved output impedance at low power supplies | |
| JP2594911B2 (ja) | カレントミラー回路 | |
| JPS6123403A (ja) | 差動増幅回路 | |
| US20220190788A1 (en) | Parallel input and dynamic cascaded operational transconductance amplifier achieving high precision with phase shifting | |
| JP3144361B2 (ja) | 差動増幅器 | |
| US20020196071A1 (en) | Current reference circuit for low supply voltages | |
| CN117134712A (zh) | 运算放大器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021224 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |