JPH06318049A - 液晶表示器セグメントドライブ回路 - Google Patents

Abstract

(57)【要約】 【目的】 用いられるドライブスイッチング素子に要す
るスペースを縮小し、全体の集積度を向上する。 【構成】 出力端子ＯＵＴa 及びＯＵＴb には、液晶表
示器のセグメントの電極が接続される。複数のドライブ
スイッチング素子１２a １〜１２am、１２b １〜１２bn
を個別にオン・オフすることで、前記セグメントの電極
間に印加される電圧やその極性を切り替える。少なくと
も２つ以上の前記ドライブスイッチング素子１２a １〜
１２am、１２b １〜１２bnそれぞれは、前記セグメント
のテスト時に前記セグメントの電極へと、所定のテスト
電圧ＶＴa 及びＶＴb を印加するためのテスト電圧印加
回路を備える。複数のスイッチング素子を用いること
で、その駆動能力を増大させ、テスト動作速度を向上す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のドライブスイッ
チング素子を備え、これらドライブスイッチング素子を
個別にオン・オフすることで、接続されている液晶表示
器のセグメントの電極間に印加される電圧やその極性を
切り替え、該セグメントのコントラストを変化させる液
晶表示器セグメントドライブ回路に係り、特に、用いら
れる前記ドライブスイッチング素子に要するスペースを
縮小し、当該液晶表示器セグメントドライブ回路全体の
集積度をより向上させることができる液晶表示器セグメ
ントドライブ回路に関する。

【０００２】

【従来の技術】液晶表示器は低消費電力であるだけでな
く、明るい場所においても高コントラストで表示できる
等の多くの利点を有している。又、このような液晶表示
器は、例えば卓上計算機やデジタル時計等の表示器とし
て多く用いられている。このように用いられている液晶
表示器では、「０」から「９」までの任意の１つの数字
を表示する７セグメント表示器の各セグメントや、時刻
や測定値の単位を表わす文字等の形状のセグメントの電
極間に印加される電圧を変化させることで、表示した
り、非表示したりするようにしている。又、表示に用い
られる液晶の寿命を延長するために、各セグメントに印
加される電圧の極性を、表示毎に反転させるようにして
いる。

【０００３】図４は、従来の液晶表示器セグメントドラ
イブ回路の回路図である。

【０００４】この図４に示される液晶表示器セグメント
ドライブ回路は、合計３つの電源電圧ＶＤＤ、ＶＤＤ１
及びＶＤＤ２の電圧を液晶表示器のセグメントの電極間
に印加したり、その極性を切り替えられるようになって
いる。これによって、対象となるセグメントを表示状態
としたり非表示状態とすることができる。

【０００５】この液晶表示器セクメントドライブ回路
は、主として、昇圧回路１４と、合計３個のＰチャネル
ＭＯＳトランジスタＰＭ１a 〜ＰＭ３a と、Ｎチャネル
ＭＯＳトランジスタＮＭと、合計２個のレベル変換器１
６a 及び１６b と、論理ゲート２２、２４、２６a 及び
２８a によって構成されている。

【０００６】まず、前記昇圧回路１４は、電源入力端子
ＶＤＤから入力される電源電圧ＶＤＤを昇圧すること
で、合計２個の異なる電源電圧ＶＤＤ１及びＶＤＤ２を
得るようにしている。又、これら２個の電源電圧ＶＤＤ
１及び電源電圧ＶＤＤ２それぞれに対してコンデンサ接
続端子ＶＤＤ１及びコンデンサ接続端子ＶＤＤ２が設け
られている。これらコンデンサ接続端子ＶＤＤ１及びＶ
ＤＤ２それぞれには、前記昇圧回路１４にて発生された
電源電圧ＶＤＤ１及び電源電圧ＶＤＤ２の電圧安定化を
図るため、それぞれ電源電圧安定化用コンデンサＣ１あ
るいはＣ２が接続される。

【０００７】一方、この図４に示される液晶表示器セグ
メントドライブ回路では、液晶表示器のセグメントに印
加する電圧及びその極性を切り替える際に用いられるセ
グメントドライバコントロール信号ＳＤＣ０〜ＳＤＣ３
が入力されている。又、テストデータ信号ＴＤ及びテス
トイネーブル信号ＴＥも入力されている。

【０００８】前記論理ゲート２２には、前記セグメント
ドライバコントロール信号ＳＤＣ０、前記テストデータ
信号ＴＤ及び前記テストイネーブル信号ＴＥが入力され
ている。前記論理ゲート２４には、前記セグメントドラ
イバコントロール信号ＳＤＣ１、前記テストデータ信号
ＴＤ及び前記テストイネーブル信号ＴＥが入力されてい
る。前記論理ゲート２６a には、前記セグメントドライ
バコントロール信号ＳＤＣ２及びテストイネーブル信号
ＴＥが入力されている。前記論理ゲート２８aには、前
記セグメントドライバコントロール信号ＳＤＣ３及び前
記テストイネーブル信号ＴＥとが入力されている。

【０００９】前記論理ゲート２２の出力は、前記Ｎチャ
ネルＭＯＳトランジスタＮＭのゲート端子に接続されて
いる。前記論理ゲート２４の出力は、前記ＰチャネルＭ
ＯＳトランジスタＰＭ１a のゲート端子に接続されてい
る。前記論理ゲート２６a の出力は、前記レベル変換器
１６a でその論理値のレベル変換がなされた後、前記Ｐ
チャネルＭＯＳトランジスタＰＭ２a のゲート端子に入
力されている。又、前記論理ゲート２８a の出力は、前
記レベル変換器１６b にてレベル変換された後、前記Ｐ
チャネルＭＯＳトランジスタＰＭ３a のゲート端子に入
力されている。

【００１０】まず、前記ＮチャネルＭＯＳトランジスタ
ＮＭのソース端子はグランドに接続され、ドレン端子は
前記出力端子ＯＵＴに接続されている。従って、該Ｎチ
ャネルＭＯＳトランジスタＮＭは、前記テストイネーブ
ル信号ＴＥが“０”のとき（以降、通常動作時と称す
る）には、前記セグメントドライバコントロール信号Ｓ
ＤＣ０が“１”となるとオン状態となる。又、前記テス
トイネーブル信号ＴＥが“１”のとき（以降、テスト動
作時と称する）には、前記テストデータ信号ＴＤが
“１”となるとオンとなる。

【００１１】前記ＰチャネルＭＯＳトランジスタＰＭ１
a は、そのソース端子は電源電圧ＶＤＤに接続され、そ
のドレン端子は前記出力端子ＯＵＴに接続されている。
該ＰチャネルＭＯＳトランジスタＰＭ１a は、前記通常
動作時には、前記セグメントドライバコントロール信号
ＳＤＣ１が“０”のときにオンとなる。前記テスト動作
時には、前記テストデータ信号ＴＤが“０”となるとオ
ンとなる。

【００１２】前記ＰチャネルＭＯＳトランジスタＰＭ２
a は、そのソースが電源電圧ＶＤＤ１に接続され、その
ドレンが前記出力端子ＯＵＴに接続されている。該Ｐチ
ャネルＭＯＳトランジスタＰＭ２a は、前記通常動作時
には、前記セグメントドライバコントロール信号ＳＤＣ
２が“０”のときにオンとなる。又、該ＰチャネルＭＯ
ＳトランジスタＰＭ２a は、前記テスト動作時には、オ
フとなる。

【００１３】前記ＰチャネルＭＯＳトランジスタＰＭ３
a は、そのソースが電源電圧ＶＤＤ２に接続され、その
ドレンが前記出力端子ＯＵＴに接続されている。該Ｐチ
ャネルＭＯＳトランジスタＰＭ３a は、前記通常動作時
には、前記セグメントドライバコントロール信号ＳＤＣ
３が“０”となるとオンとなる。又、該ＰチャネルＭＯ
ＳトランジスタＰＭ３a は、前記テスト動作時には、オ
フとなる。

【００１４】従って、このような従来の液晶表示器セグ
メントドライブ回路においては、前記セグメントドライ
バコントロール信号ＳＤＣ０〜ＳＤＣ３のいずれか１つ
を“１”又は“０”とすることで、前記出力端子ＯＵＴ
に接続される液晶表示器のセグメントの電極に印加され
る電圧を変化させたり、その極性を切り替えることがで
きる。この従来例においては、前記電源電圧ＶＤＤ、電
源電圧ＶＤＤ１及び電源電圧ＶＤＤ２は、次のような関
係にある。

【００１５】ＶＤＤ＜ＶＤＤ１＜ＶＤＤ２

【００１６】又、この図３に示されるような液晶表示器
セグメントドライブ回路では、従来そのテスト時には、
前記テストイネーブル信号ＴＥを“１”とした後、前記
テストデータ信号ＴＤを“１”にしたり、“０”とする
というものである。即ち、このように前記テストデータ
信号ＴＤを“１”としたり“０”とすることで、前記出
力端子ＯＵＴを電源電圧ＶＤＤとしたり、グランド電位
とする。又、テスト作業能率を向上させるため、前記Ｐ
チャネルＭＯＳトランジスタＰＭ１a や前記Ｎチャネル
ＭＯＳトランジスタＮＭの駆動能力を大きくするように
し、高速動作を可能としている。

【００１７】

【発明が達成しようとする課題】しかしながら、このよ
うにテスト作業能率を向上させるため、前記Ｐチャネル
ＭＯＳトランジスタＰＭ１a の出力駆動能力や、前記Ｎ
チャネルＭＯＳトランジスタＮＭの出力駆動能力を大き
くするためには、これらＰチャネルＭＯＳトランジスタ
ＰＭ１a やＮチャネルＭＯＳトランジスタＮＭa の大き
さが大きくなってしまう。このため、その液晶表示器セ
グメントドライブ回路全体の集積度が低下してしまうと
いう問題がある。

【００１８】特に、液晶表示器の多数のセグメントを別
個に駆動しようとした場合には、前記図４に示されるよ
うな液晶表示器セグメントドライブ回路が多数必要とな
っていまう。このため、テスト時にのみしか必要とされ
ない機能の性能を確保するため、集積度の低下が著しく
なってしまうという問題がある。

【００１９】本発明は、前記従来の問題点を解決するべ
くなされたもので、用いられるドライブスイッチング素
子に要するスペースを縮小し、当該液晶表示器セグメン
トドライブ回路全体の集積度をより向上させることがで
きる液晶表示器セグメントドライブ回路を提供すること
を目的とする。

【００２０】

【課題を達成するための手段】本発明は、複数のドライ
ブスイッチング素子を備え、これらドライブスイッチン
グ素子を個別にオン・オフすることで、接続されている
液晶表示器のセグメントの電極間に印加される電圧やそ
の極性を切り替え、該セグメントを用いたコントラスト
を変化させる液晶表示器セグメントドライブ回路におい
て、少なくとも２つ以上の前記ドライブスイッチング素
子それぞれについて、前記セグメントを用いたテスト時
に該セグメントの電極間へと、所定のテスト電圧を印加
するためのテスト電圧印加回路を備えるようにしたこと
により、前記課題を達成したものである。

【００２１】

【作用】前述のようにテスト動作速度を向上しようとし
た場合には、テスト動作時に用いられるドライブスイッ
チング素子、例えば前記図４に示される前記Ｐチャネル
ＭＯＳトランジスタＰＭ１a や前記ＮチャネルＭＯＳト
ランジスタＮＭを大きくしなければならない。

【００２２】このようなテスト動作時に用いられるドラ
イブスイッチング素子の大きさの増大を低減するため
に、本発明においては、通常動作時に用いられている前
記ドライブスイッチング素子を、前記テスト動作時によ
り多く用いるようにしている。これによって、テスト動
作時に動作する特定の前記ドライブスイッチング素子の
大きさを増大しなければならないという問題を低減する
ようにしている。

【００２３】図１は、本発明の要旨を示すブロック図で
ある。

【００２４】この図１において、出力端子ＯＵＴa 及び
出力端子ＯＵＴb には、液晶表示器のセグメントの電極
が接続される。又、このようなセグメントの電極間に印
加される電圧やその電極を切り替えるために、異なる電
源電圧をオン・オフする複数のドライブスイッチング素
子１２a １〜１２am、１２b １〜１２bnが用いられてい
る。例えば、前記スイッチング素子１２a １〜１２am
は、電源電圧Ｖa １〜Ｖamと前記出力端子ＯＵＴa との
間をオン・オフする。又、前記スイッチング素子１２b
１〜１２bnは、電源電圧Ｖb １〜Ｖbnと前記出力端子Ｏ
ＵＴb との間をオン・オフする。

【００２５】本発明においては、このようなスイッチン
グ素子１２a １〜１２am、１２b １〜１２bnについて、
前述のようなテスト動作時に複数用いるようにし、この
図１に示される電源電圧ＶＴa や電源電圧ＶＴb 、即
ち、前述のようなテスト動作時に用いられる電源電圧
（以降、テスト電圧と称する）のオン・オフにも用いる
ようにしている。

【００２６】従って、このように複数の前記ドライブス
イッチング素子１２a １〜１２am、１２b １〜１２bnを
用いることで、結果として、前述のようなテスト動作時
に用いられるドライブスイッチング素子の容量を増加さ
せることができる。これによって、用いられるドライブ
スイッチング素子に要するスペースをより縮小しなが
ら、前記図４を用いて前述した従来のものの如く、テス
ト動作速度をより向上させ、又、これによってテスト作
業能率をより向上させることができる。

【００２７】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００２８】図２は、本発明が適用された液晶表示器セ
グメントドライブ回路の第１実施例の回路図である。

【００２９】この図２に示される如く、本実施例の液晶
表示器セグメントドライブ回路は、主として、昇圧回路
１４と、ＰチャネルＭＯＳトランジスタＰＭ１〜ＰＭ３
と、ＮチャネルＭＯＳトランジスタＮＭと、レベル変換
器１６a 及び１６b と、論理ゲート２２、２４、２６及
び２８と、ダイオード３２、３４及び３６とにより構成
されている。

【００３０】本実施例は、前記図４に示された従来のも
のと比べ、特に、前記論理ゲート２６及び２８（それぞ
れ、前記図４の従来のものの前記論理ゲート２６a 及び
２８a に対応）と、前記ダイオード３２、３４及び３６
を追加したところが異なっている。又、本実施例におい
ては、テスト動作時に用いられる前記ＰチャネルＭＯＳ
トランジスタＰＭ１は、従来テスト動作時に用いられて
いたものに比べ、テスト動作速度の向上のためのその容
量や大きさの増加はより少なくされている。これは、こ
のようなテスト動作時に、前記ＰチャネルＭＯＳトラン
ジスタＰＭ２やＰＭ３が併用されるためである。

【００３１】本実施例においては、前記電源入力端子Ｖ
ＤＤへと電源電圧ＶＤＤを接続する。又、前記出力端子
ＯＵＴに接続される液晶表示器のセグメントの表示又は
非表示は、前記セグメントドライバコントロール信号Ｓ
ＤＣ０〜ＳＤＣ３によって制御される。又、この図２に
おいても、その前述のような通常動作時には、前記コン
デンサ接続端子ＶＤＤ１及びＶＤＤ２は、前記図３に示
されたように、それぞれ前記電圧安定化用コンデンサＣ
１あるいはＣ２が接続される。

【００３２】一方、前述のようなテスト動作時には、前
記電源入力端子ＶＤＤには、電源電圧ＶＤＤが接続され
る。又、本実施例では特に、このようなテスト動作時に
は、前記コンデンサ接続端子ＶＤＤ１及びＶＤＤ２に
は、ダイオード３８を介して電源電圧ＶＤＤが接続され
る。即ち、前記ＰチャネルＭＯＳトランジスタＰＭ２の
ソースには、前記昇圧回路１４からの電源電圧ＶＤＤ１
が接続されると共に、電源電圧ＶＤＤも接続される。
又、前記ＰチャネルＭＯＳトランジスタＰＭ３のソース
には、前記昇圧回路１４からの電源電圧ＶＤＤ２と共
に、電源電圧ＶＤＤも接続される。

【００３３】まず、本実施例においては、前記論理ゲー
ト２６は、前述のような通常動作時、即ち前記テストイ
ネーブル信号ＴＥが“０”のときには、前記セグメント
ドライバコントロール信号ＳＤＣ２が“１”となると、
その出力が“１”となる。又、該論理ゲート２６は、前
述のようなテスト動作時、即ち前記テストイネーブル信
号ＴＥが“１”のときには、前記テストデータ信号ＴＤ
が“１”となると、その出力が“１”となる。又、本実
施例の前記論理ゲート２８は、前述のような通常動作時
に、前記セグメントドライバコントロール信号ＳＤＣ３
が“１”となると、その出力が“１”となる。又、該論
理ゲート２８は、前述のようなテスト動作時には、前記
テストデータ信号ＴＤが“１”となると、その出力が
“１”となる。

【００３４】従って、本実施例においては、前述のよう
なテスト動作時には、前記テストデータ信号ＴＤに従っ
て、前記ＰチャネルＭＯＳトランジスタＰＭ２やＰＭ３
をも動作させることができる。即ち、前記ＰチャネルＭ
ＯＳトランジスタＰＭ１だけでなく、これらＰチャネル
ＭＯＳトランジスタＰＭ２及びＰＭ３をも並行動作させ
ることができる。従って、前記ＰチャネルＭＯＳトラン
ジスタＰＭ１の大きさが限られていても、並行動作され
るこれらＰチャネルＭＯＳトランジスタＰＭ２及びＰＭ
３によって、テスト動作速度をより向上させることが可
能である。

【００３５】なお、本実施例においては、前述のような
テスト動作時に前記ＰチャネルＭＯＳトランジスタＰＭ
２やＰＭ３がオンとなると、前記出力端子ＯＵＴへと、
電源電圧ＶＤＤよりも高い電源電圧ＶＤＤ１あるいはＶ
ＤＤ２が印加されるようにも思える。しかしながら、前
記昇圧回路１４の電源供給能力は大きくなく、これらＰ
チャネルＭＯＳトランジスタＰＭ２やＰＭ３によって前
記出力端子ＯＵＴへと印加される電源電圧は、前記ダイ
オード３８を経由して印加される電源電圧ＶＤＤと見な
すことができる。

【００３６】図３は、本発明が適用された液晶表示器セ
グメントドライブ回路の第２実施例の回路図である。

【００３７】この第２実施例は、前記図２に示された第
１実施例と比べ、まず、昇圧回路１４a （前記図２の前
記昇圧回路１４に相当）が異なる。即ち、この図３に示
される前記昇圧回路１４a は、前記テストイネーブル信
号ＴＥを入力しており、該テストイネーブル信号ＴＥに
従って、その電源電圧ＶＤＤ１及び電源電圧ＶＤＤ２の
出力をオン・オフする。該テストイネーブル信号ＴＥが
“０”のときに、電源電圧ＶＤＤ１が出力され、又、電
源電圧ＶＤＤ２が出力される。一方、前記テストイネー
ブル信号ＴＥが“１”のときに、電源電圧ＶＤＤ１の出
力端子はハイインピーダンス状態となり、又、電源電圧
ＶＤＤ２の出力端子もハイインピーダンス状態となる。

【００３８】このような前記昇圧回路１４a を用いた本
第２実施例によれば、前記図２に示されたダイオード３
２、３４及び３６は不要となっている。又、実際にテス
ト動作を行う際に、電源入力端子ＶＤＤへと電源電圧Ｖ
ＤＤを供給する一方、前記コンデンサ接続端子ＶＤＤ１
及びＶＤＤ２へと電源電圧ＶＤＤを供給する際にも、前
記図２に示された前記ダイオード３８が不要となってい
る。このような本第２実施例においても、前記第１実施
例と同様に、テスト動作時には前記ＰチャネルＭＯＳト
ランジスタＰＭ１と共に、前記ＰチャネルＭＯＳトラン
ジスタＰＭ２及びＰＭ３を並行動作させることができ
る。従って、用いられるドライブスイッチング素子の大
きさを大きくすることを低減しながら、テスト動作速度
を向上させることができる。

【００３９】

【発明の効果】以上説明した通り、本発明によれば、用
いられるドライブスイッチング素子に要するスペースを
縮小し、当該液晶表示器セグメントドライブ回路全体の
集積度をより向上させることができるという優れた効果
を得ることができる。

【図面の簡単な説明】

【図１】本発明の要旨を示すブロック図

【図２】本発明が適用された液晶表示器セグメントドラ
イブ回路の第１実施例の回路図

【図３】本発明が適用された液晶表示器セグメントドラ
イブ回路の第２実施例の回路図

【図４】従来の液晶表示器セグメントドライブ回路の回
路図

【符号の説明】

１２a １〜１２am、１２b １〜１２bn…スイッチング素
子 １４、１４a …昇圧回路 １６a 、１６b …レベル変換器 ２２、２４、２６、２６a 、２８、２８a …論理ゲート ３２、３４、３６、３８…ダイオード ＶＤＤ…電源入力端子（又は電源電圧） ＶＤＤ１、ＶＤＤ２…コンデンサ接続端子（又は電源電
圧） ＰＭ１、ＰＭ１a 、ＰＭ２、ＰＭ２a 、ＰＭ３、ＰＭ３
a…ＰチャネルＭＯＳトランジスタ ＮＭ…ＮチャネルＭＯＳトランジスタ ＴＥ…テストイネーブル信号 ＴＤ…テストデータ信号 ＳＤＣ０〜ＳＤＣ３…セグメントドライバコントロール
信号 ＯＵＴ、ＯＵＴa 、ＯＵＴb …出力端子（液晶表示器の
セグメントの電極が接続される端子）

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のドライブスイッチング素子を備え、
   これらドライブスイッチング素子を個別にオン・オフす
   ることで、接続されている液晶表示器のセグメントの電
   極間に印加される電圧やその極性を切り替え、該セグメ
   ントのコントラストを変化させる液晶表示器セグメント
   ドライブ回路において、 少なくとも２つ以上の前記ドライブスイッチング素子そ
   れぞれについて、前記セグメントを用いたテスト時に該
   セグメントの電極間へと、所定のテスト電圧を印加する
   ためのテスト電圧印加回路を備えるようにしたことを特
   徴とする液晶表示器セグメントドライブ回路。