JPH0630421B2 - 信号転送装置 - Google Patents
信号転送装置Info
- Publication number
- JPH0630421B2 JPH0630421B2 JP57000127A JP12782A JPH0630421B2 JP H0630421 B2 JPH0630421 B2 JP H0630421B2 JP 57000127 A JP57000127 A JP 57000127A JP 12782 A JP12782 A JP 12782A JP H0630421 B2 JPH0630421 B2 JP H0630421B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control means
- switching
- transistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000013016 damping Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
- H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 本発明は信号用入力端子と、信号出力端子と、前記信号
用入力端子に結合された入力端子および入力信号の種々
の異なるレベルの信号を発生する複数の出力端子を有す
る信号分割回路網と、前記複数の出力端子の信号レベル
を前記信号出力端子に選択的に結合する少なくとも１群
の可制御スイッチと、これらスイッチを一度にターンオ
ンおよびオフする制御手段とを具え、振幅伝送特性を段
階状に調整し得る信号転送装置に関するものである。
用入力端子に結合された入力端子および入力信号の種々
の異なるレベルの信号を発生する複数の出力端子を有す
る信号分割回路網と、前記複数の出力端子の信号レベル
を前記信号出力端子に選択的に結合する少なくとも１群
の可制御スイッチと、これらスイッチを一度にターンオ
ンおよびオフする制御手段とを具え、振幅伝送特性を段
階状に調整し得る信号転送装置に関するものである。
このような信号転送装置はオーデイオアンプ内でのボリ
ュームコントロール又はトーンコントロール用の装置と
して使うことができ、このようなボリュームコントロー
ル装置は例えばオランダ国公開特許願第7811229号から
既知である。電子スイツチはしばしば誤り電圧を出す。
信号転送装置が切り替えられると変動する直流信号が出
力される。而してこの直流信号には種々の誤り電圧が含
まれており、オーデイオ装置ではこれらの種々の誤り電
圧がスイツチングクリツクとして再生される。そしてこ
のスイツチングクリツクは殊に信号がない時非常に耳障
りなものとして経験される。
ュームコントロール又はトーンコントロール用の装置と
して使うことができ、このようなボリュームコントロー
ル装置は例えばオランダ国公開特許願第7811229号から
既知である。電子スイツチはしばしば誤り電圧を出す。
信号転送装置が切り替えられると変動する直流信号が出
力される。而してこの直流信号には種々の誤り電圧が含
まれており、オーデイオ装置ではこれらの種々の誤り電
圧がスイツチングクリツクとして再生される。そしてこ
のスイツチングクリツクは殊に信号がない時非常に耳障
りなものとして経験される。
本発明の目的はこのような欠点を持たない冒頭に記載し
たタイプの信号転送装置を提供するにある。
たタイプの信号転送装置を提供するにある。
このような目的を達成するため、本発明は信号用入力端
子と、信号出力端子と、前記信号用入力端子に結合され
た入力端子および異なるレベルの入力信号を供給する複
数の出力端子を有する信号分割回路網と、前記複数の出
力端子の信号レベルを前記信号出力端子に選択的に結合
する可制御スイッチ群と、この可制御スイッチ群を制御
する制御手段とを具えた、振幅伝送特性を段階状に調整
し得る信号転送装置において、 前記制御手段は、制御動作時に、前記可制御スイッチ群
のうちの隣接する信号レベルが供給される２つのスイッ
チをそのスイッチオン期間が互いに重なり部分を有する
ように順次ターンオンするスイッチ切換手段と、ターン
オンしている前記スイッチに対して、その前半では時間
の関数として徐々に増加し、後半では時間に関数として
徐々に減少する電流を供給する第１および第２相補制御
電流発生器を具えた電流制御手段とからなり、 前記可制御スイッチ群は、各々が第１および第２トラン
ジスタを具える差動対の群からなり、前記第１および第
２トランジスタの各コレクタ電極は夫々共通接続されて
いてその差動出力を前記信号出力端子に出力するように
結合され、前記第１トランジスタのベース電極の各々は
前記信号分割回路網の出力端子に夫々結合され、前記第
２トランジスタのベース電極は共通端子に結合され、共
通接続された前記第１および第２トランジスタのエミッ
タ電極はそれぞれ前記スイッチ切換手段によってオン・
オフ制御されるスイッチングトランジスタを介して前記
電流制御手段に結合されるようにしたことを特徴とす
る。
子と、信号出力端子と、前記信号用入力端子に結合され
た入力端子および異なるレベルの入力信号を供給する複
数の出力端子を有する信号分割回路網と、前記複数の出
力端子の信号レベルを前記信号出力端子に選択的に結合
する可制御スイッチ群と、この可制御スイッチ群を制御
する制御手段とを具えた、振幅伝送特性を段階状に調整
し得る信号転送装置において、 前記制御手段は、制御動作時に、前記可制御スイッチ群
のうちの隣接する信号レベルが供給される２つのスイッ
チをそのスイッチオン期間が互いに重なり部分を有する
ように順次ターンオンするスイッチ切換手段と、ターン
オンしている前記スイッチに対して、その前半では時間
の関数として徐々に増加し、後半では時間に関数として
徐々に減少する電流を供給する第１および第２相補制御
電流発生器を具えた電流制御手段とからなり、 前記可制御スイッチ群は、各々が第１および第２トラン
ジスタを具える差動対の群からなり、前記第１および第
２トランジスタの各コレクタ電極は夫々共通接続されて
いてその差動出力を前記信号出力端子に出力するように
結合され、前記第１トランジスタのベース電極の各々は
前記信号分割回路網の出力端子に夫々結合され、前記第
２トランジスタのベース電極は共通端子に結合され、共
通接続された前記第１および第２トランジスタのエミッ
タ電極はそれぞれ前記スイッチ切換手段によってオン・
オフ制御されるスイッチングトランジスタを介して前記
電流制御手段に結合されるようにしたことを特徴とす
る。
このような本発明信号転送装置では誤り電圧がターンオ
ン時に滑らかに変化し、耳に聞こえるようなスイツチン
グクリツクを殆んど発生しない。
ン時に滑らかに変化し、耳に聞こえるようなスイツチン
グクリツクを殆んど発生しない。
この点で前記可制御スイッチを特定の順序に従ってスイ
ッチオンオフさせ、制御信号入力端子をこの順序に従っ
てトランジスタスイッチを介して前記制御信号発生器の
第１出力端子と第２出力端子とに交互に接続し、前記ト
ランジスタスイッチを適宜制御してスイッチオンオフす
べきトランジスタ対の制御信号入力端子のみを前記制御
信号発生器に接続し得るようにするのが有利である。
ッチオンオフさせ、制御信号入力端子をこの順序に従っ
てトランジスタスイッチを介して前記制御信号発生器の
第１出力端子と第２出力端子とに交互に接続し、前記ト
ランジスタスイッチを適宜制御してスイッチオンオフす
べきトランジスタ対の制御信号入力端子のみを前記制御
信号発生器に接続し得るようにするのが有利である。
制御信号発生器の点で本発明信号転送装置は制御信号発
生器が制御手段により同期がとられるデイジタル−アナ
ログ変換器を具えていて制御信号を発生し得るようにす
る。
生器が制御手段により同期がとられるデイジタル−アナ
ログ変換器を具えていて制御信号を発生し得るようにす
る。
次に制御信号発生器がクロツク信号により制御されるデ
イジタルのアツプ／ダウンカウンタを具え、上記クロツ
ク信号が制御手段の同期もとり、前記カウンタのカウン
トを入力信号としてデイジタル−アナログ変換器に印加
すると有利である。
イジタルのアツプ／ダウンカウンタを具え、上記クロツ
ク信号が制御手段の同期もとり、前記カウンタのカウン
トを入力信号としてデイジタル−アナログ変換器に印加
すると有利である。
図面につき本発明を詳細に説明する。図面は本発明に係
る信号転送装置の好適な一実施例を示したものである。
る信号転送装置の好適な一実施例を示したものである。
第１図は本発明原理を用いる階段状に制御される音量制
御回路の一実施例を示したものである。この音量制御回
路は信号入力端子１を具え、この入力端子１が電圧フオ
ロア(voltage follower)として構成された増幅器２に接
続され、この増幅器２が出力端子３を有する。この出力
端子３は抵抗分圧回路４を介して接地する。この抵抗分
圧回路４は所謂Ｒ−2Rはしご形回路網であり、これは１
段当り６ｄＢの減衰を与え、16個のタツプＬ１ないしＬ
16を有し、タツプＬ１は電圧フオロア２の全出力電圧を
供給し、タツプ16は接地する。タツプＬ１，Ｌ３，
Ｌ５，Ｌ７，Ｌ９，Ｌ11，Ｌ13及びＬ15はスイツチング
増幅器５に接続する。このスイツチング増幅器５は入力
端子Ｓ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ11，Ｓ13及びＳ
15にスイツチング信号の指令が入つた時これらのタツプ
の１つを出力端子６に接続する。抵抗分圧回路４の他方
のタツプＬ２，Ｌ４，Ｌ６，Ｌ８，Ｌ10，Ｌ14及びＬ16
はスイツチング増幅器７に接続する。このスイツチング
増幅器７は入力端子Ｓ２，Ｓ４，Ｓ６，Ｓ８，Ｓ10，Ｓ
12及びＳ16にスイツチング信号の指令が入つた時これら
のタツプの一つを出力端子８に接続する。２個のスイツ
チング増幅器５及び７は出力端子６及び８が毎度２個の
順次のタツプ上の信号を担うように、即ち毎度２個のス
イツチング増幅器の一つが次段のスイツチング位置にス
イツチされるように制御される。減衰が一番小さい時増
幅器５がタツプＬ１を出力端子６に接続し、増幅器７が
タツプＬ２を出力端子８に接続する。次の減衰ステツプ
は増幅器５をターンオンすることにより得られ、タツプ
Ｌ３が出力端子６に接続される。次に、スイツチング増
幅器７に切り替えられ、タツプＬ４を出力端子８に接続
する。このようにして全回路網４をカバーでき、出力端
子６及び８が何時も抵抗分圧回路４の２個の順次のタツ
プに接続され、出力端子６及び８が交互に最高の信号レ
ベルを担う。これは毎度２個の増幅器５及び７の一つだ
けが切り替えられるという利点を有する。出力端子６と
８の間に線形減衰回路９を入れる。この線形減衰回路９
はタツプＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６及びＤ７
を有し、タツプＤ１及びＤ７が夫々出力端子６及び８の
電圧を担う。タツプＤ１〜Ｄ７はスイツチング信号Ｓ21
〜Ｓ27の指令に基づきスイツチング増幅器10を介して出
力端子11に接続できる。タツプＤ１〜Ｄ７のスイツチン
グ系列は毎回スイツチング増幅器５及び７のスイツチン
グ位置に依存して変わる。スイツチング増幅器５がタツ
プＬ１が出力端子６に接続される位置にあり、スイツチ
ング増幅器７がタツプＬ２が出力端子８に接続される位
置にある場合はスイツチング増幅器10が減衰を大きくし
つつタツプＤ１〜Ｄ７を順次に出力端子11に接続する。
次に減衰を大きくする時はスイツチング増幅器５が切り
替えられてタツプＬ３を出力端子６に接続し、スイツチ
ング増幅器10が減衰を大きくしつゝタツプＤ７〜Ｄ１を
出力端子11に接続する。全部のスイツチング系列を第２
図に略式図示するが、ここで左側の２個の列は抵抗分圧
回路４のどのタツプがスイツチング増幅器５及び７によ
りスイツチされるかを示し、縦方向の矢印はスイツチン
グ系列を表し、右側の列はスイツチング増幅器10のスイ
ツチング方向を表わす。この図から判かる通りスイツチ
ング増幅器10が夫々非スイツチング増幅器７及び５に接
続されている夫々のタツプＤ７及びＤ１を出力端子11に
接続している間にスイツチング増幅器５及び７が切り替
わる。これはスイツチング増幅器５及び７によるスイツ
チングクリツクが出力端子11に到達しない点で大きな利
点となる。
御回路の一実施例を示したものである。この音量制御回
路は信号入力端子１を具え、この入力端子１が電圧フオ
ロア(voltage follower)として構成された増幅器２に接
続され、この増幅器２が出力端子３を有する。この出力
端子３は抵抗分圧回路４を介して接地する。この抵抗分
圧回路４は所謂Ｒ−2Rはしご形回路網であり、これは１
段当り６ｄＢの減衰を与え、16個のタツプＬ１ないしＬ
16を有し、タツプＬ１は電圧フオロア２の全出力電圧を
供給し、タツプ16は接地する。タツプＬ１，Ｌ３，
Ｌ５，Ｌ７，Ｌ９，Ｌ11，Ｌ13及びＬ15はスイツチング
増幅器５に接続する。このスイツチング増幅器５は入力
端子Ｓ１，Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ11，Ｓ13及びＳ
15にスイツチング信号の指令が入つた時これらのタツプ
の１つを出力端子６に接続する。抵抗分圧回路４の他方
のタツプＬ２，Ｌ４，Ｌ６，Ｌ８，Ｌ10，Ｌ14及びＬ16
はスイツチング増幅器７に接続する。このスイツチング
増幅器７は入力端子Ｓ２，Ｓ４，Ｓ６，Ｓ８，Ｓ10，Ｓ
12及びＳ16にスイツチング信号の指令が入つた時これら
のタツプの一つを出力端子８に接続する。２個のスイツ
チング増幅器５及び７は出力端子６及び８が毎度２個の
順次のタツプ上の信号を担うように、即ち毎度２個のス
イツチング増幅器の一つが次段のスイツチング位置にス
イツチされるように制御される。減衰が一番小さい時増
幅器５がタツプＬ１を出力端子６に接続し、増幅器７が
タツプＬ２を出力端子８に接続する。次の減衰ステツプ
は増幅器５をターンオンすることにより得られ、タツプ
Ｌ３が出力端子６に接続される。次に、スイツチング増
幅器７に切り替えられ、タツプＬ４を出力端子８に接続
する。このようにして全回路網４をカバーでき、出力端
子６及び８が何時も抵抗分圧回路４の２個の順次のタツ
プに接続され、出力端子６及び８が交互に最高の信号レ
ベルを担う。これは毎度２個の増幅器５及び７の一つだ
けが切り替えられるという利点を有する。出力端子６と
８の間に線形減衰回路９を入れる。この線形減衰回路９
はタツプＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６及びＤ７
を有し、タツプＤ１及びＤ７が夫々出力端子６及び８の
電圧を担う。タツプＤ１〜Ｄ７はスイツチング信号Ｓ21
〜Ｓ27の指令に基づきスイツチング増幅器10を介して出
力端子11に接続できる。タツプＤ１〜Ｄ７のスイツチン
グ系列は毎回スイツチング増幅器５及び７のスイツチン
グ位置に依存して変わる。スイツチング増幅器５がタツ
プＬ１が出力端子６に接続される位置にあり、スイツチ
ング増幅器７がタツプＬ２が出力端子８に接続される位
置にある場合はスイツチング増幅器10が減衰を大きくし
つつタツプＤ１〜Ｄ７を順次に出力端子11に接続する。
次に減衰を大きくする時はスイツチング増幅器５が切り
替えられてタツプＬ３を出力端子６に接続し、スイツチ
ング増幅器10が減衰を大きくしつゝタツプＤ７〜Ｄ１を
出力端子11に接続する。全部のスイツチング系列を第２
図に略式図示するが、ここで左側の２個の列は抵抗分圧
回路４のどのタツプがスイツチング増幅器５及び７によ
りスイツチされるかを示し、縦方向の矢印はスイツチン
グ系列を表し、右側の列はスイツチング増幅器10のスイ
ツチング方向を表わす。この図から判かる通りスイツチ
ング増幅器10が夫々非スイツチング増幅器７及び５に接
続されている夫々のタツプＤ７及びＤ１を出力端子11に
接続している間にスイツチング増幅器５及び７が切り替
わる。これはスイツチング増幅器５及び７によるスイツ
チングクリツクが出力端子11に到達しない点で大きな利
点となる。
第１図の制御回路ではスイツチング増幅器５，７及び10
を差動増幅器として構成しているが、これらの差動増幅
器は夫々交互にスイツチングできる非反転入力端子（Ａ
１，Ａ３，Ａ５，Ａ７，Ａ９，Ａ11，Ａ13，Ａ15），
（Ａ２，Ａ４，Ａ６，Ａ８，Ａ10，Ａ12，Ａ14，Ａ16）
及び（Ａ21，Ａ22，Ａ23，Ａ24，Ａ25，Ａ26，Ａ27）と
出力端子に接続されている反転入力端子（−）とを有
し、上記非反転入力端子は対応する番号の制御入力端子
Ｓの信号でスイツチングできる。例えば制御入力端子Ｓ
21の信号は入力端子Ａ21を働らかせる。従つてこれらの
スイツチング増幅器はスイツチングされた入力端子の信
号に対する電圧フオロアとして働らく。
を差動増幅器として構成しているが、これらの差動増幅
器は夫々交互にスイツチングできる非反転入力端子（Ａ
１，Ａ３，Ａ５，Ａ７，Ａ９，Ａ11，Ａ13，Ａ15），
（Ａ２，Ａ４，Ａ６，Ａ８，Ａ10，Ａ12，Ａ14，Ａ16）
及び（Ａ21，Ａ22，Ａ23，Ａ24，Ａ25，Ａ26，Ａ27）と
出力端子に接続されている反転入力端子（−）とを有
し、上記非反転入力端子は対応する番号の制御入力端子
Ｓの信号でスイツチングできる。例えば制御入力端子Ｓ
21の信号は入力端子Ａ21を働らかせる。従つてこれらの
スイツチング増幅器はスイツチングされた入力端子の信
号に対する電圧フオロアとして働らく。
第３図はこのようなスイツチング増幅器の一例としてス
イツチング増幅器10を示したものである。このスイツチ
ング増幅器10は７個の差動トランジスタ対（Ｔ11，
Ｔ12），（Ｔ21，Ｔ22），（Ｔ31，Ｔ32），（Ｔ41，Ｔ
42），（Ｔ51，Ｔ52），（Ｔ61，Ｔ62）及び（Ｔ71，Ｔ
72）を具える。トランジスタＴ11，Ｔ21，Ｔ31，Ｔ41，
Ｔ51，Ｔ61及びＴ71のベース電極は個々に対応する入力
端子Ａ21，Ａ22，Ａ23，Ａ24，Ａ25，Ａ26及びＡ27に接
続し、エミツタ電極は当該トランジスタ対の他方のトラ
ンジスタＴ12，Ｔ22，Ｔ32，Ｔ42，Ｔ52，Ｔ62及びＴ72
のエミツタ電極に接続し、コレクタは一つにまとめてコ
レクタ負荷12を介して正の電源端子（＋）に接続する。
トランジスタ対の他方のトランジスタのベース電極は一
つにまとめて反転入力端子（−）に接続し、コレクタ電
極は一つにまとめてコレクタ負荷13を介して正の電源端
子に接続する。この結果これらのトランジスタは図示し
たように多重エミツタトランジスタで構成することもで
きる。負荷12及び13の両端間のコレクタ信号は差動増幅
器14と出力増幅器15とを介して出力端子11に増幅されて
現われる。そして反転入力端子（−）にもフイードバツ
クされる。
イツチング増幅器10を示したものである。このスイツチ
ング増幅器10は７個の差動トランジスタ対（Ｔ11，
Ｔ12），（Ｔ21，Ｔ22），（Ｔ31，Ｔ32），（Ｔ41，Ｔ
42），（Ｔ51，Ｔ52），（Ｔ61，Ｔ62）及び（Ｔ71，Ｔ
72）を具える。トランジスタＴ11，Ｔ21，Ｔ31，Ｔ41，
Ｔ51，Ｔ61及びＴ71のベース電極は個々に対応する入力
端子Ａ21，Ａ22，Ａ23，Ａ24，Ａ25，Ａ26及びＡ27に接
続し、エミツタ電極は当該トランジスタ対の他方のトラ
ンジスタＴ12，Ｔ22，Ｔ32，Ｔ42，Ｔ52，Ｔ62及びＴ72
のエミツタ電極に接続し、コレクタは一つにまとめてコ
レクタ負荷12を介して正の電源端子（＋）に接続する。
トランジスタ対の他方のトランジスタのベース電極は一
つにまとめて反転入力端子（−）に接続し、コレクタ電
極は一つにまとめてコレクタ負荷13を介して正の電源端
子に接続する。この結果これらのトランジスタは図示し
たように多重エミツタトランジスタで構成することもで
きる。負荷12及び13の両端間のコレクタ信号は差動増幅
器14と出力増幅器15とを介して出力端子11に増幅されて
現われる。そして反転入力端子（−）にもフイードバツ
クされる。
入力端子Ａ21〜Ａ27を個別に動作できるようにするた
め、夫々のトランジスタ対（Ｔ11，Ｔ12）〜（Ｔ71，Ｔ
72）のエミツタ電極を夫々の分離トランジスタＴ１〜Ｔ
７を介してエミツタ電流源に接続する。分離トランジス
タＴ１〜Ｔ７のベース電極は基準電圧源Ｖrefに接続
し、エミツタ電極は夫々のスイツチングトランジスタＢ
21〜Ｂ27のコレクタに接続し、スイツチングトランジス
タＢ21〜Ｂ27のベース電極を夫々の制御入力端子Ｓ21〜
Ｓ27に接続する。エミツタ電流源は例えば抵抗とするこ
とができる。従つて関連スイツチをターンオンすると基
準電圧Ｖrefと関連抵抗の値とにより決まるエミツタ電
流が発生し、このエミツタ電流により対向する入力端子
が活性化され、この入力端子に存在する信号が出力端子
11に現われる。増幅器５及び７はこれと対応する態様で
作ることができる。
め、夫々のトランジスタ対（Ｔ11，Ｔ12）〜（Ｔ71，Ｔ
72）のエミツタ電極を夫々の分離トランジスタＴ１〜Ｔ
７を介してエミツタ電流源に接続する。分離トランジス
タＴ１〜Ｔ７のベース電極は基準電圧源Ｖrefに接続
し、エミツタ電極は夫々のスイツチングトランジスタＢ
21〜Ｂ27のコレクタに接続し、スイツチングトランジス
タＢ21〜Ｂ27のベース電極を夫々の制御入力端子Ｓ21〜
Ｓ27に接続する。エミツタ電流源は例えば抵抗とするこ
とができる。従つて関連スイツチをターンオンすると基
準電圧Ｖrefと関連抵抗の値とにより決まるエミツタ電
流が発生し、このエミツタ電流により対向する入力端子
が活性化され、この入力端子に存在する信号が出力端子
11に現われる。増幅器５及び７はこれと対応する態様で
作ることができる。
前述したように、第１図に示した制御回路ではスイツチ
ング増幅器５及び７で発生したスイツチングクリツクは
出力端子11には現われない。しかし、スイツチング増幅
器10で発生したスイツチングクリツクの方は上記出力端
子に現われる。これらのスイツチングクリツクは各トラ
ンジスタ対が特定の誤り電圧を呈することにより惹起さ
れ、この誤り電圧が種々のスイツチング位置を通過する
時低周波のリツプルとして出力端子11に現われる。第４
図（実線）はこのような信号を表わす。集積回路化した
増幅器が正しく設計されている場合でもこの信号のせん
頭値は±２ｍＶになることもある。スイツチング信号自
体は比較的低周波であるが、このスイツチング信号は殊
にオーデイオ信号がない場合スイツチングクリツクとし
て再生される。これらのスイツチングクリツクは誤り信
号の急峻な縁に起因する高調波で決まる。これらの耳に
聞こえるスイツチングクリツクは、一方のトランジスタ
対から他方のトランジスタ対への切り替えを急激に行な
わず（第３図）、同時にターンオンされているトランジ
スタ対のエミツタ電流を下げると共にスイツチングすべ
きトランジスタ対のエミツタ電流を増大させ、出力端子
11には一方の誤り信号から他方の誤り信号へのゆつくり
とした変化が得られるようにして防止することができ
る。これを第４図では破線で表わした。本例の制御回路
ではスイツチングトランジスタＢ21，Ｂ22，Ｂ23，
Ｂ24，Ｂ25，Ｂ26及びＢ27が順次にオンオフされる一定
したスイツチング順序になつているから逆相で増減する
２個の電流Ｉ１及びＩ２を用いれば足りる。一時には一
つのスイツチングしか導通しない関連スイツチを介して
電流Ｉ１が入力端子Ａ21，Ａ23，Ａ25及びＡ27に対応す
るトランジスタ対に印加され、電流Ｉ２が他方のトラン
ジスタ対に印加される。而してこれらの電流Ｉ１および
Ｉ２は例えば二進アツプ／ダウンカウンタで制御される
Ｄ／Ａ変換器により得られる。
ング増幅器５及び７で発生したスイツチングクリツクは
出力端子11には現われない。しかし、スイツチング増幅
器10で発生したスイツチングクリツクの方は上記出力端
子に現われる。これらのスイツチングクリツクは各トラ
ンジスタ対が特定の誤り電圧を呈することにより惹起さ
れ、この誤り電圧が種々のスイツチング位置を通過する
時低周波のリツプルとして出力端子11に現われる。第４
図（実線）はこのような信号を表わす。集積回路化した
増幅器が正しく設計されている場合でもこの信号のせん
頭値は±２ｍＶになることもある。スイツチング信号自
体は比較的低周波であるが、このスイツチング信号は殊
にオーデイオ信号がない場合スイツチングクリツクとし
て再生される。これらのスイツチングクリツクは誤り信
号の急峻な縁に起因する高調波で決まる。これらの耳に
聞こえるスイツチングクリツクは、一方のトランジスタ
対から他方のトランジスタ対への切り替えを急激に行な
わず（第３図）、同時にターンオンされているトランジ
スタ対のエミツタ電流を下げると共にスイツチングすべ
きトランジスタ対のエミツタ電流を増大させ、出力端子
11には一方の誤り信号から他方の誤り信号へのゆつくり
とした変化が得られるようにして防止することができ
る。これを第４図では破線で表わした。本例の制御回路
ではスイツチングトランジスタＢ21，Ｂ22，Ｂ23，
Ｂ24，Ｂ25，Ｂ26及びＢ27が順次にオンオフされる一定
したスイツチング順序になつているから逆相で増減する
２個の電流Ｉ１及びＩ２を用いれば足りる。一時には一
つのスイツチングしか導通しない関連スイツチを介して
電流Ｉ１が入力端子Ａ21，Ａ23，Ａ25及びＡ27に対応す
るトランジスタ対に印加され、電流Ｉ２が他方のトラン
ジスタ対に印加される。而してこれらの電流Ｉ１および
Ｉ２は例えば二進アツプ／ダウンカウンタで制御される
Ｄ／Ａ変換器により得られる。
第５図は信号Ｉ１及びＩ２並びに制御信号Ｓ１〜Ｓ16及
びＳ21〜Ｓ27を発生する制御装置の一例であり、第６図
は動作を説明するために若干個の信号を表わしたもので
ある。
びＳ21〜Ｓ27を発生する制御装置の一例であり、第６図
は動作を説明するために若干個の信号を表わしたもので
ある。
この装置はクロツク信号発生器16を具え、このクロツク
信号発生器16からゲート回路17を介してクロツク信号Ｃ
（第６図）が送り込まれ、５ビツトカウンタ18を制御す
る。５ビツトカウンタ18の第１の４ビツト（１〜４）は
Ｄ／Ａ変換器に対する二進入力信号として用いられる。
第５の最上位のビツト(5)は第１の４ビツトを反転する
反転ゲート回路を切り替えるのに使用される。このよう
にして第１の４ビツトは0000から1111へのサイクルを辿
り、次いで同じサイクルを逆向きに辿る。従つて反転回
路19の出力端子Ｑ１〜Ｑ４に現われる４ビツトは何時も
アツプ−ダウンサイクル（0000→1111→0000）を辿る。
この反転回路19は所謂「オープンコレクタ」論理回路と
看做せる。即ち関連出力端子は接地するか又は浮動とす
る。次にこれらの出力側に値８Ｒ，４Ｒ，２Ｒ及びＲを
有する二進重み付け抵抗20を配置することによりＤ／Ａ
変換を行ない、トランジスタＴ１〜Ｔ７を介して印加さ
れた基準電圧Ｖrefとの協力により（第３図）、所望の
電流Ｉ１（第６図）が得られる。同じようにして反転回
路19で４ビツトを反転させ出力端子 に反転信号を得、これらの出力端子も二進重み付け抵抗
に接続することにより反転電流Ｉ２（第６図）を得る。
信号発生器16からゲート回路17を介してクロツク信号Ｃ
（第６図）が送り込まれ、５ビツトカウンタ18を制御す
る。５ビツトカウンタ18の第１の４ビツト（１〜４）は
Ｄ／Ａ変換器に対する二進入力信号として用いられる。
第５の最上位のビツト(5)は第１の４ビツトを反転する
反転ゲート回路を切り替えるのに使用される。このよう
にして第１の４ビツトは0000から1111へのサイクルを辿
り、次いで同じサイクルを逆向きに辿る。従つて反転回
路19の出力端子Ｑ１〜Ｑ４に現われる４ビツトは何時も
アツプ−ダウンサイクル（0000→1111→0000）を辿る。
この反転回路19は所謂「オープンコレクタ」論理回路と
看做せる。即ち関連出力端子は接地するか又は浮動とす
る。次にこれらの出力側に値８Ｒ，４Ｒ，２Ｒ及びＲを
有する二進重み付け抵抗20を配置することによりＤ／Ａ
変換を行ない、トランジスタＴ１〜Ｔ７を介して印加さ
れた基準電圧Ｖrefとの協力により（第３図）、所望の
電流Ｉ１（第６図）が得られる。同じようにして反転回
路19で４ビツトを反転させ出力端子 に反転信号を得、これらの出力端子も二進重み付け抵抗
に接続することにより反転電流Ｉ２（第６図）を得る。
Ｄ／Ａ変換器の各サイクル後例えば瞬時ｔ１及びｔ
２（第６図）においてスイツチング増幅器10は更に一段
歩進させねばならない。この目的で12位置カウンタ21に
より（第６図に示した）スイツチング信号Ｓ21〜Ｓ27を
発生させ、この出力信号をゲート回路22に通し、所望の
系列のスイツチング信号Ｓ21〜Ｓ27を得る。これらのス
イツチング信号は毎回半分の時間だけ互に重ならせる。
その理由は、毎回２個の順次のスイツチングトランジス
タＢ21〜Ｂ27が前記エミツタ電流のクロスオーバ（第６
図のＩ１とＩ２）がある間導通する必要があるからであ
る。12位置カウンタ21をカウンタ18からの第４のビツト
(4)で制御し、（第６図の時間線図に示したように）電
流Ｉ１とＩ２の変化と同期してスイツチング信号Ｓ21〜
Ｓ27が発生する。
２（第６図）においてスイツチング増幅器10は更に一段
歩進させねばならない。この目的で12位置カウンタ21に
より（第６図に示した）スイツチング信号Ｓ21〜Ｓ27を
発生させ、この出力信号をゲート回路22に通し、所望の
系列のスイツチング信号Ｓ21〜Ｓ27を得る。これらのス
イツチング信号は毎回半分の時間だけ互に重ならせる。
その理由は、毎回２個の順次のスイツチングトランジス
タＢ21〜Ｂ27が前記エミツタ電流のクロスオーバ（第６
図のＩ１とＩ２）がある間導通する必要があるからであ
る。12位置カウンタ21をカウンタ18からの第４のビツト
(4)で制御し、（第６図の時間線図に示したように）電
流Ｉ１とＩ２の変化と同期してスイツチング信号Ｓ21〜
Ｓ27が発生する。
スイツチング増幅器10が入力端子Ａ21を出力端子11に接
続する度毎に、スイツチング増幅器７が（第２図の表に
従つて）−スイツチングステツプ進み、スイツチング増
幅器(10)が入力端子Ａ27を出力端子11に接続する度毎に
スイツチング増幅器５が−スイツチングステツプ進む必
要がある。この目的で信号Ｓ27はANDゲート35を介して
８位置カウンタ23を制御し、この８位置カウンタ23が第
６図の時間線図に従つてスイツチング信号Ｓ１，Ｓ３，
Ｓ５，Ｓ７，Ｓ９，Ｓ11，Ｓ13及びＳ15を供給し、信号
Ｓ21がANDゲート36を介して８位置カウンタ24を制御
し、この８位置カウンタ24が第６図の時間線図に従つて
スイツチング信号Ｓ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ
12，Ｓ14及びＳ16を供給する。ANDゲート35及び36（こ
れらの他方の入力端子はカウンタ18の出力端子５に接続
されている）の両方がカウンタ23及び24を夫々パルスＳ
27及びＳ21の中心でクロツクさせるようにする必要があ
る。
続する度毎に、スイツチング増幅器７が（第２図の表に
従つて）−スイツチングステツプ進み、スイツチング増
幅器(10)が入力端子Ａ27を出力端子11に接続する度毎に
スイツチング増幅器５が−スイツチングステツプ進む必
要がある。この目的で信号Ｓ27はANDゲート35を介して
８位置カウンタ23を制御し、この８位置カウンタ23が第
６図の時間線図に従つてスイツチング信号Ｓ１，Ｓ３，
Ｓ５，Ｓ７，Ｓ９，Ｓ11，Ｓ13及びＳ15を供給し、信号
Ｓ21がANDゲート36を介して８位置カウンタ24を制御
し、この８位置カウンタ24が第６図の時間線図に従つて
スイツチング信号Ｓ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ
12，Ｓ14及びＳ16を供給する。ANDゲート35及び36（こ
れらの他方の入力端子はカウンタ18の出力端子５に接続
されている）の両方がカウンタ23及び24を夫々パルスＳ
27及びＳ21の中心でクロツクさせるようにする必要があ
る。
漸進的な減衰は押しボタン25を押すことにより始動さ
れ、クロツク信号Ｃがゲート回路17を介してカウンタ18
に印加される。ゲートスイツチ17は押しボタン25を解放
した後Ｄ／Ａ変換器を介してカウンタ18が電流変化を完
了する（これはカウンタ18の第４のビツト(4)をゲート
回路17に与えることにより行なわれ、ボタン25からのス
タート信号はまだきいている）迄クロツク信号を転送で
きるようにされている。
れ、クロツク信号Ｃがゲート回路17を介してカウンタ18
に印加される。ゲートスイツチ17は押しボタン25を解放
した後Ｄ／Ａ変換器を介してカウンタ18が電流変化を完
了する（これはカウンタ18の第４のビツト(4)をゲート
回路17に与えることにより行なわれ、ボタン25からのス
タート信号はまだきいている）迄クロツク信号を転送で
きるようにされている。
ボリュームを大きくできるようにするため、カウンタ2
1，23及び24には計数系列反転入力端子Ｒを設ける。こ
の入力端子上の信号により計数系列はそれ自体既知の態
様で反転できる。カウンタ18は反転させる必要がない。
その理由は、カウンタ21，23及び14は電流Ｉ１及びＩ２
の変化が完了する度毎に一カウンテイングステツプだけ
歩進できるのであり、電流Ｉ１とＩ２の変化パターンは
スイツチング方向に依存しないからである。押しボタン
28を押すことによりボリュームの増大がイニシエイトさ
れ、その後で回路29は計数系列反転入力端子Ｒに対する
信号を発生し、その後でゲート回路17がクロツク信号を
転送する。ボタン25が押されると発生されつゝある信号
のボリュームは零迄下がり、その後でも全てのカウンタ
が計数し続けると突然最大音量が発生し、これは非常に
耳障りである。これを排除するためNANDゲート30により
制御信号Ｓ27とＳ16とを組み合わせることにより最大減
衰位置がデコードされる。最大減衰に達した時このNAND
ゲート30の出力はANDゲート31を介して押しボタン25か
らの信号をブロツクする。対応する態様で最小減衰に達
した時NANDゲート32により信号Ｓ21とを組み合わせ、そ
の機能により押しボタン28からの信号をブロツクするこ
とによりクロツク信号をブロツクする。
1，23及び24には計数系列反転入力端子Ｒを設ける。こ
の入力端子上の信号により計数系列はそれ自体既知の態
様で反転できる。カウンタ18は反転させる必要がない。
その理由は、カウンタ21，23及び14は電流Ｉ１及びＩ２
の変化が完了する度毎に一カウンテイングステツプだけ
歩進できるのであり、電流Ｉ１とＩ２の変化パターンは
スイツチング方向に依存しないからである。押しボタン
28を押すことによりボリュームの増大がイニシエイトさ
れ、その後で回路29は計数系列反転入力端子Ｒに対する
信号を発生し、その後でゲート回路17がクロツク信号を
転送する。ボタン25が押されると発生されつゝある信号
のボリュームは零迄下がり、その後でも全てのカウンタ
が計数し続けると突然最大音量が発生し、これは非常に
耳障りである。これを排除するためNANDゲート30により
制御信号Ｓ27とＳ16とを組み合わせることにより最大減
衰位置がデコードされる。最大減衰に達した時このNAND
ゲート30の出力はANDゲート31を介して押しボタン25か
らの信号をブロツクする。対応する態様で最小減衰に達
した時NANDゲート32により信号Ｓ21とを組み合わせ、そ
の機能により押しボタン28からの信号をブロツクするこ
とによりクロツク信号をブロツクする。
電流Ｉ１とＩ２とを発生するＤ／Ａ変換器を用い、電流
Ｉ１とＩ２の振幅を時間の関数として非線形選択するこ
とにより誤り電圧（第４図）に関連する高周波を最小に
する。この点で注意すべきことは第５図に示した制御回
路はプログラマブルな制御装置で作るのに殊に適してい
ることである。
Ｉ１とＩ２の振幅を時間の関数として非線形選択するこ
とにより誤り電圧（第４図）に関連する高周波を最小に
する。この点で注意すべきことは第５図に示した制御回
路はプログラマブルな制御装置で作るのに殊に適してい
ることである。
第１図は本発明信号転送装置の原理を示すブロツク図、
第２図は第１図に示した信号転送装置の動作を説明する
ための説明図、第３図は第１図の信号転送装置内のスイ
ツチング増幅器の一例の回路図、第４図は第３図のスイ
ツチング増幅器の動作を説明するための信号線図、第５
図は第１図に示した信号転送装置の制御用制御論理回路
の一例のブロツク図、第６図は第５図の制御論理回路に
より発生する若干個の信号の時間線図である。 １……信号入力端子、２……増幅器、３……出力端子、
４……抵抗分圧回路、５，７，10……スイツチング増幅
器、６，８，11……出力端子、９……線形減衰回路、1
2，13……コレクタ負荷、14……差動増幅器、15……出
力増幅器、16……クロツク信号発生器、17……ゲート回
路、18……５ビツトカウンタ、19……反転回路、20……
二進重み付け回路、21……12位置カウンタ、22……ゲー
ト回路、23，24……８位置カウンタ、25，28……押しボ
タン、29……計数系列反転入力端子Ｒに対する信号を発
生する回路、30，32……NAND回路、31，33……AND回
路。
第２図は第１図に示した信号転送装置の動作を説明する
ための説明図、第３図は第１図の信号転送装置内のスイ
ツチング増幅器の一例の回路図、第４図は第３図のスイ
ツチング増幅器の動作を説明するための信号線図、第５
図は第１図に示した信号転送装置の制御用制御論理回路
の一例のブロツク図、第６図は第５図の制御論理回路に
より発生する若干個の信号の時間線図である。 １……信号入力端子、２……増幅器、３……出力端子、
４……抵抗分圧回路、５，７，10……スイツチング増幅
器、６，８，11……出力端子、９……線形減衰回路、1
2，13……コレクタ負荷、14……差動増幅器、15……出
力増幅器、16……クロツク信号発生器、17……ゲート回
路、18……５ビツトカウンタ、19……反転回路、20……
二進重み付け回路、21……12位置カウンタ、22……ゲー
ト回路、23，24……８位置カウンタ、25，28……押しボ
タン、29……計数系列反転入力端子Ｒに対する信号を発
生する回路、30，32……NAND回路、31，33……AND回
路。
フロントページの続き (72)発明者 アルベルタス・ヤン・パウルス・マリア・ フアン・ユ−デン オランダ国アインド−フエン・ピエテル・ ゼ−マンストラ−ト６ (56)参考文献 実公 昭53−42003（ＪＰ，Ｙ２)
Claims (5)
- 【請求項１】信号用入力端子と、信号出力端子と、前記
信号用入力端子に結合された入力端子および異なるレベ
ルの入力信号を供給する複数の出力端子を有する信号分
割回路網と、前記複数の出力端子の信号レベルを前記信
号出力端子に選択的に結合する可制御スイッチ群と、こ
の可制御スイッチ群を制御する制御手段とを具えた、振
幅伝送特性を段階状に調整し得る信号転送装置におい
て、 前記制御手段は、制御動作時に、前記可制御スイッチ群
のうちの隣接する信号レベルが供給される２つのスイッ
チをそのスイッチオン期間が互いに重なり部分を有する
ように順次ターンオンするスイッチ切換手段と、ターン
オンしている前記スイッチに対して、その前半では時間
の関数として徐々に増加し、後半では時間に関数として
徐々に減少する電流を供給する第１および第２相補制御
電流発生器を具えた電流制御手段とからなり、 前記可制御スイッチ群は、各々が第１および第２トラン
ジスタを具える差動対の群からなり、前記第１および第
２トランジスタの各コレクタ電極はそれぞれ共通接続さ
れていてその差動出力を前記信号出力端子に出力するよ
うに結合され、前記第１トランジスタのベース電極の各
々は前記信号分割回路網の出力端子にそれぞれ結合さ
れ、前記第２トランジスタのベース電極は共通端子に結
合され、共通接続された前記第１および第２トランジス
タのエミッタ電極はそれぞれ前記スイッチ切換手段によ
ってオン・オフ制御されるスイッチングトランジスタを
介して前記電流制御手段に結合されるようにしたことを
特徴とする信号転送装置。 - 【請求項２】前記共通端子を信号出力端子に接続して負
帰還を得るようにしたことを特徴とする特許請求の範囲
第１項に記載の信号転送装置。 - 【請求項３】前記可制御スイッチを特定の順序に従って
スイッチオン・オフさせ、制御信号入力端子をこの順序
に従ってトランジスタスイッチを介して前記電流制御手
段の第１出力端子と第２出力端子とに交互に接続し、前
記トランジスタスイッチを適宜制御してスイッチオン・
オフすべきトランジスタ対の制御信号入力端子のみを前
記電流制御手段に接続するようにしたことを特徴とする
特許請求の範囲第１項または第２項記載の信号転送装
置。 - 【請求項４】前記電流制御手段は前記制御手段により同
期がとられるディジタル−アナログ変換器を具えること
を特徴とする特許請求の範囲第１，２または３項記載の
信号転送装置。 - 【請求項５】前記電流制御手段がクロック信号により制
御されるディジタルのアップ／ダウンカウンタを具え、
前記クロック信号が制御手段の同期をもとり、前記カウ
ンタのカウントを入力信号としてディジタル−アナログ
変換器に印加することを特徴とする特許請求の範囲第１
項ないし第４項のいずれかに記載の信号転送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8100033A NL8100033A (nl) | 1981-01-07 | 1981-01-07 | Signaaloverdrachtsinrichting met een in stappen instelbare overdrachtskarakteristiek. |
| NL8100033 | 1981-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57135509A JPS57135509A (en) | 1982-08-21 |
| JPH0630421B2 true JPH0630421B2 (ja) | 1994-04-20 |
Family
ID=19836824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57000127A Expired - Lifetime JPH0630421B2 (ja) | 1981-01-07 | 1982-01-05 | 信号転送装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4430609A (ja) |
| JP (1) | JPH0630421B2 (ja) |
| CA (1) | CA1184262A (ja) |
| DE (1) | DE3200071A1 (ja) |
| FR (1) | FR2497615B1 (ja) |
| GB (1) | GB2091054B (ja) |
| HK (1) | HK99384A (ja) |
| IT (1) | IT1149401B (ja) |
| NL (1) | NL8100033A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8201376A (nl) * | 1982-04-01 | 1983-11-01 | Philips Nv | Schakeling voor het versterken en/of verzwakken van een signaal. |
| JPS6094513A (ja) * | 1983-10-28 | 1985-05-27 | Victor Co Of Japan Ltd | 音量調整装置 |
| US4598252A (en) * | 1984-07-06 | 1986-07-01 | Itt Corporation | Variable gain power amplifier |
| IT1215237B (it) * | 1985-02-20 | 1990-01-31 | Ates Componenti Elettron | Attenuatore a basso rumore ed elevata stabilita'termica,di tipo integrabile |
| DE3726535A1 (de) * | 1987-08-10 | 1989-02-23 | Philips Patentverwaltung | Verfahren zur schaltstossarmen leistungssteuerung elektrischer lasten |
| DE3731643A1 (de) * | 1987-09-19 | 1989-03-30 | Thomson Brandt Gmbh | Schaltungsanordnung zur pegeleinstellung von audiosignalen |
| DE4403388C2 (de) * | 1994-02-04 | 1997-02-13 | Telefunken Microelectron | Schaltungsanordnung |
| EP0691735B1 (de) * | 1994-07-08 | 2000-11-29 | Infineon Technologies AG | Verstärkeranordnung und Empfängerschaltung, die die Verstärkeranordnung enthält |
| US5550507A (en) * | 1995-10-03 | 1996-08-27 | U.S. Philips Corporation | Demodulator employing cyclic switching of the gain factor of an operational amplifier between different predetermined values |
| DE19635050A1 (de) * | 1996-08-30 | 1998-03-05 | Philips Patentverwaltung | Schaltungsanordnung mit wenigstens zwei Signalpfaden |
| DE19708490A1 (de) * | 1997-03-03 | 1998-09-10 | Bosch Gmbh Robert | Funkgerät |
| US5805006A (en) * | 1997-04-28 | 1998-09-08 | Marvell Technology Group, Ltd. | Controllable integrator |
| DE19851998A1 (de) | 1998-11-11 | 2000-05-18 | Philips Corp Intellectual Pty | Schaltungsanordnung zum Erzeugen eines Ausgangssignals |
| JP2002076014A (ja) * | 2000-08-30 | 2002-03-15 | Mitsubishi Electric Corp | 高周波用半導体装置 |
| CN101179226B (zh) * | 2002-10-25 | 2012-06-20 | 马维尔国际贸易有限公司 | 低损耗dc/dc变换器以及直流对直流功率变换方法 |
| US7161342B2 (en) * | 2002-10-25 | 2007-01-09 | Marvell World Trade Ltd. | Low loss DC/DC converter |
| US7098738B2 (en) * | 2003-12-24 | 2006-08-29 | Broadcom Corporation | Fine step and large gain range programmable gain amplifier |
| US7190152B2 (en) * | 2004-07-13 | 2007-03-13 | Marvell World Trade Ltd. | Closed-loop digital control system for a DC/DC converter |
| DE102004039830B4 (de) * | 2004-08-17 | 2007-11-08 | Infineon Technologies Ag | Verstärkerschaltung mit einstellbarer wertdiskreter Verstärkung, Verwendung der Verstärkerschaltung und Verfahren zum Betreiben eines wertdiskret einstellbaren Verstärkers |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL275372A (ja) * | 1961-03-20 | |||
| US3875522A (en) * | 1973-04-13 | 1975-04-01 | Signetics Corp | Integrated direct-coupled electronic attenuator |
| JPS5051658A (ja) * | 1973-09-07 | 1975-05-08 | ||
| US3838296A (en) * | 1973-10-29 | 1974-09-24 | Nat Semiconductor Corp | Emitter coupled logic transistor circuit |
| JPS5342003U (ja) * | 1976-09-16 | 1978-04-11 | ||
| US4066965A (en) * | 1976-09-28 | 1978-01-03 | The United States Of America As Represented By The Secretary Of The Navy | RF GTWT Saturating circuit |
| JPS5425613A (en) * | 1977-07-29 | 1979-02-26 | Toshiba Corp | Analog multiplexer |
| NL7712536A (nl) * | 1977-11-15 | 1979-05-17 | Philips Nv | Schakeling voor het onderdrukken van storingen tengevolge van krassen in een grammofoonplaat. |
| NL7811229A (nl) * | 1978-11-14 | 1980-05-19 | Philips Nv | Verzwakkerinrichting bevattende een cascadeschakeling van een stappenverzwakker en een regelbare spannings- deler, alsmede een besturingsschakeling voor de rege- ling daarvan. |
| JPS5574116U (ja) * | 1978-11-15 | 1980-05-22 |
-
1981
- 1981-01-07 NL NL8100033A patent/NL8100033A/nl not_active Application Discontinuation
- 1981-12-21 US US06/332,896 patent/US4430609A/en not_active Expired - Fee Related
-
1982
- 1982-01-04 FR FR8200019A patent/FR2497615B1/fr not_active Expired
- 1982-01-04 IT IT19001/82A patent/IT1149401B/it active
- 1982-01-04 GB GB8200064A patent/GB2091054B/en not_active Expired
- 1982-01-05 JP JP57000127A patent/JPH0630421B2/ja not_active Expired - Lifetime
- 1982-01-05 DE DE19823200071 patent/DE3200071A1/de active Granted
- 1982-01-07 CA CA000393712A patent/CA1184262A/en not_active Expired
-
1984
- 1984-12-19 HK HK993/84A patent/HK99384A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US4430609A (en) | 1984-02-07 |
| DE3200071C2 (ja) | 1990-02-08 |
| GB2091054B (en) | 1984-06-20 |
| IT1149401B (it) | 1986-12-03 |
| IT8219001A0 (it) | 1982-01-04 |
| DE3200071A1 (de) | 1982-09-09 |
| FR2497615B1 (fr) | 1989-06-02 |
| GB2091054A (en) | 1982-07-21 |
| HK99384A (en) | 1984-12-28 |
| CA1184262A (en) | 1985-03-19 |
| JPS57135509A (en) | 1982-08-21 |
| FR2497615A1 (fr) | 1982-07-09 |
| NL8100033A (nl) | 1982-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630421B2 (ja) | 信号転送装置 | |
| US3997892A (en) | Digital to analog converter with improved companding | |
| US3793589A (en) | Data communication transmitter utilizing vector waveform generation | |
| GB1319349A (en) | Automatic electronic test equipment and method | |
| EP0141386B1 (en) | Digital-to-analog converting apparatus | |
| JPS5970019A (ja) | シフトレジスタ遅延回路 | |
| US6249158B1 (en) | Circuit arrangement for generating an output signal | |
| US3995266A (en) | Device for setting an electric command variable | |
| US3789389A (en) | Method and circuit for combining digital and analog signals | |
| US4374524A (en) | Electromedical apparatus for interference current treatment | |
| KR100402090B1 (ko) | 신호발생기및전기신호들을발생시키는방법 | |
| US3587089A (en) | Analog to gray code converter | |
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| US4032718A (en) | Four-wire integrable hybrid | |
| EP0074860A3 (en) | Digital-to-analog converter | |
| GB1477353A (en) | Function generator | |
| JPS59108121A (ja) | 交流電圧調整装置 | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| US3745557A (en) | Analog-digital and digital-analog conversion device and method | |
| US4426678A (en) | D.C. to D.C. converter | |
| JPS5887916A (ja) | デジタル・アナログ変換器 | |
| JPS6220455A (ja) | デイジタルト−ン発生回路 | |
| SU1153388A2 (ru) | Устройство дл управлени шаговым двигателем | |
| SU648960A1 (ru) | Регул тор переменного напр жени и способ управлени этим регул тором | |
| RU2106740C1 (ru) | Многокаскадный усилитель |