CN101179226B - 低损耗dc/dc变换器以及直流对直流功率变换方法 - Google Patents
低损耗dc/dc变换器以及直流对直流功率变换方法 Download PDFInfo
- Publication number
- CN101179226B CN101179226B CN2007101627180A CN200710162718A CN101179226B CN 101179226 B CN101179226 B CN 101179226B CN 2007101627180 A CN2007101627180 A CN 2007101627180A CN 200710162718 A CN200710162718 A CN 200710162718A CN 101179226 B CN101179226 B CN 101179226B
- Authority
- CN
- China
- Prior art keywords
- voltage
- switch
- output
- transistor
- power transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本发明提供了一种包括DC/DC变换器的设备和直流对直流功率变换方法,所述设备包括:输出级,其包含一对输出功率晶体管;和栅极驱动器,其与该对输出功率晶体管的至少第一晶体管相连并被配置成在到达最终电压值之前步进到离散中间电平。
Description
本申请是于2003年10月23日提交的名称为“低损耗DC/DC变换器”的中国专利申请200310101782.X的分案申请。
技术领域
本发明涉及电流变换器,更具体地说,本发明涉及直流对直流(DC/DC)变换器。
背景技术
在一些用途中,可以使用高切换频率来操作DC/DC变换器。例如,为了满足对于特定负载的响应时间要求,可能需要处于几十到几百兆赫兹量级上的切换频率。然而,对于更高切换频率,作为栅极切换损耗结果而耗散的功率就可能增大到不可接受的水平。
图1表示在称作“降压(buck)”配置的降压配置中的一种DC/DC变换器系统100。其中脉宽调制控制器(PWM控制器)110控制p型开关(p-switch)120和n型开关(n-switch)130,p型开关120和n型开关130使用大功率晶体管来实现。负载140可以经电感器150和电容器160而耦合到p型开关120和n型开关130的输出。
系统100可能以多种方式消耗功率,其中每种方式都会降低系统的效率。例如,由接通状态漏极/源极电阻(称作Rds-on)导致的电阻损耗使系统的效率降低。为减少由Rds-on导致的功率损耗,可能要使用更大的晶体管。
然而,更大的晶体管在栅极与源极之间呈现增大的电容Cgs。而这又增大了被称为晶体管栅极损耗的损耗。对于跨电容Cgs以频率f切换的电压V,栅极损耗由下面的公式(1)给出:
栅极损耗=1/2CgsV2f 公式(1)
在较低频率下(例如在约100kHz量级上的频率),栅极损耗可能显著小于Rds-on。然而,当使用较高切换频率时,栅极损耗可以构成系统100中的功率消耗的主要部分。
发明内容
概括地说,在本发明的一个实施方案中提供了一种DC/DC变换器,其包括第一开关,用以响应在第一控制终端处的接通电压而在第一输出终端上输出第一电压。所述变换器也可以包括第二开关,以便响应在第二控制终端处的接通电压而在与第一输出终端相连的第二输出终端上输出第二电压。
第一控制终端可以选择性地、顺序地接到N个不同电压之一,其中N为整数且N>2,所述N个不同电压包括至少一个初始电压、一个中间电压、一个最终电压,所述中间电压介于所述初始电压和所述最终电压之间。第二控制终端可以选择性地接到M个不同电压之一,其中M为整数且M>2。
第一开关和第二开关例如可以包括第一和第二晶体管,其中第一和第二输出终端包括第一和第二晶体管的相关漏极,并且其中第一和第二控制终端包括第一和第二晶体管的相关栅极。
所述变换器也可以包括耦合至第一控制终端的第一多级控制器。第一多级控制器可以包括N个驱动器,从n=1到n=N的每个驱动器选择性地将一个不同电压Vn施加到第一控制终端上,其中n为整数。N个驱动器可以选择性地施加不同电压,其施加时间足以使在第一控制终端处的电压基本上与该不同电压相称。
所述变换器还可以包括耦合至第二控制终端的第二多级控制器。第二多级控制器可以包括M个驱动器,从m=1到m=N的每个驱动器选择性地将不同电压Vm施加到第二控制终端上,其中m为整数。第一和第二多级控制器可以交替地接通第一开关和第二开关。第一输出终端和第二输出终端可以经例如一个电感器和一个电容器而耦合至负载。
概括地说,在本发明另一个实施方案中,一个直流对直流(DC/DC)变换器包括一个集成电路。集成电路包括第一开关,以响应在第一控制终端处的接通电压而在第一输出终端上输出第一电压。集成电路也可以包括第二开关,以响应在第二控制终端处的接通电压而在与第一输出终端相连的第二输出终端上输出第二电压。
所述集成电路也可以包括耦合至第一控制终端的第一多级控制器。第一多级控制器可以包括N>2个驱动器,其中n=1到n=N驱动器各自选择性地将一个不同电压Vn施加到第一控制终端上。N个驱动器中至少一个可以包括一个相关电容。
所述变换器也可以包括一个与集成电路分立的电容器,其中该电容器的电容包含在N个驱动器之一的相关电容中。该电容器可以是P个电容器之一,其中P个电容器中的每一个电容器的电容包含在N个驱动器中至少一个的相关电容中,其中P为非零正整数。
集成电路也可以包括一个耦合至第二控制终端的第二多级控制器。第二多级控制器可以包括M>2个驱动器,其中m=1到m=N驱动器各自选择性地将一个不同电压Vm施加到第二控制终端上。
一般地,在一个实施方案中,一个直流对直流变换器可以由包括I个开关的第一切换组件组成,以便响应在第一相关控制终端处的接通电压而在第一相关输出终端上输出电压,第一相关输出终端各自与配置成将电压输出到负载的第一切换组件输出终端相连。I个开关中的一个或多个开关也可以包括耦合至第一相关控制终端的第一相关多级控制器。第i个第一相关多级控制器可以包括N(i)个驱动器,n(i)=1到n(i)=N(i)个驱动器中的每一个选择性地将一个不同电压Vn(i)施加到第一相关控制终端上,其中N(i)对于I个开关中的至少一个开关来说大于2,I、i、N(i)和n(i)均为非零正整数。
所述变换器可以进一步包括第二切换组件,该第二切换组件由J个开关组成。该J个开关中的每个开关均可以响应在第二相关控制终端处的接通电压而在第二相关输出终端上输出电压。每一个第二相关输出终端可以与第二切换组件输出终端相连。第二切换组件输出终端可以与第一切换组件输出终端相连。
在上述J个开关中,一个或多个开关也可以包括耦合至一个第二相关控制终端的第二相关多级控制器。例如,第j个第二相关多级控制器可以包括N(j)个驱动器,n(j)=1到n(j)=N(j)个驱动器中的每一个选择性地将不同电压Vn(j)施加到第二相关控制终端上,其中N(j)对于J个开关中的至少一个开关来说大于2,其中J、j、N(j)和n(j)均为非零正整数。
概括地说,根据本发明一个实施方案所提供的方法可包括如下步骤:交替地在包括I个开关的第一切换组件的输出端产生第一输出电压而在包括J个开关的第二切换组件的输出端产生第二输出电压。第一切换组件的输出端可以与第二切换组件的输出端相连。
产生第一输出电压可以包括接通第一切换组件,这可以包括选择性地将n(i)=1到n(i)=N(i)个不同电压Vn(i)施加到I个开关中的第i个开关的相关控制终端上。选择性地施加不同电压Vn(i)可以包括施加令第i个开关断开的电压V1(i)、再施加中间电压Vint(i)、和其后施加令第i个开关接通的最终电压VN(i),其中Vint(i)介于V1(i)与VN(i)之间,其中I、J、i、N(i)和n(i)均为非零正整数。
产生第二输出电压可以包括接通第二切换组件。接通第二切换组件可以包括选择性地将m(j)=1到m(j)=M(j)个不同电压Vm(j)施加到J个开关中的第j个开关的相关控制终端上。选择性地施加不同电压Vm(j)可以包括施加令第j个开关断开的电压V1(j)、再施加中间电压Vint(j)、和其后施加令第j个开关接通的电压VM(j),其中Vint(j)介于V1(j)与VM(j)之间,其中j、M(j)和m(j)均为非零正整数。
该方法可以进一步包括滤波第一输出电压和第二输出电压以产生一个基本直流的电压。可以将该基本直流的电压施加到一个负载上。
接通第一切换组件可以包括选择性将等于中间电压的电压V2(i)依次施加到I个开关中的多个开关上,以及将等于最终电压的电压V3(i)施加到I个开关中的多个开关上。该方法可以包括将中间电压进一步施加到I个开关中多个开关的至少一个开关上,以及同时将最终电压施加到I个开关中的一个不同开关上。
一般地说,在本发明一个实施方案中,一个DC/DC变换器可以包括用来在该DC/DC变换器的一个节点处产生第一输出电压的装置。所述变换器可以进一步包括用来在节点处产生与第一输出电压交替的第二输出电压的装置。用来产生第一输出电压的装置可以包括用来选择性地将n=1到n=N(i)个不同电压施加到I个开关中的第i个开关的控制终端上的装置,其中不同电压包括令相关的第i个开关断开的电压V1i、令相关的第i个开关接通的电压VN(i)i、及介于V1i与VN(i)i之间的电压Vint(i)。
一般地说,在本发明一个实施方案中,一个DC/DC变换器可以包括第一切换装置,用以响应在第一控制终端装置处的接通电压而在第一输出终端装置上输出第一电压。该变换器可以进一步包括第二切换装置,用以响应在第二控制终端装置处的接通电压,而在与第一输出终端装置相连的第二输出终端装置上输出第二电压。
第一控制终端装置可以选择性地接到N>2个电压之一。第二控制终端装置可以选择性地接到M>2个电压之一。
所述变换器可以进一步包括一个用来控制第一切换装置的第一多级控制装置。第一多级控制装置可以耦合至第一控制终端装置,并且可以包括从n=1至n=N的N个驱动装置,其中每一个驱动装置均用来选择性地将一个不同电压Vn施加到第一控制终端装置上,其中N大于2。
一般地说,在本发明一个实施方案中,一个DC/DC变换器可以包括一个集成电路。该集成电路可以包括第一开关装置,用来响应在第一控制终端装置处的接通电压而在第一输出终端装置上输出第一电压。该集成电路可以进一步包括第二开关装置,用来响应在第二控制终端装置处的接通电压而在与第一输出终端装置相连的第二输出终端装置上输出第二电压。
所述集成电路可以进一步包括用来控制第一切换装置的第一多级控制装置。第一多级控制装置可以耦合至第一控制终端装置,并且可以包括从n=1至n=N的N个驱动装置,其中每一个驱动装置均用来选择性地将一个不同电压Vn施加到第一控制终端装置上,其中N大于2。N个驱动装置中至少有一个可以包括一个相关电容装置。
所述变换器可以进一步包括一个与集成电路分立的第二电容装置,第二电容装置的电容包含在N个驱动装置之一的相关电容中。一般地说,在本发明一个实施方案中,一个DC/DC变换器可以包括第一切换组件装置,第一切换组件装置包括I个切换装置,用来响应在相关控制终端装置处的接通电压而在相关输出终端装置上输出第一电压。相关输出终端装置中,每个均可以耦合至第一切换组件装置输出终端装置,其配置成将电压输出到一个负载。在I个切换装置中,一个或多个切换装置可以进一步包括一个用来控制切换装置的相关多级控制装置,该相关多级控制装置耦合至一相关控制终端装置。第i个相关多级控制装置可以包括从n(i)=1到n(i)=N(i)的N(i)个驱动装置,每一个驱动装置用来选择性地将一个不同电压Vn(i)施加到相关控制终端装置上,其中N(i)对于I个切换装置中的至少一个开关来说大于2。
以下结合附图说明一种或多种实施方案的细节。通过说明和附图以及权利要求书,本发明的其它特征和优点将是显而易见的。
附图说明
图1是原有技术DC/DC变换器的示意图。
图2是本发明的一种DC/DC变换器实施方案的示意图。
图3A是本发明的另一种DC/DC变换器实施方案的示意图。
图3B是本发明的再一种DC/DC变换器实施方案的示意图。
图4是本发明的又一种DC/DC变换器实施方案的示意图。
图5A是对于VGS的不同值IDS相对于VDS的曲线图。
图5B是包括一个开关组件控制器的DC/DC变换器的一种实施方案的示意图。
图6是在一种单晶体管实施方案中电流作为时间函数的曲线图。
图7是包括M个晶体管的一种实施方案的示意图。
图8是在一种使用多晶体管的实施方案中电流相对于时间的曲线图。
图9是一种包括多个控制器的实施方案的示意图,其中该多个控制器使切换不经由所有的中间电压等级完成。
图10是在一种其中各晶体管之间的过渡中有一些重叠的实施方案中电压相对于时间的曲线图。
在各图中以相同的参考编号表示相同的元件。
具体实施方式
在此所述的低损耗DC/DC变换器在增大的切换频率下具有显著优点。诸如DC/DC变换器之类的输出调节器在代理人摘要号MP0185、提交于2003年7月12日的美国专利申请No.10/460,825中有描述,在此将全部该申请内容结合作为参考资料。
如上所述,通过将交替接通和断开的两个开关的输出加以滤波,DC/DC变换器可以将一个基本直流的电压提供给负载。图2展示出根据本发明的实施方案的低损耗DC/DC变换器系统200。
系统200包括第一开关210和第二开关220。第一开关210可以响应在第一控制终端212处的接通电压而在第一输出终端211处输出电压。类似地,第二开关220可以响应在第二控制终端222处的接通电压而在第二输出终端221处输出电压。第一开关210和第二开关220可以交替地接通和断开,并且用滤波器230对其输出加以滤波。经过滤波的基本为直流的输出可被提供给负载240。
相关控制终端可以选择性地接至多个不同电压之一,而不是将相关控制终端处的电压直接加以切换,使其从开关的断开电压切换到开关的接通电压,从而接通第一开关210和第二开关220。亦即,第一开关210和第二开关220可以选择性地接至令相关开关断开的第一电压、令相关开关接通的第二电压、及介于第一电压与第二电压之间的一个或多个中间电压。
相关控制终端可以以多种方式选择性地接至不同电压。例如,系统200可以包括一个多级连接器215,用以选择性地将N个不同电压等级接至第一控制终端212。对于第一开关210,V1(1)可以是令第一开关210断开的电压,而VN(1)可以是令第一开关210接通的电压。多级连接器215可选择性地将一个或多个中间电压如V2(1)和V(N-1)(1)接至第一控制终端212,而不是直接在V1(1)与VN(1)之间切换。类似地,第二多级连接器225可以选择性地将从V1(2)到VM(2)的M个不同电压等级接至第二控制终端222,以此方式接通第二开关220。
第一开关210和第二开关220可以以类似方式断开。也就是说,相关控制终端可以选择性地接至多个不同电压之一,而不是直接从令相关开关接通的第二电压切换到令该相关开关断开的第一电压。
根据图2的DC/DC变换器可以比按常规方式接通和断开各开关的DC/DC变换器更有效。在一个说明性例子中,第一开关210和第二开关220可以实施为第一和第二晶体管,并且第一控制终端212和第二控制终端222可以是上述晶体管的相关栅极。
对于第一开关220,V1(1)对应于令晶体管断开的电压,而VN(1)对应于令晶体管完全接通的电压。类似地,对于第二开关220,V1(2)对应于令晶体管断开的电压,而VM(2)对应于令晶体管完全接通的电压。第一和第二晶体管各自具有其相关的栅极-源极电容Cgs。
如上所述,在频率f下工作的晶体管开关会有取决于Cgs的相关栅极损耗。根据公式(1),如果栅极电压直接在V1(1)与VN(1)之间切换,则第一开关的栅极损耗等于
假定有N个等间隔的电压等级,对于每一个(N-1)电压变化,对应每个电压变化的栅极损耗表示在公式(2)中:
由于等级差为N-1个,所以净栅极损耗由公式(3)给出:
因而,理论净栅极损耗是在直接在V1(1)与VN(1)之间切换(接通或者断开第一开关)的系统中得到的损耗的1/(N-1)倍。在栅极损耗方面取得的改善可能小于理论数值。例如,如果栅极电压在切换到下一级之前未完全稳定到一个中间电压等级,则在栅极损耗中的实际改善可能小于理论数值。
如公式(3)表明的那样,使用较大数目的N可以导致净栅极损耗的较大改善。然而,由于通过各个中间电压等级的步进占用一定时间,所以一般将N选择为一个适当数目,用来改善栅极损耗和在合理时间内完成切换。在一些实施方案中,N可以处于4~8的范围内。
图3A表示根据本发明实施方案的一种DC/DC变换器系统300。其中第一NMOS晶体管320的栅极310连接到多级控制器330。多级控制器330选择性地将从340-0到340-N的不连续电压级施加到栅极310上。多级控制器330可以包括N+1个驱动器,如驱动器348-1。驱动器348-1包括用于电荷存储和再循环的电容器332-1,以及一个选择性地将电压级340-1施加到栅极310上的切换机构。N+1个驱动器中,有一些可包括选择性地将相关电压施加到栅极的切换机构,但可以不包括相关电容。可以选择电容器332-1的值,使其能提供足够的电荷存储和再循环能力。对于具有栅极-源极电容Cgs的晶体管,电容器332-1的电容一般远大于Cgs。系统300可以进一步包括第二多级控制器360。多级控制器360可以连接到第二PMOS晶体管350的栅极355。多级控制器360可以包括M个驱动器,以便选择性地将M个不同电压级施加到栅极355上。
在一些实施方案中,多级控制器330的至少一部分可以包括在一集成电路中。然而,由于用于电荷存储和再循环的电容一般远大于Cgs,所以在集成电路上包含所有电容器可能是困难和昂贵的。因此,离开芯片提供一些电荷存储能力可能是有益的;也就是说,使得用于电荷存储和再循环的电容器与包含多级控制器330的其它元件的集成电路分立。
第一晶体管320和第二晶体管350可以交替地接通;也就是说,可以在断开第二晶体管350的同时接通第一晶体管320(或者依据具体情况而仅仅接通),且反之亦然。通过在第一晶体管320和第二晶体管350的漏极使用电感器370和电容器380进行滤波,可以将基本直流的电压提供到负载390。
通过使栅极310的电压在令第一晶体管320断开的第一电压340-0与令第一晶体管320接通的第二电压340-N之间进行切换,可以接通和断开第一晶体管320。然而,栅极310的电压是经中间电压等级340-1至340-(N-1)而在第一电压与第二电压之间切换,而不是使第一晶体管320的栅极310直接在第一电压340-0与第二电压340-N之间(例如在0伏与5伏或12伏之间)切换。
使用一个分压器可以提供从340-0到340-N的不同电压等级,该分压器例如可包括如图所示的电阻器334-1至334-N。注意电阻器334-1至334-N应该较大,使得在分压器中耗散的功率最小。在一些实施方案中,电阻器334-1至334-N可以基本上相同,从而电压等级是等间隔的。在其它实施方案中,在电阻器334-1至334-N中至少有一个可以不同于一个或多个其它电阻器。
注意在图3A中表示的分压器只是用来提供不同电压等级的多种可选方案中的一种。可以使用其它配置。例如,可以使用利用运算放大器、数模(D/A)转换器的电压源,或使用电流源。
图3B表示一个根据本发明一实施方案的系统305,其中第二晶体管350实施为PMOS晶体管。第二晶体管350的栅极355与一个多级控制器365连接。多级控制器365选择性地将离散电压等级345-0至345-M施加到栅极355上。在系统305中,第一晶体管320实施为NMOS晶体管,控制器335连接到第一晶体管320的栅极310。就图3A的实施而言,使用一个电阻性的分压器可以提供345-0至345-M的不同电压等级,而使用电容器可以提供电容性的电荷存储和再循环。
图4表示一个系统400,其中第一晶体管420和第二晶体管450都实施为NMOS晶体管。第一多级控制器430选择性地将N个不同电压等级接到第一晶体管420的栅极410,而第二多级控制器415选择性地将M个不同电压等级接到第二晶体管450的栅极455。
在图4中所示的例子中,M等于5。第二多级控制器415选择性地将电压等级440-1至440-5施加到栅极455上。对于这种实施方案,电压等级440-1等于在第一晶体管420和第二晶体管450的漏极处的电压VX。对应于电压等级440-5的节点经二极管445接到自举电压VBS上,因而对于一个理想二极管,电压等级440-5等于VX+VBS。对应于电压等级440-5的节点经一个自举电容器连接到对应于电压等级440-1的节点,该自举电容器所具有的电容值等于CBS。
图4中展示了确定中间电压等级的一个电阻性分压器。当在该分压器中的每一个电阻相等时,电压等级440-2等于1/4(VX+VBS),电压等级440-3等于1/2(VX+VBS),而电压等级440-4等于3/4(VX+VBS)。如以上参考图3A所进行的说明,可以使用其它配置方案来提供不同的电压等级。
这里所描述的系统和技术可以提供额外的优点。例如,当图2的第一开关210和第二开关220实施为晶体管时(如图3A、图3B、和图4所示),可以选择性地对晶体管施加多个不同电压而不是直接接通和断开晶体管,这可以减小晶体管应力,并因此而减小了相关晶体管发生故障的平均时间。
图5A是一曲线图,展示在不同数值的栅极-源极电压下,VGS漏极-源极电流IDS相对于漏极-源极电压VDS的曲线。在图5A中,与大数值VGS和VDS相对应的较高应力区域500内,晶体管承受应力,并且可能开始击穿。高晶体管应力情况的重复出现和/或时间延长可能缩短晶体管的寿命。
将栅极电压直接从令晶体管断开的电压(Voff)切换到令晶体管完全接通的电压(Von)可能将晶体管置于图5A所示的较高应力区域500中。例如,刚刚在栅极电压从Voff切换到Von之后,VDS和VGS可能都较高,并且晶体管可能在与在较高应力区域500中的点501相对应的VDS和VGS下工作。VDS随着栅极下的区域耗尽多数载流子而减小,并且产生一个反型层。在一段时间之后,VDS和VGS即对应于较低应力区域510中的点502。一般在较高应力区域500中的时间越长,对于晶体管寿命的影响越大。
通过选择性地将一个或多个中间电压等级施加到栅极而不是直接在Von与Voff之间切换电压(例如运用上述的和在图3A、图3B和图4中所示的系统),可以将VDS和VGS保持在图5A所示的较低应力区域510中。例如,通过选择性地施加与图5A中所示的那些电压相对应的中间电压等级可以接通一个晶体管。电压可以首先从Voff增大到VGS=1的第一中间电压等级。刚刚在这一电压变化之后,VGS和VDS对应于图5A所示较低应力区域510中的点503。在栅极下的区域中的多数载流子的耗散开始,并且漏极-源极电压减小,从而晶体管工作于点504处,该点处于低应力区域510中。
电压然后可以从VGS=1增大到VGS=2。刚刚在这一电压变化之后,晶体管工作于点505处,该点仍处于低应力区域510中。VDS继续减小,直到晶体管工作于点506处。类似地,刚刚在栅极电压从VGS=2增大到VGS=3之后,晶体管工作于点507处,然后工作于点508处,该点与较低数值的VDS相对应。最后,在栅极电压刚刚从VGS=3增大到VGS=4(Von)之后,晶体管工作于较低应力区域510中的点502处,并且按曲线所示在较低等级的VDS上工作。
对于上述接通过程,在点502至点508中,每个点都处于较低应力区域510而不是较高应力区域500。因而,选择性地将中间电压等级施加到栅极上可以减小或消除晶体管在较高应力区域500中工作的时间。
在一些实施方案中,可以设置一个开关组件控制器以控制电压变化的计时,从而可以避免高应力状态。设置开关组件控制器使得可在符合一特定应力阈值的最小时间内完成切换。图5B表示包括这样一个开关组件控制器的系统505。系统505包括第一晶体管开关520,可通过选择性地将不同电压等级施加到栅极510而接通和断开第一晶体管开关520。例如,多级连接器525(可以是多级控制器的一部分)可以选择性地将不同电压施加到栅极510。
系统505包括第二晶体管开关550,可通过使用多级连接器515选择性地将不同电压等级施加到栅极555而接通和断开第二晶体管开关550。电压检测器560测量源极-漏极电压VDS,电压检测器560连接第一晶体管520的漏极522和第一晶体管520的源极523。类似地,电压检测器565可以测量第二开关550的VDS。电压检测器560的输出可以提供给开关组件控制器562。
为了接通第一开关520,栅极电压可以从令第一开关520断开的第一电压变化到第一中间电压等级。电压检测器560将VDS输出到开关组件控制器562。开关组件控制器562可以将电压检测器560所提供的VDS测量值与一个阈值VDS(阈值)相比较。当VDS测量值在VDS(阈值)以下时,开关组件控制器562可以将一个信号提供到多级连接器525,以使栅极510的电压从第一中间电压等级变到第二中间电压等级。上述过程可以重复,直到在栅极510处的电压等级足以完全接通第一开关520为止。可以利用同样过程,以电压检测器565和开关组件控制器567来断开和接通第二开关550。注意尽管在图5B中电压检测器和开关组件控制器表示成为分立的,但它们并非必须是分立的。
如上所述,如果栅极电压在切换到下一级之前未完全稳定到所施加的中间电压等级,则在栅极损耗中的实际改善可能小于理论数值。然而,若使用单独一个多级控制器/晶体管系统就可能要求不切实际的长稳定时间。图6表示在一个这样的系统中从其中一个存储电容器流向大功率晶体管栅极的电流的关系。该电流呈现出大波峰和长稳定时间。
图7表示一个系统700的实施方案,该实施方案可提供较小电流波峰和较小稳定时间。在系统700中不是使用单独一个多级控制器/晶体管系统,而是使用多个多级控制器/晶体管系统。也就是说,M个多级控制器710-1至710-M各自连接到切换晶体管730-1至730-M的栅极720-1至720-M。在一些实施方案中,控制器710-1至710-M各自选择性地顺序施加不同的电压等级。例如,控制器710-1选择性地顺序施加电压等级715-0(1)至715-N(1),而控制器710-2选择性地顺序施加电压等级715-0(2)至715-N(2)。对于每个控制器来说,电压等级的数量和/或数值可以是相同的或者是不同的。
可以选择上述M数值以提供所希望的切换时间和波峰电流。在一些实施方案中,M可以在约10与约1000之间选择。通过使用控制器710-1至710-M顺序地施加不同电压,可以更迅速地接通和断开晶体管730-1至730-M而不在PWM输出级的供电电压上引入大的瞬态电流。
对于在诸如系统700之类的系统中,M=10和N=4的例子,图8展示了当晶体管的相关栅极从1/4Vs经1/2Vs和3/4Vs切换到Vs时,在电荷存储器件与该晶体管的相关栅极之间的电流流动。在t0处,经控制器710-1施加的电压从1/4Vs切换到1/2Vs。在一个可能小于所示的第一晶体管的稳定时间的时间间隔Δt之后,经控制器710-2施加的电压从1/4Vs切换到1/2Vs。经控制器710-3至710-10施加的电压顺序从1/4Vs切换到1/2Vs。由于各个晶体管730-1至730-10相对小,所以每个晶体管的稳定时间tsettle以及波峰电流ipeak比在其中使用单个大晶体管的情况显著减小。
在时刻t1处,经控制器710-1施加的电压从1/2Vs切换到3/4Vs。间隔(t1-t0)可能小于将经所有控制器710-1至710-10施加的电压切换到1/2Vs(如图8所示)需要的时间,或者可能与切换经所有控制器施加的电压需要的时间相同或大于该时间。经其余控制器施加的电压然后可以从1/2Vs切换到3/4Vs。类似地,在时刻t2处,经控制器710-1施加的电压从3/4Vs切换到Vs,经其余控制器710-2至710-10施加的电压顺序从3/4Vs切换到Vs。
尽管所用的时间可以变化,但在一些实施方案中,Δt可以处于约50皮秒的量级,(t1-t0)可以处于约半纳秒的量级,而从高压到低压(或相反)的过渡可能处于约5纳秒的量级。
在一些实施方案中,经一些控制器施加的电压可以以少于全部N个电压等级的步数而步进,或直接在接通电压与断开电压之间步进。这可以减小在高与低压级之间的过渡中花费的时间。图9表示一种实施方案,其中多级控制器910-1和910-4从0伏的低电压经三个中间电压等级(1/4Vs、1/2Vs和3/4Vs)切换到高电压Vs。
在图9所示系统中,不是选择性地施加所有中间电压等级,而是使得经一个控制器910-2施加的电压从低电压(在本例中为0V)直接切换到高电压Vs。经控制器910-3施加的电压通过单独一个中间电压1/2Vs切换。尽管在图9中控制器910-2和910-3的结构表示为与控制器910-1和910-4的结构不同,但在一些实施方案中,各个控制器可以具有相同结构。在这样一种实施方案中,经特定控制器顺序施加的电压等级可以例如利用软件来确定。
通过减小在断开第一开关与接通第二开关之间的过渡时间(“死区时间”)可以得到更快的响应时间。通过使开关之间的过渡区重叠也可以减小死区时间。
在一个例子中,第一开关可以是一个NMOS晶体管,而第二开关可以是一个PMOS晶体管。在接通PMOS晶体管之前,施加到NMOS晶体管的栅极上的电压从Von(N)经中间电压等级步进到Voff(N)。为了减小死区时间,可以在施加到NMOS晶体管的栅极上的电压达到Voff(N)之前,开始接通PMOS晶体管的过程。例如,当施加到NMOS晶体管栅极上的电压处于中间级而不是Voff(N)时,施加到PMOS晶体管栅极上的电压可以从Voff(P)变到第一中间电压等级。
由于PMOS晶体管几乎未接通,所以显著减小了在器件过渡期间大短路电流产生的危险。在一些实施方案中,可以选择最低电压等级的数值以便于这种过渡。
图10表明这种过程。在本例子中,NMOS晶体管在时刻t0是接通的,所施加的电压等于VS。在时刻t1,施加到NMOS晶体管栅极的电压从VS减小到3/4VS。在时刻t2,该电压从3/4VS减小到1/2VS。
在时刻t3,施加到NMOS晶体管栅极的电压从1/2VS减小到1/4VS。在大约相同时刻,施加到PMOS晶体管栅极的电压从Voff(P)减小到第一中间电压等级(本例中就是从0V减小到约-1/4VS)。因而,可以把死区时间减小约等于稳定时间的数值。
以上已经描述了多种实施方案。尽管如此,应理解可以对上述各实施方案进行各种修改,而不脱离本发明的精神和范围。例如,尽管为说明而描述了降压配置,但所描述的系统和技术可以与DC/DC转换器的其它实施方案一起使用。因而,这类其它实施方案仍属于所附权利要求书的范围之内。
Claims (32)
1.一种包括DC/DC变换器的系统,包括:
输出级,其包含一对输出功率晶体管;和
多级控制器,其与该对输出功率晶体管的至少第一晶体管相连并被配置成在到达最终电压值之前步进到离散中间电平。
2.根据权利要求1所述的系统,其中所述多级控制器包含去耦合电容器。
3.根据权利要求2所述的系统,其中所述去耦合电容器包含串联电容器。
4.根据权利要求2所述的系统,其中所述多级控制器进一步包含分压器。
5.根据权利要求4所述的系统,其中所述分压器包含电阻性分压器。
6.根据权利要求5所述的系统,其中所述去耦合电容器中的至少一个电容器与所述电阻性分压器中的至少一个电阻并联。
7.根据权利要求1所述的系统,其中该对输出功率晶体管的所述第一晶体管包含多个并联晶体管。
8.根据权利要求7所述的系统,其中该对输出功率晶体管的第二晶体管包含多个并联晶体管。
9.根据权利要求1所述的系统,进一步包含电压检测器以控制所述离散中间电平的供给。
10.根据权利要求9所述的系统,其中所述多级控制器包含第一和第二多级控制器,所述电压检测器包含第一电压检测器,其响应于该对输出功率晶体管的所述第一晶体管的源极和漏极之间的第一电位差,且所述系统进一步包含:
第二电压检测器,其响应于该对输出功率晶体管的第二晶体管的源极和漏极之间的第二电位差;
第一开关组件控制器,其响应于所述第一电压检测器并与所述第一多级控制器相连;和
第二开关组件控制器,其响应于所述第二电压检测器并与所述第二多级控制器相连。
11.根据权利要1所述的系统,其中所述多级控制器包含第一和第二多级控制器,其被配置成:在达到所述最终电压值之前,当该对输出功率晶体管的所述第一晶体管正被关断时,开始接通该对输出功率晶体管的第二晶体管。
12.一种直流对直流功率变换方法,包括:
为DC/DC变换器的输出级提供输出功率,所述输出级包含一对输出功率晶体管;和
通过在达到最终电压值之前步进到离散中间电平,驱动该对输出功率晶体管的至少第一晶体管。
13.根据权利要求12所述的方法,进一步包括用去耦合电容器将瞬态电流提供给该对输出功率晶体管的所述第一晶体管。
14.根据权利要求13所述的方法,其中提供所述瞬态电流包含利用串联去耦合电容器。
15.根据权利要求13所述的方法,进一步包含利用分压器来提供所述离散中间电平。
16.根据权利要求15所述的方法,其中利用所述分压器包含利用电阻性分压器。
17.根据权利要求16所述的方法,其中提供所述瞬态电流包含利用所述去耦合电容器中的至少一个去耦合电容器,所述去耦合电容器与所述电阻性分压器中的至少一个电阻并联。
18.根据权利要求12所述的方法,其中提供输出功率包含利用该对输出功率晶体管的所述第一晶体管,所述输出功率晶体管包含多个并联晶体管。
19.根据权利要求18所述的方法,其中提供输出功率包含利用该对输出功率晶体管的第二晶体管,所述输出功率晶体管包含多个并联晶体管。
20.根据权利要求12所述的方法,进一步包含根据电压检测控制所述离散中间电平的供给。
21.根据权利要求20所述的方法,其中所述驱动包含利用第一多级控制器来驱动该对输出功率晶体管的所述第一晶体管,以及利用第二多级控制器来驱动该对输出功率晶体管的第二晶体管,而控制所述离散中间电平的供给包含:
检测该对输出功率晶体管的所述第一晶体管的源极和漏极之间的第一电位差;
根据所述第一电位差,控制所述第一多级控制器;
检测该对输出功率晶体管的第二晶体管的源极和漏极之间的第二电位差;和
根据所述第二电位差,控制所述第二多级控制器。
22.根据权利要求12所述的方法,其中所述驱动包含在达到所述最终电压值之前,当该对输出功率晶体管的所述第一晶体管正被关断时,开始接通该对输出功率晶体管的第二晶体管。
23.一种直流对直流功率变换方法,所述方法包含:
在第一开关的输出端产生第一输出电压;和
在第二开关的输出端产生第二输出电压;所述第一开关的输出端与所述第二开关的输出端相连,
其中产生所述第一输出电压包含通过将N>2的不同电压选择性地施加到所述第一开关的控制终端来接通所述第一开关,且
其中产生所述第二输出电压包含通过将M>1的不同电压选择性地施加到所述第二开关的控制终端来接通所述第二开关,其中N和M为整数。
24.根据权利要求23所述的方法,其中M大于2。
25.根据权利要求23所述的方法,其中所述第一开关和第二开关的输出端是与负载相连。
26.根据权利要求25所述的方法,其中所述第一开关和第二开关的输出端通过电感器和电容器与所述负载相连。
27.根据权利要求23所述的方法,进一步包含用各自的N个电压源提供每个所述的N个不同电压。
28.根据权利要求23所述的方法,其中所述第一开关包含具有源极和漏极的晶体管,并且所述方法进一步包含检测所述源极和漏极之间的电位差。
29.根据权利要求28所述的方法,进一步包含将所述N个不同电压选择性地施加到所述第一开关的所述控制终端,以响应所检测的电位差。
30.根据权利要求23所述的方法,其中所述产生所述第一输出电压和产生所述第二输出电压包含利用第一和第二多级控制器交替地接通所述第一和第二开关。
31.根据权利要求23所述的方法,进一步包含通过N个去耦合电容器来提供瞬态电流。
32.根据权利要求31所述的方法,其中所述提供瞬态电流包含采用至少一个外部电容器,所述至少一个外部电容器为所述N个去耦合电容器并对于包含所述第一和第二开关的集成电路而言是外部的。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US42144702P | 2002-10-25 | 2002-10-25 | |
US60/421,447 | 2002-10-25 | ||
US10/621,058 US7161342B2 (en) | 2002-10-25 | 2003-07-15 | Low loss DC/DC converter |
US10/621,058 | 2003-07-15 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200310101782XA Division CN100352152C (zh) | 2002-10-25 | 2003-10-23 | 低损耗dc/dc变换器以及直流对直流功率变换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101179226A CN101179226A (zh) | 2008-05-14 |
CN101179226B true CN101179226B (zh) | 2012-06-20 |
Family
ID=39405352
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101627180A Expired - Fee Related CN101179226B (zh) | 2002-10-25 | 2003-10-23 | 低损耗dc/dc变换器以及直流对直流功率变换方法 |
CN2007101627195A Expired - Fee Related CN101179227B (zh) | 2002-10-25 | 2003-10-23 | 低损耗dc/dc变换器以及直流对直流功率变换方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101627195A Expired - Fee Related CN101179227B (zh) | 2002-10-25 | 2003-10-23 | 低损耗dc/dc变换器以及直流对直流功率变换方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN101179226B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978862B2 (en) | 2013-04-30 | 2018-05-22 | Infineon Technologies Austria Ag | Power transistor with at least partially integrated driver stage |
US9799643B2 (en) | 2013-05-23 | 2017-10-24 | Infineon Technologies Austria Ag | Gate voltage control for III-nitride transistors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4430609A (en) * | 1981-01-07 | 1984-02-07 | U.S. Philips Corporation | Signal transfer device having a transfer characteristic which is adjustable in steps |
US5010261A (en) * | 1989-12-08 | 1991-04-23 | General Electric Company | Lossless gate driver circuit for a high frequency converter |
US5687067A (en) * | 1995-05-30 | 1997-11-11 | Philips Electronics North America Corporation | Low noise controller for pulse width modulated converters |
-
2003
- 2003-10-23 CN CN2007101627180A patent/CN101179226B/zh not_active Expired - Fee Related
- 2003-10-23 CN CN2007101627195A patent/CN101179227B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4430609A (en) * | 1981-01-07 | 1984-02-07 | U.S. Philips Corporation | Signal transfer device having a transfer characteristic which is adjustable in steps |
US5010261A (en) * | 1989-12-08 | 1991-04-23 | General Electric Company | Lossless gate driver circuit for a high frequency converter |
US5687067A (en) * | 1995-05-30 | 1997-11-11 | Philips Electronics North America Corporation | Low noise controller for pulse width modulated converters |
Non-Patent Citations (1)
Title |
---|
JP平8-182305A 1996.07.12 |
Also Published As
Publication number | Publication date |
---|---|
CN101179227B (zh) | 2010-06-02 |
CN101179227A (zh) | 2008-05-14 |
CN101179226A (zh) | 2008-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100352152C (zh) | 低损耗dc/dc变换器以及直流对直流功率变换方法 | |
US7394673B2 (en) | Switching power supply apparatus provided with series-connected charge pump circuits | |
CN101667774B (zh) | 一种闭环控制电荷泵电路 | |
CN102771039B (zh) | Dc/dc电力变换装置 | |
CN100390853C (zh) | 高效液晶显示器驱动电压发生电路及其方法 | |
CN1294692C (zh) | 降压电路、电源电路及半导体集成电路 | |
US7911192B2 (en) | High voltage power regulation using two power switches with low voltage transistors | |
CN101097456B (zh) | 电压调节器 | |
CN103280967A (zh) | 一种电荷泵及其使其负输出电压跟随正输出电压的方法 | |
CN101369775A (zh) | 高效率电荷泵dc到dc转换器电路和方法 | |
CN101741238A (zh) | 电流平衡电路及方法 | |
US20220255429A1 (en) | Voltage converter | |
CN101507090B (zh) | 多输出多拓扑结构电压变换器 | |
CN1578086A (zh) | 开关稳压器控制电路 | |
US11936290B2 (en) | Switched capacitor converter and control method | |
US20110102069A1 (en) | Charge pump circuit and driving method thereof | |
US20050212493A1 (en) | Capacitor system | |
CN109845081B (zh) | 用于dc/dc转换器的自举电路 | |
CN101179226B (zh) | 低损耗dc/dc变换器以及直流对直流功率变换方法 | |
CN102474182B (zh) | 包括电压调制电路的集成电路及其方法 | |
Nguyen-Van et al. | Efficient GaN-based hybrid DC-DC converter with simple and low-cost bootstrap gate drivers for LED lighting applications | |
CN112398210B (zh) | 具有电流平衡的双电源供应系统及双电源平衡控制器 | |
US20100091002A1 (en) | Switching circuit, DC-DC converter and display driver integrated circuit including the same | |
CN117650607B (zh) | 充电控制电路、充电方法及设备 | |
CN216900809U (zh) | 一种芯片的测试电路及测试系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1118966 Country of ref document: HK |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1118966 Country of ref document: HK |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 Termination date: 20201023 |