JPH0630299A - ペデスタルレベル付加装置 - Google Patents
ペデスタルレベル付加装置Info
- Publication number
- JPH0630299A JPH0630299A JP4179657A JP17965792A JPH0630299A JP H0630299 A JPH0630299 A JP H0630299A JP 4179657 A JP4179657 A JP 4179657A JP 17965792 A JP17965792 A JP 17965792A JP H0630299 A JPH0630299 A JP H0630299A
- Authority
- JP
- Japan
- Prior art keywords
- pedestal level
- video signal
- circuit
- data
- level data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＮＴＳＣ方式等の映像信号をディジタル的に
処理する場合において、そのディジタル処理の１つであ
る映像信号へのペデスタルレベルデータ付加の精度を向
上したペデスタルレベル付加装置に関する。 【構成】 アナログの映像信号31はクランプ回路32でペ
デスタルクランプ処理後、Ａ／Ｄ変換回路33でディジタ
ル信号に変換する。ペデスタルレベル抽出回路１はこの
Ａ／Ｄ変換回路33の出力からペデスタルレベルデータの
みを抽出する。この抽出したデータはＡ／Ｄ変換出力が
変動してもその変動に追従している。従って、この抽出
したデータを従来と同様のディジタル処理部34でのディ
ジタル処理後の映像信号に従来と同構成のペデスタルレ
ベル付加回路36で付加すれば正確なペデスタルレベル付
加が実現できる。
処理する場合において、そのディジタル処理の１つであ
る映像信号へのペデスタルレベルデータ付加の精度を向
上したペデスタルレベル付加装置に関する。 【構成】 アナログの映像信号31はクランプ回路32でペ
デスタルクランプ処理後、Ａ／Ｄ変換回路33でディジタ
ル信号に変換する。ペデスタルレベル抽出回路１はこの
Ａ／Ｄ変換回路33の出力からペデスタルレベルデータの
みを抽出する。この抽出したデータはＡ／Ｄ変換出力が
変動してもその変動に追従している。従って、この抽出
したデータを従来と同様のディジタル処理部34でのディ
ジタル処理後の映像信号に従来と同構成のペデスタルレ
ベル付加回路36で付加すれば正確なペデスタルレベル付
加が実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、テレビ映像信号をディ
ジタル的に処理する場合において、このディジタル処理
の１つである映像信号へのペデスタルレベルの付加の精
度を向上したペデスタルレベル付加装置に関する。
ジタル的に処理する場合において、このディジタル処理
の１つである映像信号へのペデスタルレベルの付加の精
度を向上したペデスタルレベル付加装置に関する。
【０００２】
【従来の技術】図３は従来のペデスタルレベル付加装置
の要部ブロック図である。以下、図３に基づき従来のペ
デスタルレベルデータの付加方法につき説明する。ＮＴ
ＳＣ方式等のアナログ映像信号31はクランプ回路32でペ
デスタルクランプ処理後、Ａ／Ｄ変換回路33でアナログ
からディジタルの映像信号へ変換する。このディジタル
映像信号はディジタル処理部34へ入力する。そして、こ
こにいうディジタル処理には、映像信号として必要な一
連の処理を包含するものである。例えば、各種演算処理
や、記憶、画像処理（データ補間、間引き）、または、
16対９のディスプレイに４対３のＮＴＳＣ方式の信号を
映出する場合に要する時間圧縮処理などもここにいうデ
ィジタル処理に含まれる。このディジタル処理部34にお
ける上記ディジタル処理においては、該ディジタル処理
部34の入力段階では存在していた映像信号のペデスタル
レベルデータが出力段階では失われている。その理由は
ディジタル処理の簡素化や処理行程の都合上のためであ
る。そこで、この失われたペデスタルレベルデータをデ
ィジタル処理された映像信号に付加するため、ペデスタ
ルレベルデータ出力部35より固定のペデスタルレベルデ
ータを出力する。固定とした理由は、クランプ回路32に
よりペデスタルレベルが一定化（クランプ）されている
ので、そのペデスタルレベルに相当するディジタル的な
レベルも一定となるからである。
の要部ブロック図である。以下、図３に基づき従来のペ
デスタルレベルデータの付加方法につき説明する。ＮＴ
ＳＣ方式等のアナログ映像信号31はクランプ回路32でペ
デスタルクランプ処理後、Ａ／Ｄ変換回路33でアナログ
からディジタルの映像信号へ変換する。このディジタル
映像信号はディジタル処理部34へ入力する。そして、こ
こにいうディジタル処理には、映像信号として必要な一
連の処理を包含するものである。例えば、各種演算処理
や、記憶、画像処理（データ補間、間引き）、または、
16対９のディスプレイに４対３のＮＴＳＣ方式の信号を
映出する場合に要する時間圧縮処理などもここにいうデ
ィジタル処理に含まれる。このディジタル処理部34にお
ける上記ディジタル処理においては、該ディジタル処理
部34の入力段階では存在していた映像信号のペデスタル
レベルデータが出力段階では失われている。その理由は
ディジタル処理の簡素化や処理行程の都合上のためであ
る。そこで、この失われたペデスタルレベルデータをデ
ィジタル処理された映像信号に付加するため、ペデスタ
ルレベルデータ出力部35より固定のペデスタルレベルデ
ータを出力する。固定とした理由は、クランプ回路32に
よりペデスタルレベルが一定化（クランプ）されている
ので、そのペデスタルレベルに相当するディジタル的な
レベルも一定となるからである。
【０００３】ディジタル処理部34よりの映像信号に上記
ペデスタルレベルデータを付加するブロックがベデスタ
ルレベル付加回路36である。該付加回路36の具体的構成
は切換回路である。即ち、１水平周期の中で映像期間で
はディジタル処理部34側へ切換へ、ペデスタル期間では
ペデスタルレベル出力部35側へ切り換える。これによ
り、ディジタル処理された映像信号にペデスタルレベル
データが付加される。ペデスタルレベルデータが付加さ
れた映像信号はＤ／Ａ変換回路37でアナログ映像信号38
に戻され、後段の回路等へ伝送される。以上が図３の基
本動作であるが、ここに１つの問題が存在する。次に、
この問題につき図４を用いて説明する。
ペデスタルレベルデータを付加するブロックがベデスタ
ルレベル付加回路36である。該付加回路36の具体的構成
は切換回路である。即ち、１水平周期の中で映像期間で
はディジタル処理部34側へ切換へ、ペデスタル期間では
ペデスタルレベル出力部35側へ切り換える。これによ
り、ディジタル処理された映像信号にペデスタルレベル
データが付加される。ペデスタルレベルデータが付加さ
れた映像信号はＤ／Ａ変換回路37でアナログ映像信号38
に戻され、後段の回路等へ伝送される。以上が図３の基
本動作であるが、ここに１つの問題が存在する。次に、
この問題につき図４を用いて説明する。
【０００４】図４において、（Ａ）は図３のクランプ回
路32によりペデスタルクランプされた映像信号（アナロ
グ）を電圧との関係で示したもので、図中の（イ）はペ
デスタルレベル、（ロ）は映像成分である。この（Ａ）
なる信号をＡ／Ｄ変換回路33でディジタル変換する。こ
のディジタル変換の際に、Ａ／Ｄ変換回路33に供給され
ている電源電圧が変動すると該Ａ／Ｄ変換回路33の基準
電圧が変化し、これを原因として入力映像信号（Ａ）の
ペデスタルレベルが一定であってもＡ／Ｄ変換されたデ
ィジタルデータとしては原信号と異なるものとなってし
まう。つまり、上記基準電圧が変化しない場合には
（Ｂ）に示す斜線部分の範囲でディジタル符号化される
ところ、該基準電圧が変化すると（Ｃ）に示す斜線部分
の範囲にシフトしてしまう。このことは、ペデスタルレ
ベルデータが本来（Ｂ）の「40H 」であるところ、
（Ｃ）の「4CH 」になることであり、原信号を忠実にデ
ィジタル変換したことにはならない。尚、上記（Ｂ）お
よび（Ｃ）は例として８ビット変換した場合の16進数表
示をしたものであり、従って（Ｂ）および（Ｃ）は256
通りのデータからなることになる。図３のペデスタルレ
ベルデータ出力部35より出力するペデスタルレベルデー
タは図４（Ｂ）の状態を前提とした固定のデータ〔図４
（Ｂ）の40H 〕である。従って、上記説明のように、基
準電圧の変化等により、Ａ／Ｄ変換出力が（Ｃ）のよう
になったときには該固定データは不適当なデータであ
り、例えば、（Ｃ）の場合であれば、「4CH 」が出力さ
れなければならないことになる。
路32によりペデスタルクランプされた映像信号（アナロ
グ）を電圧との関係で示したもので、図中の（イ）はペ
デスタルレベル、（ロ）は映像成分である。この（Ａ）
なる信号をＡ／Ｄ変換回路33でディジタル変換する。こ
のディジタル変換の際に、Ａ／Ｄ変換回路33に供給され
ている電源電圧が変動すると該Ａ／Ｄ変換回路33の基準
電圧が変化し、これを原因として入力映像信号（Ａ）の
ペデスタルレベルが一定であってもＡ／Ｄ変換されたデ
ィジタルデータとしては原信号と異なるものとなってし
まう。つまり、上記基準電圧が変化しない場合には
（Ｂ）に示す斜線部分の範囲でディジタル符号化される
ところ、該基準電圧が変化すると（Ｃ）に示す斜線部分
の範囲にシフトしてしまう。このことは、ペデスタルレ
ベルデータが本来（Ｂ）の「40H 」であるところ、
（Ｃ）の「4CH 」になることであり、原信号を忠実にデ
ィジタル変換したことにはならない。尚、上記（Ｂ）お
よび（Ｃ）は例として８ビット変換した場合の16進数表
示をしたものであり、従って（Ｂ）および（Ｃ）は256
通りのデータからなることになる。図３のペデスタルレ
ベルデータ出力部35より出力するペデスタルレベルデー
タは図４（Ｂ）の状態を前提とした固定のデータ〔図４
（Ｂ）の40H 〕である。従って、上記説明のように、基
準電圧の変化等により、Ａ／Ｄ変換出力が（Ｃ）のよう
になったときには該固定データは不適当なデータであ
り、例えば、（Ｃ）の場合であれば、「4CH 」が出力さ
れなければならないことになる。
【０００５】
【発明が解決しようとする課題】前記説明のように、図
３（従来技術）の場合には、ペデスタルレベルデータ出
力部35より出力するぺデスタルレベルデータが固定値で
あるがため、基準電圧の変化等により、Ａ／Ｄ変換出力
が変動したときには正しいペデスタルレベルの付加が成
されないという問題点を内在している。本発明は、この
ような問題を解決するため、Ａ／Ｄ変換出力が変動した
場合にあっても、その変動に応じてペデスタルレベルの
付加が正確に行われるようにしたペデスタルレベル付加
装置を提供することを目的とする。
３（従来技術）の場合には、ペデスタルレベルデータ出
力部35より出力するぺデスタルレベルデータが固定値で
あるがため、基準電圧の変化等により、Ａ／Ｄ変換出力
が変動したときには正しいペデスタルレベルの付加が成
されないという問題点を内在している。本発明は、この
ような問題を解決するため、Ａ／Ｄ変換出力が変動した
場合にあっても、その変動に応じてペデスタルレベルの
付加が正確に行われるようにしたペデスタルレベル付加
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、ディジタル映
像信号処理回路において、ペデスタルレベルのデータが
含まれているディジタル映像信号から該ペデスタルレベ
ルのデータのみを抽出する手段と、前記手段よりのペデ
スタルレベルのデータを前記ディジタル映像信号のディ
ジタル処理後であって、ペデスタルレベルデータが消失
している映像信号に重畳して付加する手段とを具備した
ペデスタルレベル付加装置を提供するものである。ま
た、上記ペデスタルレベルのデータのみを抽出する手段
を、入力した水平同期信号を用いて前記ディジタル映像
信号におけるペデスタルレベルデータの存在区間内で立
ち上がるパルスを生成するコントロール信号生成回路
と、前記ディジタル映像信号が入力し、前記コントロー
ル信号生成回路よりのパルスをクロック信号として前記
ペデスタルレベルのデータのみを出力するＤーフリップ
フロップとで構成したペデスタルレベル付加装置を提供
するものである。
像信号処理回路において、ペデスタルレベルのデータが
含まれているディジタル映像信号から該ペデスタルレベ
ルのデータのみを抽出する手段と、前記手段よりのペデ
スタルレベルのデータを前記ディジタル映像信号のディ
ジタル処理後であって、ペデスタルレベルデータが消失
している映像信号に重畳して付加する手段とを具備した
ペデスタルレベル付加装置を提供するものである。ま
た、上記ペデスタルレベルのデータのみを抽出する手段
を、入力した水平同期信号を用いて前記ディジタル映像
信号におけるペデスタルレベルデータの存在区間内で立
ち上がるパルスを生成するコントロール信号生成回路
と、前記ディジタル映像信号が入力し、前記コントロー
ル信号生成回路よりのパルスをクロック信号として前記
ペデスタルレベルのデータのみを出力するＤーフリップ
フロップとで構成したペデスタルレベル付加装置を提供
するものである。
【０００７】
【作用】従来のＡ／Ｄ変換出力よりペデスタルレベルデ
ータのみを抽出する。このため、Ａ／Ｄ変換出力が変動
しても抽出したデータはその変動に追従したものとな
る。従って、この抽出したデータを従来と同様のディジ
タル処理後の映像信号に従来と同構成のペデスタルレベ
ル付加回路で付加すれば正確なペデスタルレベル付加が
実現できる。
ータのみを抽出する。このため、Ａ／Ｄ変換出力が変動
しても抽出したデータはその変動に追従したものとな
る。従って、この抽出したデータを従来と同様のディジ
タル処理後の映像信号に従来と同構成のペデスタルレベ
ル付加回路で付加すれば正確なペデスタルレベル付加が
実現できる。
【０００８】
【実施例】以下、図面に基づいて本発明によるペデスタ
ルレベル付加装置を説明する。図１は本発明によるペデ
スタルレベル付加装置の一実施例を示す要部ブロック図
である。図において、図３と同等のものは同一符号を付
し、１はペデスタルレベル抽出回路である。また、図２
（Ａ）は図１におけるペデスタルレベル抽出回路１の一
実施例を示す要部ブロック図、同図（Ｂ）は（Ａ）の動
作説明図であり、（イ）は時間に対するＡ／Ｄ変換出
力、（ロ）はコントロール信号生成回路２の出力、
（ハ）はＤーF.F.３の出力である。
ルレベル付加装置を説明する。図１は本発明によるペデ
スタルレベル付加装置の一実施例を示す要部ブロック図
である。図において、図３と同等のものは同一符号を付
し、１はペデスタルレベル抽出回路である。また、図２
（Ａ）は図１におけるペデスタルレベル抽出回路１の一
実施例を示す要部ブロック図、同図（Ｂ）は（Ａ）の動
作説明図であり、（イ）は時間に対するＡ／Ｄ変換出
力、（ロ）はコントロール信号生成回路２の出力、
（ハ）はＤーF.F.３の出力である。
【０００９】最初に、図１の動作について説明する。ア
ナログの映像信号31は図３の場合と同様に、クランプ回
路32でペデスタルクランプ処理後、Ａ／Ｄ変換回路33で
ディジタル映像信号に変換される。このディジタル映像
信号からペデスタルレベル抽出回路１でペデスタルレベ
ルデータのみを抽出する。もし、図３で説明したよう
な、Ａ／Ｄ変換回路33の基準電圧変化によりそのディジ
タル出力が正規よりシフト〔図４（Ｃ）〕した場合にも
抽出したペデスタルレベルデータもその変化に追従す
る。この抽出したペデスタルレベルデータはペデスタル
レベル付加回路36でディジタル処理部34よりの映像信号
に正確なレベルとして付加される。ペデスタルレベル付
加回路36の基本構成と作用、およびＤ／Ａ変換回路37の
作用は図３の場合と同様であるのでその動作説明は省略
する。
ナログの映像信号31は図３の場合と同様に、クランプ回
路32でペデスタルクランプ処理後、Ａ／Ｄ変換回路33で
ディジタル映像信号に変換される。このディジタル映像
信号からペデスタルレベル抽出回路１でペデスタルレベ
ルデータのみを抽出する。もし、図３で説明したよう
な、Ａ／Ｄ変換回路33の基準電圧変化によりそのディジ
タル出力が正規よりシフト〔図４（Ｃ）〕した場合にも
抽出したペデスタルレベルデータもその変化に追従す
る。この抽出したペデスタルレベルデータはペデスタル
レベル付加回路36でディジタル処理部34よりの映像信号
に正確なレベルとして付加される。ペデスタルレベル付
加回路36の基本構成と作用、およびＤ／Ａ変換回路37の
作用は図３の場合と同様であるのでその動作説明は省略
する。
【００１０】次に、図２につき説明する。図２（Ａ）の
１は図１のペデスタルレベル抽出回路１であることを示
し、コントロール信号生成回路２と、ＤーF.F.（フリッ
プフロップ）３とで構成するコントロール信号生成回路
２の目的は入力する水平同期信号からＤーF.F.を制御す
るコントロール信号（ロ）を生成することである。一
方、Ａ／Ｄ変換回路33よりは（イ）に示すペデスタルレ
ベルデータと映像データとが交互に繰り返すディジタル
信号がＤーF.F.３のＤ端にに入力する。そして、上記コ
ントロール信号（ロ）をＤーF.F.３のクロック（CK）端
子に入力する。ＤーF.F.３のクロック信号として作用す
るコントロール信号（ロ）は（イ）のペデスタルレベル
データの存在区間内で立ち上がるパルスである。このパ
ルス周期は当然にして１水平周期（Ｈ）であり、そのた
めに水平同期信号を使用するのである。
１は図１のペデスタルレベル抽出回路１であることを示
し、コントロール信号生成回路２と、ＤーF.F.（フリッ
プフロップ）３とで構成するコントロール信号生成回路
２の目的は入力する水平同期信号からＤーF.F.を制御す
るコントロール信号（ロ）を生成することである。一
方、Ａ／Ｄ変換回路33よりは（イ）に示すペデスタルレ
ベルデータと映像データとが交互に繰り返すディジタル
信号がＤーF.F.３のＤ端にに入力する。そして、上記コ
ントロール信号（ロ）をＤーF.F.３のクロック（CK）端
子に入力する。ＤーF.F.３のクロック信号として作用す
るコントロール信号（ロ）は（イ）のペデスタルレベル
データの存在区間内で立ち上がるパルスである。このパ
ルス周期は当然にして１水平周期（Ｈ）であり、そのた
めに水平同期信号を使用するのである。
【００１１】（イ）および（ロ）が入力するＤーF.F.３
は、その基本原理動作から（ハ）に示すペデスタルレベ
ルデータのみをＱ端子に出力することになる。ここで、
Ａ／Ｄ変換回路33の出力データが変動することは（イ）
のデータ全てが変動することであり、従って抽出データ
である（ハ）も当然に追従することになる。また、映像
信号も同時に変動しているが、上記のように抽出したペ
デスタルレベルデータとのレベル関係は原信号段階を維
持している。従って、ペデスタルレベル付加回路36での
ペデスタルレベルデータ付加はＡ／Ｄ変換出力の変動が
あった場合でも正確なものとなる。
は、その基本原理動作から（ハ）に示すペデスタルレベ
ルデータのみをＱ端子に出力することになる。ここで、
Ａ／Ｄ変換回路33の出力データが変動することは（イ）
のデータ全てが変動することであり、従って抽出データ
である（ハ）も当然に追従することになる。また、映像
信号も同時に変動しているが、上記のように抽出したペ
デスタルレベルデータとのレベル関係は原信号段階を維
持している。従って、ペデスタルレベル付加回路36での
ペデスタルレベルデータ付加はＡ／Ｄ変換出力の変動が
あった場合でも正確なものとなる。
【００１２】
【発明の効果】以上説明したように本発明によれば、映
像信号のディジタル処理段階における映像信号へのペデ
スタルレベルデータの付加を正確に行うことができる。
即ち、映像信号のＡ／Ｄ変換出力が、電源電圧変動等に
より変化した場合に、従来においてはその変動に追従し
た付加がなされていなかったが、本発明ではその変動に
追従するので正確なペデスタルレベルデータの付加が可
能となり、従来に比し、画質等の性能向上に寄与するも
のである。
像信号のディジタル処理段階における映像信号へのペデ
スタルレベルデータの付加を正確に行うことができる。
即ち、映像信号のＡ／Ｄ変換出力が、電源電圧変動等に
より変化した場合に、従来においてはその変動に追従し
た付加がなされていなかったが、本発明ではその変動に
追従するので正確なペデスタルレベルデータの付加が可
能となり、従来に比し、画質等の性能向上に寄与するも
のである。
【図１】本発明によるペデスタルレベル付加装置の一実
施例を示す要部ブロック図である。
施例を示す要部ブロック図である。
【図２】（Ａ）は図１におけるペデスタルレベル抽出回
路１の一実施例を示す要部ブロック図、同図（Ｂ）は
（Ａ）の動作説明図である。
路１の一実施例を示す要部ブロック図、同図（Ｂ）は
（Ａ）の動作説明図である。
【図３】従来のペデスタルレベル付加装置の一実施例を
示す要部ブロック図である。
示す要部ブロック図である。
【図４】図３の説明図である。
１ ペデスタルレベル抽出回路 ２ コントロール信号生成回路 ３ Ｄーフリップフロップ 31 アナログ映像信号 32 クランプ回路 33 Ａ／Ｄ変換回路 34 ディジタル処理部 35 ペデスタルレベルデータ出力部 36 ペデスタルレベル付加回路 37 Ｄ／Ａ変換回路 38 出力アナログ映像信号
Claims (2)
- 【請求項１】 ディジタル映像信号処理回路において、
ペデスタルレベルのデータが含まれているディジタル映
像信号から該ペデスタルレベルのデータのみを抽出する
手段と、前記手段よりのペデスタルレベルのデータを前
記ディジタル映像信号のディジタル処理後であって、ペ
デスタルレベルデータがが消失している映像信号に重畳
して付加する手段とを具備したことを特徴とするペデス
タルレベル付加装置。 - 【請求項２】 前記ペデスタルレベルのデータのみを抽
出する手段を、入力した水平同期信号を用いて前記ディ
ジタル映像信号におけるペデスタルレベルデータの存在
区間内で立ち上がるパルスを生成するコントロール信号
生成回路と、前記ディジタル映像信号が入力し、前記コ
ントロール信号生成回路よりのパルスをクロック信号と
して前記ペデスタルレベルのデータのみを出力するＤー
フリップフロップとで構成したことを特徴とする請求項
１記載のペデスタルレベル付加装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04179657A JP3080478B2 (ja) | 1992-07-07 | 1992-07-07 | ペデスタルレベル付加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04179657A JP3080478B2 (ja) | 1992-07-07 | 1992-07-07 | ペデスタルレベル付加装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0630299A true JPH0630299A (ja) | 1994-02-04 |
| JP3080478B2 JP3080478B2 (ja) | 2000-08-28 |
Family
ID=16069606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04179657A Expired - Fee Related JP3080478B2 (ja) | 1992-07-07 | 1992-07-07 | ペデスタルレベル付加装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080478B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1274230A3 (en) * | 2001-07-02 | 2005-03-30 | Matsushita Electric Industrial Co., Ltd. | Pedestal level control circuit and method for controlling pedestal level |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176380A (ja) * | 1986-01-30 | 1987-08-03 | Mitsubishi Electric Corp | カラ−画像デイジタル記録再生装置 |
| JPH02119468A (ja) * | 1988-10-28 | 1990-05-07 | Sony Corp | 映像信号記録回路 |
-
1992
- 1992-07-07 JP JP04179657A patent/JP3080478B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176380A (ja) * | 1986-01-30 | 1987-08-03 | Mitsubishi Electric Corp | カラ−画像デイジタル記録再生装置 |
| JPH02119468A (ja) * | 1988-10-28 | 1990-05-07 | Sony Corp | 映像信号記録回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1274230A3 (en) * | 2001-07-02 | 2005-03-30 | Matsushita Electric Industrial Co., Ltd. | Pedestal level control circuit and method for controlling pedestal level |
| US7030936B2 (en) | 2001-07-02 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | Pedestal level control circuit and method for controlling pedestal level |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3080478B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974058A (en) | Color signal processing apparatus using a plurality of sample-and-hold circuits and a single switched A/D converter | |
| JPH0630299A (ja) | ペデスタルレベル付加装置 | |
| KR960005118B1 (ko) | 비디오 신호 처리 시스템 | |
| JPH09327030A (ja) | クロックジェネレータ | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| US4970596A (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| JP2785339B2 (ja) | クランプ回路 | |
| JPH01238395A (ja) | カラーテレビジョン信号復号化回路 | |
| JP2501187B2 (ja) | ス−パ−インポ−ズ装置 | |
| JP2522308B2 (ja) | クロック形成回路 | |
| JP2723856B2 (ja) | のこぎり波信号データ生成回路 | |
| US7463306B1 (en) | Processing interlaced and pseudo interlaced signals | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JPS6042990A (ja) | 映像切換装置 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| KR200141258Y1 (ko) | 클럭위상 제어장치 | |
| JPS61148986A (ja) | テレビジヨン信号の標本化装置 | |
| JP3031961B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JP3329149B2 (ja) | クランプパルス発生方法およびその回路 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JPS5755670A (en) | Video display device | |
| GB1019811A (en) | Improvements in and relating to the conversion of television signals from one standard to another | |
| JPH05207322A (ja) | 切替用シリアルパラレル変換装置 | |
| JPH0521389B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |