JPH06302938A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法Info
- Publication number
- JPH06302938A JPH06302938A JP10727793A JP10727793A JPH06302938A JP H06302938 A JPH06302938 A JP H06302938A JP 10727793 A JP10727793 A JP 10727793A JP 10727793 A JP10727793 A JP 10727793A JP H06302938 A JPH06302938 A JP H06302938A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- wiring board
- printed wiring
- activation
- mounting pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 半田濡れ拡がり性及び電子部品の接着強度に
優れた，プリント配線板及びその製造方法を提供するこ
と。 【構成】 絶縁基板１１の表面に設けた導体回路パター
ンにおいて，導体回路パターンにおける実装パッド１２
は，化学銅メッキにより形成したパターンメッキ膜１２
１と，その表面に化学銅メッキにより形成した活性化メ
ッキ膜２とよりなり，かつ実装パッド１２におけるパタ
ーンメッキ膜１２１の表面は機械研磨により平滑状に形
成されている。活性化メッキ膜２の表面には半田が被覆
され，更にその上に電子部品が搭載接合される。
優れた，プリント配線板及びその製造方法を提供するこ
と。 【構成】 絶縁基板１１の表面に設けた導体回路パター
ンにおいて，導体回路パターンにおける実装パッド１２
は，化学銅メッキにより形成したパターンメッキ膜１２
１と，その表面に化学銅メッキにより形成した活性化メ
ッキ膜２とよりなり，かつ実装パッド１２におけるパタ
ーンメッキ膜１２１の表面は機械研磨により平滑状に形
成されている。活性化メッキ膜２の表面には半田が被覆
され，更にその上に電子部品が搭載接合される。
Description
【０００１】
【産業上の利用分野】本発明は，半田濡れ拡がり性及び
電子部品の接合強度に優れた，プリント配線板及びその
製造方法に関する。
電子部品の接合強度に優れた，プリント配線板及びその
製造方法に関する。
【０００２】
【従来技術】プリント配線板の製造に際しては，銅箔を
表面に有しないガラスエポキシ基板等の絶縁基板を出発
材料とし，化学銅メッキによりパターンメッキを行な
い，実装パッドを含めた導体回路パターンを形成するフ
ルアディティブ法がある。この方法は，主として図６
（Ａ）〜（Ｇ）に示すプロセスにより行われる。そし
て，その際は，同図の（Ｈ）〜（Ｋ）に示すごとく，実
装パッド上に半導体チップ等の電子部品が半田接合され
る。
表面に有しないガラスエポキシ基板等の絶縁基板を出発
材料とし，化学銅メッキによりパターンメッキを行な
い，実装パッドを含めた導体回路パターンを形成するフ
ルアディティブ法がある。この方法は，主として図６
（Ａ）〜（Ｇ）に示すプロセスにより行われる。そし
て，その際は，同図の（Ｈ）〜（Ｋ）に示すごとく，実
装パッド上に半導体チップ等の電子部品が半田接合され
る。
【０００３】即ち，まず図６（Ａ）に示すごとく，上記
絶縁基板を準備し，次に図６（Ｂ）に示すごとく，絶縁
基板を外枠フレームも含めた所定の寸法に断裁し，表面
に接着剤の層を形成した後，スルーホール形成のための
穴明けを行う。次いで，その表面に対して，図６（Ｃ）
に示すごとく，塩酸系パラジウム溶液等を用いて触媒活
性化処理を行う。次に，図６（Ｄ）に示すごとく，導体
回路パターンを形成する部分以外の部分にめっきレジス
ト処理を行なう。
絶縁基板を準備し，次に図６（Ｂ）に示すごとく，絶縁
基板を外枠フレームも含めた所定の寸法に断裁し，表面
に接着剤の層を形成した後，スルーホール形成のための
穴明けを行う。次いで，その表面に対して，図６（Ｃ）
に示すごとく，塩酸系パラジウム溶液等を用いて触媒活
性化処理を行う。次に，図６（Ｄ）に示すごとく，導体
回路パターンを形成する部分以外の部分にめっきレジス
ト処理を行なう。
【０００４】次に，図６（Ｅ）に示すごとく，化学銅メ
ッキ（無電解）により導体回路パターンを形成するため
のパターンメッキを行う。次いで，図６（Ｆ）に示すご
とく，後述するノジュール除去のために，バフロール又
はサンドペーパー等を用いて機械研磨を行う。その後，
図６（Ｇ）に示すごとく，その表面にソルダーレジスト
を被覆する処理を行う。以上により，導体回路パターン
の形成が終了する。
ッキ（無電解）により導体回路パターンを形成するため
のパターンメッキを行う。次いで，図６（Ｆ）に示すご
とく，後述するノジュール除去のために，バフロール又
はサンドペーパー等を用いて機械研磨を行う。その後，
図６（Ｇ）に示すごとく，その表面にソルダーレジスト
を被覆する処理を行う。以上により，導体回路パターン
の形成が終了する。
【０００５】次に，図６（Ｈ）に示すごとく，プリント
配線板を固片化するために所定の製品寸法に外形加工を
行う。その後，図６（Ｉ）に示すごとく，実装パッドへ
の半田被覆処理を行う。そして，図６（Ｊ）に示すごと
く，実装パッドの表面に半導体チップ等の電子部品を搭
載する。その後，図６（Ｋ）に示すごとく，これらを半
田の融点以上に加熱して，半田リフロー接合により電子
部品を実装パッドに対して接合する。これにより，導体
回路パターンの端部に設けた実装パッドに対して電子部
品６を搭載・実装したプリント配線板を得る。
配線板を固片化するために所定の製品寸法に外形加工を
行う。その後，図６（Ｉ）に示すごとく，実装パッドへ
の半田被覆処理を行う。そして，図６（Ｊ）に示すごと
く，実装パッドの表面に半導体チップ等の電子部品を搭
載する。その後，図６（Ｋ）に示すごとく，これらを半
田の融点以上に加熱して，半田リフロー接合により電子
部品を実装パッドに対して接合する。これにより，導体
回路パターンの端部に設けた実装パッドに対して電子部
品６を搭載・実装したプリント配線板を得る。
【０００６】
【解決しようとする課題】しかしながら，上記従来技術
には次の問題がある。即ち，まず上記パターンメッキの
工程においては，図７に示すごとく，プリント配線板９
のパターンメッキ膜９２とめっきレジスト膜９３との境
界上方部分において，いわゆるノジュール９２１が発生
する場合がある。
には次の問題がある。即ち，まず上記パターンメッキの
工程においては，図７に示すごとく，プリント配線板９
のパターンメッキ膜９２とめっきレジスト膜９３との境
界上方部分において，いわゆるノジュール９２１が発生
する場合がある。
【０００７】上記ノジュール９２１は，パターンメッキ
９２の異常析出部のことで，突起状のメッキ不良部分で
ある。そのため，このノジュール９２１を一括して除去
する必要がある。なお，上記ノジュール９２１の高さ
は，約２０〜５０μｍである。
９２の異常析出部のことで，突起状のメッキ不良部分で
ある。そのため，このノジュール９２１を一括して除去
する必要がある。なお，上記ノジュール９２１の高さ
は，約２０〜５０μｍである。
【０００８】そこで，上記図６（Ｆ）に示したごとく，
バフロールやサンドペーパー等を用いた機械研磨によ
り，上記ノジュール９２１を除去するのである。また，
図７において，符号９１は絶縁基板，３は接着剤であ
る。ところが，図８に示すごとく，上記機械研磨を行う
と，ノジュール９２１が除去されると共に，上記パター
ンメッキ膜９２はその表面９２０が平滑状態になってし
まう。
バフロールやサンドペーパー等を用いた機械研磨によ
り，上記ノジュール９２１を除去するのである。また，
図７において，符号９１は絶縁基板，３は接着剤であ
る。ところが，図８に示すごとく，上記機械研磨を行う
と，ノジュール９２１が除去されると共に，上記パター
ンメッキ膜９２はその表面９２０が平滑状態になってし
まう。
【０００９】即ち，図７に示すごとく，パターンメッキ
膜９２の表面に，上記化学銅メッキの際に形成されてい
た微細凹凸状のアンカー部分９２２が除去され，図８に
示すごとく平滑状態になってしまう。そして，上記パタ
ーンメッキ膜９２が実装パッド９０である場合（図８，
図９）には，上記機械研磨による平滑化は，半田濡れ拡
がり性に重要な影響を与える。
膜９２の表面に，上記化学銅メッキの際に形成されてい
た微細凹凸状のアンカー部分９２２が除去され，図８に
示すごとく平滑状態になってしまう。そして，上記パタ
ーンメッキ膜９２が実装パッド９０である場合（図８，
図９）には，上記機械研磨による平滑化は，半田濡れ拡
がり性に重要な影響を与える。
【００１０】即ち，実装パッド９の表面が上記のように
平滑化されると，その表面に前記図６（Ｉ）に示したご
とく半田を被覆しても，その半田濡れ拡がり性が悪いた
めに，図９に示すごとく，実装パッド９０上において半
田７が充分に広がらない。そのため，リフローによって
電子部品を接合（図６（Ｋ））しようとしても電子部品
６の接合不良を起こし接合強度が低下するおそれがあ
る。
平滑化されると，その表面に前記図６（Ｉ）に示したご
とく半田を被覆しても，その半田濡れ拡がり性が悪いた
めに，図９に示すごとく，実装パッド９０上において半
田７が充分に広がらない。そのため，リフローによって
電子部品を接合（図６（Ｋ））しようとしても電子部品
６の接合不良を起こし接合強度が低下するおそれがあ
る。
【００１１】本発明は，かかる従来の問題点に鑑みてな
されたもので，半田濡れ拡がり性及び電子部品の接合強
度に優れた，プリント配線板及びその製造方法を提供し
ようとするものである。
されたもので，半田濡れ拡がり性及び電子部品の接合強
度に優れた，プリント配線板及びその製造方法を提供し
ようとするものである。
【００１２】
【課題の解決手段】本発明は，絶縁基板の表面に設けた
導体回路パターンにおいて，該導体回路パターンにおけ
る実装パッドは，化学銅メッキにより形成したパターン
メッキ膜と，その表面に，化学銅メッキにより形成した
活性化メッキ膜とよりなり，かつ上記実装パッドにおけ
るパターンメッキ膜の表面は機械研磨により平滑状に形
成されていることを特徴とするプリント配線板にある。
導体回路パターンにおいて，該導体回路パターンにおけ
る実装パッドは，化学銅メッキにより形成したパターン
メッキ膜と，その表面に，化学銅メッキにより形成した
活性化メッキ膜とよりなり，かつ上記実装パッドにおけ
るパターンメッキ膜の表面は機械研磨により平滑状に形
成されていることを特徴とするプリント配線板にある。
【００１３】本発明において重要なことは，機械研磨し
たパターンメッキ膜における実装パッドの表面に，化学
銅メッキにより形成した活性化メッキ膜が形成されてい
ることにある。上記活性化メッキ膜は，上記フルアディ
ティブ法におけるパターンメッキと同様に，化学銅メッ
キにより形成される。この活性化メッキ膜は，１〜１０
μｍであることが好ましい。１μｍ未満では実装パッド
上に配置した半田に対するアンカー効果が充分でなく，
一方１０μｍを越えてもそれに見合う効果が少ない。
たパターンメッキ膜における実装パッドの表面に，化学
銅メッキにより形成した活性化メッキ膜が形成されてい
ることにある。上記活性化メッキ膜は，上記フルアディ
ティブ法におけるパターンメッキと同様に，化学銅メッ
キにより形成される。この活性化メッキ膜は，１〜１０
μｍであることが好ましい。１μｍ未満では実装パッド
上に配置した半田に対するアンカー効果が充分でなく，
一方１０μｍを越えてもそれに見合う効果が少ない。
【００１４】上記プリント配線板の製造方法としては，
絶縁基板の表面に触媒活性化処理を行ない，次に化学銅
メッキによりパターンメッキを行って導体回路パターン
を形成し，次いで導体回路パターン中の実装パッドの表
面を機械研磨し，その後実装パッドの表面に半田被覆処
理を行うプリント配線板の製造方法において，上記機械
研磨の後に，上記実装パッドに対して化学銅メッキによ
る活性化メッキを行うことを特徴とするプリント配線板
の製造方法がある。
絶縁基板の表面に触媒活性化処理を行ない，次に化学銅
メッキによりパターンメッキを行って導体回路パターン
を形成し，次いで導体回路パターン中の実装パッドの表
面を機械研磨し，その後実装パッドの表面に半田被覆処
理を行うプリント配線板の製造方法において，上記機械
研磨の後に，上記実装パッドに対して化学銅メッキによ
る活性化メッキを行うことを特徴とするプリント配線板
の製造方法がある。
【００１５】即ち，上記方法は，基本的には前記フルア
デティブ法を用いるもので，具体的には，例えば次の方
法により行う。まず従来と同様に銅箔を有しない，例え
ばガラスエポキシ基板等の絶縁基板を出発材料とする。
そして，断裁及び穴明け後，例えば塩酸系パラジウム溶
液を用いた触媒活性化処理，めっきレジスト処理を行
う。
デティブ法を用いるもので，具体的には，例えば次の方
法により行う。まず従来と同様に銅箔を有しない，例え
ばガラスエポキシ基板等の絶縁基板を出発材料とする。
そして，断裁及び穴明け後，例えば塩酸系パラジウム溶
液を用いた触媒活性化処理，めっきレジスト処理を行
う。
【００１６】次に，化学銅メッキによりパターンメッキ
を行う。次いで，バフロール又はサンドペーパー等を用
いて機械研磨を行う。次に，例えば研磨表面を脱脂処理
した後に，ソフトエッチングし，酸処理等を施す前処理
を行う。そして，化学銅メッキにより本発明にかかる活
性化メッキを行う。次に，ソルダーレジスト処理，外形
加工，実装パッドへの半田被覆処理，電子部品の搭載
後，半田リフロー接合を加熱により行う（図５参照）。
を行う。次いで，バフロール又はサンドペーパー等を用
いて機械研磨を行う。次に，例えば研磨表面を脱脂処理
した後に，ソフトエッチングし，酸処理等を施す前処理
を行う。そして，化学銅メッキにより本発明にかかる活
性化メッキを行う。次に，ソルダーレジスト処理，外形
加工，実装パッドへの半田被覆処理，電子部品の搭載
後，半田リフロー接合を加熱により行う（図５参照）。
【００１７】
【作用及び効果】本発明のプリント配線板においては，
化学銅メッキにより形成したパターンメッキ膜と，その
表面に化学銅メッキにより形成した活性化メッキ膜とを
有する。上記活性化メッキ膜は，その表面に，メッキ時
に生じた微細な凹凸表面を有する。
化学銅メッキにより形成したパターンメッキ膜と，その
表面に化学銅メッキにより形成した活性化メッキ膜とを
有する。上記活性化メッキ膜は，その表面に，メッキ時
に生じた微細な凹凸表面を有する。
【００１８】それ故，実装パッドの表面は，半田濡れ拡
がり性が向上し，その結果として半田による電子部品の
接合強度が向上する。また，実装パッド上の活性化メッ
キ膜は，上記凹凸表面を有するので，半田に対するアン
カー効果も発揮する。したがって，本発明によれば，半
田濡れ拡がり性及び電子部品の接合強度に優れた，プリ
ント配線板及びその製造方法を提供することができる。
がり性が向上し，その結果として半田による電子部品の
接合強度が向上する。また，実装パッド上の活性化メッ
キ膜は，上記凹凸表面を有するので，半田に対するアン
カー効果も発揮する。したがって，本発明によれば，半
田濡れ拡がり性及び電子部品の接合強度に優れた，プリ
ント配線板及びその製造方法を提供することができる。
【００１９】
【実施例】実施例１ 本発明の実施例にかかるプリント配線板及びその製造方
法につき，図１〜図５を用いて説明する。図１に示すご
とく，本例のプリント配線板１はフルアディティブ法を
利用して作製したもので，絶縁基板１１の表面に設けた
導体回路パターンにおいて，その実装パッド１２は化学
銅メッキにより形成したパターンメッキ膜１２１と，そ
の表面に化学銅メッキにより形成した活性化メッキ膜２
とよりなり，かつ上記実装パッドにおけるパターンメッ
キ膜２の表面１２０は機械研磨により平滑状に形成され
ている。
法につき，図１〜図５を用いて説明する。図１に示すご
とく，本例のプリント配線板１はフルアディティブ法を
利用して作製したもので，絶縁基板１１の表面に設けた
導体回路パターンにおいて，その実装パッド１２は化学
銅メッキにより形成したパターンメッキ膜１２１と，そ
の表面に化学銅メッキにより形成した活性化メッキ膜２
とよりなり，かつ上記実装パッドにおけるパターンメッ
キ膜２の表面１２０は機械研磨により平滑状に形成され
ている。
【００２０】上記プリント配線板１の製造方法につき，
その概要を説明する。まず，絶縁基板１１を断裁し穴明
けした後（図６参照），図５（Ｃ）に示すごとく，絶縁
基板の表面に対して，例えば塩酸系パラジウム溶液を用
いて触媒活性化処理を行う。 次に，図５（Ｄ）に示す
ごとく，その表面にめっきレジスト処理を行う。これよ
り，図１〜図３に示すごとく，めっきレジスト膜１３を
形成する。
その概要を説明する。まず，絶縁基板１１を断裁し穴明
けした後（図６参照），図５（Ｃ）に示すごとく，絶縁
基板の表面に対して，例えば塩酸系パラジウム溶液を用
いて触媒活性化処理を行う。 次に，図５（Ｄ）に示す
ごとく，その表面にめっきレジスト処理を行う。これよ
り，図１〜図３に示すごとく，めっきレジスト膜１３を
形成する。
【００２１】次いで，図２，図５（Ｅ）に示すごとく，
化学銅メッキによりパターンメッキを行い，導体回路パ
ターンとしてのパターンメッキ膜１２１を形成する。次
いで，図２，図５（Ｆ）に示すごとく，実装パッド１２
を含む導体回路パターンの表面を，バフロールにより機
械研磨して平滑状になす。
化学銅メッキによりパターンメッキを行い，導体回路パ
ターンとしてのパターンメッキ膜１２１を形成する。次
いで，図２，図５（Ｆ）に示すごとく，実装パッド１２
を含む導体回路パターンの表面を，バフロールにより機
械研磨して平滑状になす。
【００２２】そして，ここで注目すべきことは，図１，
図５（Ｙ）（Ｚ）に示すごとく，上記機械研磨の後に，
実装パッド１２に対して前処理を行ない，次いで化学銅
メッキによる活性化メッキ膜２を形成することである。
その後は，図５（Ｇ）〜（Ｋ）に示すごとく，従来法と
同様に，順次ソルダーレジスト処理，外形加工，実装パ
ッド１２への半田７の被覆処理（図３），電子部品搭
載，半田リフロー接合を行う。
図５（Ｙ）（Ｚ）に示すごとく，上記機械研磨の後に，
実装パッド１２に対して前処理を行ない，次いで化学銅
メッキによる活性化メッキ膜２を形成することである。
その後は，図５（Ｇ）〜（Ｋ）に示すごとく，従来法と
同様に，順次ソルダーレジスト処理，外形加工，実装パ
ッド１２への半田７の被覆処理（図３），電子部品搭
載，半田リフロー接合を行う。
【００２３】これにより，図４に示すごとく，上記実装
パッド１２の表面に対して半田７により電子部品を搭載
接合（図示略）したプリント配線板１を得る。このプリ
ント配線板１は，実装パッド１２の周囲に，導体回路パ
ターンの一部である配線８１を有する。また，上記配線
８１は，スルーホール（図示略）等に電気的に接続して
ある。
パッド１２の表面に対して半田７により電子部品を搭載
接合（図示略）したプリント配線板１を得る。このプリ
ント配線板１は，実装パッド１２の周囲に，導体回路パ
ターンの一部である配線８１を有する。また，上記配線
８１は，スルーホール（図示略）等に電気的に接続して
ある。
【００２４】上記製造方法につき，図１〜図５を用い
て，以下に詳述する。まず，図２に示すごとく，絶縁基
板１１の表面に，接着剤３を介してめっきレジスト膜１
３を形成する。次に，図２，図５（Ｅ）に示すごとく，
上記めっきレジスト膜１３のエッチング露出部分に導体
回路パターンとしてパターンメッキ膜１２１を形成す
る。
て，以下に詳述する。まず，図２に示すごとく，絶縁基
板１１の表面に，接着剤３を介してめっきレジスト膜１
３を形成する。次に，図２，図５（Ｅ）に示すごとく，
上記めっきレジスト膜１３のエッチング露出部分に導体
回路パターンとしてパターンメッキ膜１２１を形成す
る。
【００２５】上記エッチング露出部分は，実装パッド１
２を形成する部分である。上記めっきレジスト膜１３と
しては，永久レジスト型のドライフィルムを用いる。ま
た，上記接着剤３としてはエポキシ樹脂を用いる。上記
パターンメッキ膜１２１は，例えば２５〜３５μｍの厚
みを有する。
２を形成する部分である。上記めっきレジスト膜１３と
しては，永久レジスト型のドライフィルムを用いる。ま
た，上記接着剤３としてはエポキシ樹脂を用いる。上記
パターンメッキ膜１２１は，例えば２５〜３５μｍの厚
みを有する。
【００２６】上記絶縁基板１１は，銅箔を表面に有しな
い，ガラスエポキシ樹脂複合材料よりなる。絶縁基板１
１の厚みは，約１．６ｍｍである。次に，図５（Ｆ）に
示すごとく，上記パターンメッキ膜１２１の表面１２０
を，バフロール（♯２５０）を用いて機械研磨する。こ
れにより，図１，図２に示すごとく，パターンメッキ膜
１２１の表面１２０は平滑状になる。また，その両端部
分には，若干丸みを帯びためっきレジスト膜１３を有す
る。
い，ガラスエポキシ樹脂複合材料よりなる。絶縁基板１
１の厚みは，約１．６ｍｍである。次に，図５（Ｆ）に
示すごとく，上記パターンメッキ膜１２１の表面１２０
を，バフロール（♯２５０）を用いて機械研磨する。こ
れにより，図１，図２に示すごとく，パターンメッキ膜
１２１の表面１２０は平滑状になる。また，その両端部
分には，若干丸みを帯びためっきレジスト膜１３を有す
る。
【００２７】次いで，図５（Ｙ）に示すごとく，上記パ
ターンメッキ膜１２１の表面を前処理する。この前処理
は，脱脂処理の後，クリーニングのためのソフトエッチ
ング処理を行う。このソフトエッチング処理は，稀硫酸
（Ｈ2 ＳＯ4 ）溶液に過酸化水素（Ｈ2Ｏ2 ）溶液を加
えたものを用いて行う。
ターンメッキ膜１２１の表面を前処理する。この前処理
は，脱脂処理の後，クリーニングのためのソフトエッチ
ング処理を行う。このソフトエッチング処理は，稀硫酸
（Ｈ2 ＳＯ4 ）溶液に過酸化水素（Ｈ2Ｏ2 ）溶液を加
えたものを用いて行う。
【００２８】その後，図１，図５（Ｚ）のごとく，上記
パターンメッキ膜１２１の表面に対して，化学銅メッキ
により活性化メッキ膜２を形成するための活性化メッキ
を行う。上記活性化メッキは，約１時間をかけて行う。
これにより，厚みが約１．５μｍの活性化メッキ膜２が
形成される。上記活性化メッキは，ＥＤＴＡ錯体溶液を
用い，この中にプリント配線板を浸漬することにより行
った。
パターンメッキ膜１２１の表面に対して，化学銅メッキ
により活性化メッキ膜２を形成するための活性化メッキ
を行う。上記活性化メッキは，約１時間をかけて行う。
これにより，厚みが約１．５μｍの活性化メッキ膜２が
形成される。上記活性化メッキは，ＥＤＴＡ錯体溶液を
用い，この中にプリント配線板を浸漬することにより行
った。
【００２９】ここで注目すべきことは，上記活性化メッ
キ膜２の表面は，図１に示すごとく，微細な凹凸表面２
１を有することである。これにより，半田濡れ拡がり性
が向上する。
キ膜２の表面は，図１に示すごとく，微細な凹凸表面２
１を有することである。これにより，半田濡れ拡がり性
が向上する。
【００３０】次に，図５（Ｇ），（Ｈ）に示すごとく，
従来例と同様に，ソルダーレジスト処理，外形加工を行
う。次いで，図３，図４（Ｉ）に示すごとく，上記活性
化メッキ膜２の表面に対して半田被覆処理により半田７
を形成する。
従来例と同様に，ソルダーレジスト処理，外形加工を行
う。次いで，図３，図４（Ｉ）に示すごとく，上記活性
化メッキ膜２の表面に対して半田被覆処理により半田７
を形成する。
【００３１】上記半田被覆処理は，例えば半田ペースト
印刷により行う。次に，図４，図５（Ｊ）に示すごと
く，実装パッド１２（図３）に電子部品６を搭載する。
その後，これらを加熱してリフロー半田接合を行う。
印刷により行う。次に，図４，図５（Ｊ）に示すごと
く，実装パッド１２（図３）に電子部品６を搭載する。
その後，これらを加熱してリフロー半田接合を行う。
【００３２】次に，作用効果につき説明する。本例のプ
リント配線板１においては，図１に示すごとく，化学銅
メッキにより形成したパターンメッキ膜１２１と，その
表面に化学銅メッキにより形成した活性化メッキ膜２と
を有する。
リント配線板１においては，図１に示すごとく，化学銅
メッキにより形成したパターンメッキ膜１２１と，その
表面に化学銅メッキにより形成した活性化メッキ膜２と
を有する。
【００３３】上記活性化メッキ膜２は，図２に示すごと
く，その表面に微細な凹凸表面２１を有する。そのた
め，図３，図４に示すごとく，実装パッド１２の表面に
おける半田濡れ拡がり性が向上し，実装パッド１２はそ
の全表面が半田７により覆われている（従来例の図９と
比較）。それ故，電子部品６の接合強度が向上する。ま
た，実装パッド１２における活性化メッキ膜２は，メッ
キ時に生じた凹凸表面２１を有するので，半田に対する
アンカー効果も得られる。したがって，本例によれば，
半田濡れ拡がり性及び電子部品の接合強度に優れた，プ
リント配線板１を得ることができる。
く，その表面に微細な凹凸表面２１を有する。そのた
め，図３，図４に示すごとく，実装パッド１２の表面に
おける半田濡れ拡がり性が向上し，実装パッド１２はそ
の全表面が半田７により覆われている（従来例の図９と
比較）。それ故，電子部品６の接合強度が向上する。ま
た，実装パッド１２における活性化メッキ膜２は，メッ
キ時に生じた凹凸表面２１を有するので，半田に対する
アンカー効果も得られる。したがって，本例によれば，
半田濡れ拡がり性及び電子部品の接合強度に優れた，プ
リント配線板１を得ることができる。
【００３４】実施例２ 本例は，上記実施例１において，バフロール（♯２５
０）を用いた機械研磨に代えて，ペーパーサンダ（♯５
００）による機械研磨を行ったものである。また，活性
化メッキ膜２の厚み１．５μｍを，３．０μｍとしたも
のである。活性化メッキは，実施例１と同様にして，２
時間処理により形成した。その他は，実施例１と同様で
ある。本例においても実施例１と同様の作用効果を得る
ことができる。
０）を用いた機械研磨に代えて，ペーパーサンダ（♯５
００）による機械研磨を行ったものである。また，活性
化メッキ膜２の厚み１．５μｍを，３．０μｍとしたも
のである。活性化メッキは，実施例１と同様にして，２
時間処理により形成した。その他は，実施例１と同様で
ある。本例においても実施例１と同様の作用効果を得る
ことができる。
【図１】実施例１における，パターンメッキ膜上に活性
化メッキ膜を形成した状態を示すプリント配線板の要部
断面図。
化メッキ膜を形成した状態を示すプリント配線板の要部
断面図。
【図２】実施例１における，パターンメッキ膜を形成し
た状態を示すプリント配線板の要部断面図。
た状態を示すプリント配線板の要部断面図。
【図３】実施例１における，活性化メッキ膜上に半田被
覆処理を行った状態を示すプリント配線板の要部断面
図。
覆処理を行った状態を示すプリント配線板の要部断面
図。
【図４】実施例１にかかるプリント配線板の要部平面
図。
図。
【図５】実施例１にかかるプリント配線板の製造方法の
工程説明図。
工程説明図。
【図６】従来のプリント配線板の製造方法の工程説明
図。
図。
【図７】従来のプリント配線板における，メッキにより
発生したノジュールを示す説明図。
発生したノジュールを示す説明図。
【図８】従来のプリント配線板の製造方法における機械
研磨後の状態を示すプリント配線板の要部断面図。
研磨後の状態を示すプリント配線板の要部断面図。
【図９】従来のプリント配線板の要部平面図。
１．．．プリント配線板， １１．．．絶縁基板， １２．．．実装パッド， １２１．．．パターンメッキ膜， １３．．．めっきレジスト膜， ２．．．活性化メッキ膜， ２１．．．凹凸表面， ７．．．半田，
Claims (4)
- 【請求項１】 絶縁基板の表面に設けた導体回路パター
ンにおいて，該導体回路パターンにおける実装パッド
は，化学銅メッキにより形成したパターンメッキ膜と，
その表面に化学銅メッキにより形成した活性化メッキ膜
とよりなり， かつ上記実装パッドにおけるパターンメッキ膜の表面は
機械研磨により平滑状に形成されていることを特徴とす
るプリント配線板。 - 【請求項２】 請求項１において，活性化メッキ膜は１
〜１０μｍの厚みを有することを特徴とするプリント配
線板。 - 【請求項３】 絶縁基板の表面に触媒活性化処理を行な
い，次に化学銅メッキによりパターンメッキを行って導
体回路パターンを形成し，次いで導体回路パターン中の
実装パッドの表面を機械研磨し，その後実装パッドの表
面に半田被覆処理を行うプリント配線板の製造方法にお
いて， 上記機械研磨の後に，上記実装パッドに対して化学銅メ
ッキによる活性化メッキを行うことを特徴とするプリン
ト配線板の製造方法。 - 【請求項４】 請求項３において，活性化メッキにより
形成する活性化メッキ膜は，１〜１０μｍの厚みを有す
ることを特徴とするプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10727793A JP3443870B2 (ja) | 1993-04-09 | 1993-04-09 | プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10727793A JP3443870B2 (ja) | 1993-04-09 | 1993-04-09 | プリント配線板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302938A true JPH06302938A (ja) | 1994-10-28 |
| JP3443870B2 JP3443870B2 (ja) | 2003-09-08 |
Family
ID=14454995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10727793A Expired - Lifetime JP3443870B2 (ja) | 1993-04-09 | 1993-04-09 | プリント配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3443870B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065711A2 (en) * | 1999-06-30 | 2001-01-03 | Intersil Corporation | Method of manufacturing a plated electronic termination |
| JP2012039008A (ja) * | 2010-08-10 | 2012-02-23 | Toshiba Corp | 半導体素子 |
| TWI576962B (zh) * | 2015-03-24 | 2017-04-01 | 日月光半導體製造股份有限公司 | 半導體基板結構與半導體封裝及其製造方法 |
-
1993
- 1993-04-09 JP JP10727793A patent/JP3443870B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065711A2 (en) * | 1999-06-30 | 2001-01-03 | Intersil Corporation | Method of manufacturing a plated electronic termination |
| EP1065711A3 (en) * | 1999-06-30 | 2001-11-07 | Intersil Corporation | Method of manufacturing a plated electronic termination |
| US7174626B2 (en) | 1999-06-30 | 2007-02-13 | Intersil Americas, Inc. | Method of manufacturing a plated electronic termination |
| JP2012039008A (ja) * | 2010-08-10 | 2012-02-23 | Toshiba Corp | 半導体素子 |
| TWI576962B (zh) * | 2015-03-24 | 2017-04-01 | 日月光半導體製造股份有限公司 | 半導體基板結構與半導體封裝及其製造方法 |
| US10002843B2 (en) | 2015-03-24 | 2018-06-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor substrate structure, semiconductor package and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3443870B2 (ja) | 2003-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2003043393A1 (fr) | Carte de circuit imprime et procede de fabrication | |
| JP2000261141A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
| JP3443870B2 (ja) | プリント配線板及びその製造方法 | |
| EP0818946B1 (en) | A printed-wiring board and a production method thereof | |
| WO1998043295A1 (fr) | Plaquette de circuit et son procede de production | |
| JP3694796B2 (ja) | プリント配線板及びその製造方法 | |
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JPH09199830A (ja) | フレキシブル配線基板の製造方法 | |
| JP3760857B2 (ja) | プリント配線板の製造方法 | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| JP3527965B2 (ja) | プリント配線板 | |
| JP2002198639A (ja) | プリント配線板とその製造方法および電子部品の実装方法 | |
| JP3665036B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPS6355236B2 (ja) | ||
| JP2001007250A (ja) | パッケージ基板 | |
| JP2000252384A (ja) | 突起電極付き配線基板への熱可塑性接着剤層形成方法 | |
| JPH1117300A (ja) | 配線基板、回路部品実装体、電子部品パッケージ、配線基板の製造方法及び、電子部品のパッケージの製造方法 | |
| JP4031899B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JP3429743B2 (ja) | 配線基板 | |
| JP2001094018A (ja) | 半導体パッケージ及びその製法 | |
| JPH0878842A (ja) | プリント配線板の製造方法 | |
| JP3376930B2 (ja) | 配線板及びその製造方法 | |
| JP2849163B2 (ja) | 電子回路基板の製造方法 | |
| JPH0653640A (ja) | プリント配線板及びその製造方法 | |
| JP3729555B2 (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 10 |