JPH06296366A

JPH06296366A - スイッチング電源装置

Info

Publication number: JPH06296366A
Application number: JP7987993A
Authority: JP
Inventors: Haruo Hachiman; 晴夫八幡; Yoshikiyo Futagawa; 良清二川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1993-04-06
Filing date: 1993-04-06
Publication date: 1994-10-21

Abstract

(57)【要約】【目的】主スイッチ手段を零電圧スイッチングして、
変換効率の向上とノイズ発生を除去した電源を提供する
こと。【構成】トランス１９を励起する主スイッチ手段３
と、トランス１９の状態を検知して主スイッチ手段３を
ONさせる検知手段２２と、主スイッチ手段３のON幅を決
めるタイマ２０と、トランス１９の二次巻線Lsより生成
する出力部２４と、巻線Lb1又はLb2より電圧Va又は-Vb
を生成する回路電源２３とよりなり、主スイッチ手段３
が零電圧スイッチングするスイッチング電源装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチング電源に係
り、トランスを励起する主スイッチ手段がほぼ零電圧の
時スイッチするようにした電源装置の構成に関する。

【０００２】

【従来の技術】スイッチング電源は電子機器の小型化に
呼応して数十年前より種々提案され、小型化と同時に変
換効率の向上とノイズ低減の努力が払れてきている。

【０００３】図８は、従来技術を示すもので、これはＣ
Ｑ出版（１９９０年３月発行）のスイッチング・レギュ
レタ設計ノウハウの１２３頁図４−１３に記載されてい
る回路を簡略化して示した図でる。

【０００４】尚、リセット回路６は前記刊行物には具体
的に示されていないが、これはフォワード方式、つまり
トランス５が励磁されている間に二次側に電力を送出す
る方式をとっているので追加図示してある。余談である
が、一旦励磁エネルギを蓄積した後送出する方式をバッ
クワ−ド方式と称し、この場合はリセット回路６は不用
である。

【０００５】図８において、VinとGND1は一次側の直流
の入力電源の入力端の電圧を表し、商用電源を整流した
ものでは１００〜４００ボルトになる。また、VoutとGN
D2は二次側の出力端の出力電圧を表わしている。

【０００６】５はトランスで、一次側に巻線Lp,Lb1,Lr
を、二次側に巻線Lsを有し、各巻線名称はインダクタン
ス値も兼ねて表わされている。尚、巻線上の黒丸は極性
を示している。３はFET(Field Effect Transistor)
で、巻線Lpよりトランス５を励磁する。CdsはFET３の付
加容量も含めたドレイン・ソ−ス間容量である。

【０００７】４は、巻線Lb1の誘起電圧をダイオ−ドD2
とコンデンサ−C1とで整流・平滑した回路電源で系が起
動後に他の回路の電力供給をする。

【０００８】２は補助電源で系を起動させる時に電力供
給するもので、電圧は回路電源４より低くしてあり、系
の起動後はダイオ−ドD1で分離され、起動後の補助電源
２の電力消費は極めて小さくなる。

【０００９】１はコンデンサCtと抵抗Rtとによる時定数
で決まる周波数でFET３のON幅を制御する制御部であ
る。

【００１０】７は二次側の出力部を示し、巻線Lsの誘起
電圧をダイオ−ドD4で整流し、チョ−クコイルLcに電磁
エネルギを蓄積しながらコンデンサ−C2を充電して、巻
線Lsの極性が逆になると、チョ−クコイルLcに蓄積され
たエネルギはダイオ−ドD5を通してコンデンサ−C2に放
出しながら、出力電圧Voutを平滑化する作用を奏する。

【００１１】８は誤差検出器で、出力電圧Voutと基準電
圧と比較してフォト・カプラ１５を介して一次側に誤差
信号を帰還し、制御部１ではこの誤差信号でFET３の通
電幅を変調して二次側の出力電圧を安定化する。

【００１２】追記したリセット回路６は、トランス５の
励磁エネルギをFET３がOFF後にダイオ−ドD3とリセット
巻線Lrによって入力電源に戻す作用をする。この時FET
３のドレイン電圧は巻線LrとLpの巻数が同じ場合2Vinに
クランプされることになる。次に従来技術である図８の
回路動作を図９に示した動作波形を使い説明していく。
図９（ａ）は制御部１の動作を示すもので、制御部１内
ではコンデンサCtと抵抗Rtにより定まる周期一定の鋸歯
波形が生成され、この鋸歯電圧と出力Voutとの比較がな
され、図９（ｂ）に示すように出力Voutに依存してFET
３へのON信号を出力する。これにより二次側に放出する
電力を調整して出力Voutの安定化が図れるわけである。

【００１３】図９（ｃ）はFET３のドレイン・ソ−ス間
電圧波形を、（ｄ）はトランス５の巻線Lpに流れる励磁
電流と巻線Lrに流れるリセット電流との関係を示してお
り、FET３をOFFした瞬間、リセット回路６にリセット電
流が流れて、FET３に接続される巻線Lp端は上記に述べ
たように2Vinに急速にクランプされることになる。リセ
ット回路６にリセット電流が流れなくなると、ドレイン
・ソ−ス間電圧は巻線LpとコンデンサCdsとの共振周波
数で定まる周期でもって振動する電圧波形を描く。この
励磁幅とリセット幅の比は、巻線LpとLrとの巻数比で定
まり一定であり、また動作周波数も一定の為にFET３の
ドレイン電圧の状態に係わらずスイッチングタイミング
が決ってしまう。だからドレイン・ソース間電圧が高い
時、つまりコンデンサCdsが高圧に充電されている時
に、FET３がONすると短絡して無駄に電力消費すること
になる。この消費は入力電圧Vinが商用電源で、動作周
波数が数百KHz程の場合、コンデンサCdsは1000〜3000pF
なので無視出来ない値となる。即ち、二次側への変換効
率が低下する問題が発生するわけである。更には、リン
ギングとスパイクによる大きなノイズ発生の原因とな
り、電磁ノイズ放射と伝導の問題を引き起こす。

【００１４】以上が従来技術によるスイッチング電源の
実施例であるが、上記と同じ刊行物の中にも、もっと簡
単構成もの又は複雑なものと種々開示されているが動作
が部分的に不安定であったり、高価ものになったり一長
一短がある。

【００１５】尚、説明が遅れたが補助電源２はツェナー
ダイオ−ドとトランジスタと抵抗の組合せで簡単に構成
できるが、起動時の制御部１の電力消費が大きいから、
高容量及び高耐圧のものが必要で、電源コスト上昇の要
因となる問題もある。

【００１６】

【発明が解決しようとする課題】本発明はこの様な問題
に鑑みてなされたものであって、その目的とするところ
は、簡単な回路構成で動作安定性を確保して、主スイッ
チのスイッチング動作を適切にして変換効率の向上とノ
イズ等の問題発生を除去したスイチング電源装置を提供
するところにある。

【００１７】

【課題を解決する為の手段】本発明のスイッチング電源
装置は、入力電源（Vin）と、トランス（１９）の一次
巻線と、制御極が前記入力電源（Vin）よりバイアスさ
れた主スイッチ手段（３）とを直列接続し、前記トラン
ス（１９）の二次巻線を介して二次側に電力を送出する
スイッチング電源装置に於いて、前記トランス（１９）
の電力蓄積状態を検知して、前記主スイッチ手段（３）
を導通させる信号を、零電圧スイッチするタイミングで
発生させる検知手段（２２）と、前記トランスの巻線
（Lb1）又は（Lb2）より電圧（Va）又は（-Vb）を生成
する回路電源（２３）と、前記トランス（１９）の二次
巻線より出力直流電圧を生成する出力部（２４）と、前
記巻線（Lb1）に発生する電圧をソースとして、可変抵
抗回路（２１）とコンデンサ（Ct）からなる充電回路を
利用して、前記主スイッチ手段（３）を非導通させる信
号を、零電圧スイッチするタイミングで発生させるタイ
マ回路（２０）より構成されることを請求項１での特徴
とする。

【００１８】また、検知手段（２２）が、回路電源（２
３）の（-Vb）電圧より生成する基準電圧（-Vr）と巻線
（Lb1）の誘起電圧（Ve）とを比較する比較手段（３
０）と、該比較手段（３０）の出力で前記電圧（Va）を
開閉して前記主スイッチ手段（３）を導通させる副スイ
ッチ手段（Tr４）とより構成されることを請求項２での
特徴とする。

【００１９】更に、また、フォワ−ド方式の場合にあっ
ては望ましくは前記二次巻線より整流した後、この二次
巻線のリ−ク・インダクタンスと充分高い共振周波数に
なるコンデンサ−（Cr）を出力部（２４）に配し、出力
電圧誤差信号を可変抵抗手段（２１）に作用させて出力
安定化する帰還ル−プを構成することを請求項３での特
徴とする。

【００２０】

【実施例】図１は本発明に於ける具体的な回路構成を示
す図である。以下の図で、図８と同じ番号又は符号は同
じ意味を有するものとする。図１も従来技術である図８
との対比上フォワ−ド方式で示すが、勿論バックワ−ド
方式でも構わない。

【００２１】トランス１９はトランス５に巻線Lb2を付
加したものである。入力端に電圧Vinが投入されると、
バイアス抵抗Rb1とRb2とによる分割電圧がFET３のゲ−
ト・ソ−ス間の寄生容量Cgsを充電する。Cgsの値はFET
３の電力容量によるが通常1000〜3000pFであり、この値
とによる時定数が系の動作周期より充分大きくなるよう
に抵抗Rb1とRb2の値を選び、起動後はスイッチング動作
に影響を与えない様にする。このバイアス抵抗Rb1とRb2
による電力消費は無視できるものである。本発明は、こ
れらのバイアス抵抗Rb1とRb2のみで起動でき、起動用補
助電源が不要になることも一つの特徴としている。

【００２２】やがて、FET３のゲ−ト電圧がFET３をONす
る閾値に達すると巻線Lpに励磁電流が流れて、各巻線の
黒丸側に＋電圧が発生する。回路電源２３はダイオ−ド
D6とD7、コンデンサ−C3とC4とで電圧Vaと-Vbを生成す
る。タイマ２０は巻線Lb1に接続されている可変抵抗２
１とコンデンサ−Ctとによる時定数で定まる時間後に端
子２０aの出力をLOWとする。すると、FET３のゲ−ト・
ソ−ス間は短絡状態となり、FET３はOFFになり、トラン
ス１９の励磁エネルギはダイオ−ドD3とリセット巻線Lr
とにより入力Vinに帰還される。この帰還状態（以降リ
セットと呼ぶ）では、各巻線はリセット巻線LrがVinに
クランプされていることから、Vinと各巻線比で定まる
負電圧を維持する。

【００２３】このトランスのリセット期間中、巻線Lrと
Lpとの巻数が同じなら図２（ｂ）の様にFET３のドレイ
ン・ソ−ス間電圧(以下、DSVとする)は2Vinとなる。リ
セットが終了するとトランス１９の磁束は零になるの
で、各巻線の誘起電圧は零に向かうことになるが、コン
デンサCdsの2Vinに蓄積した電荷の放電により急には零
にならず、巻線LpとコンデンサCdsの値で定まるの共振
曲線、つまりDSV=Vin(1+COSωt)なる曲線に沿って下降
する。ここにω＝１/√(Cds・Lp)である。この様子を示
すのが図２（ｂ）である。他の巻線も(1+COSωt)の曲線
に関係付けられて零に向かう。

【００２４】ついでながら、FET３のOFF時のDSVの上昇
曲線はDSV=Vin(1-COSωrt)となる。尚、ωr=1/√((1-
K²)・Lp・Cds)で、Kはリセット巻線と一次巻線Lpとの結合
係数である。

【００２５】従って、ωr＞ωとなり、コンデンサCdsの
充電の方が放電より高速となる。ここで、FET３がOFFを
維持すると、詳細は省略するが、DSV＝Vin(1+(COSωt)
・EXP(-αt))となり、最終値はVinとなる。ここに、α
は減衰係数である。

【００２６】リセットが終了すると、巻線Lb1の誘起電
圧Veは-Vaから零に向かう時、検知手段２２はある閾値
（例えば図２（ａ）の-Vr）でDSVがほぼ零であることを
検知してFET３をONさせる。即ち、FET３は零電圧スイッ
チングする。

【００２７】FET３がONすると、再びトランス１９は励
起され各巻線に誘起電圧が発生する。出力部２４もVout
を発生する様になる。巻線Lb1の誘起電圧VeもVaとな
り、再度タイマ２０を動作させる。タイマ２０は出力部
２４からの帰還線２４ａの誤差量により出力タイミング
を変調して、再びFET３をOFFさせる。これを繰り返して
FET３のON/(ON+OFF)時間比を変調して、出力Voutは安定
化される。尚、Voutを安定化しない場合は、帰還線２４
ａを切断するのでタイマ２０は一定となり、系の動作周
波数も一定となる。この場合は、バックワ−ド方式は出
力が定まらないので使用できない。フォワ−ド方式のみ
で、VoutはVinの巻線比で決まる。

【００２８】図１の本発明のスイッチング電源はほぼ零
電圧でスイッチングするので、無駄な消費がなく変換効
率が向上する特徴がある。又、FET３のドレイン電圧は
正弦弧又は余弦弧を描くので、高調波成分は少なくリン
ギングの発生が起こり難くノイズ発生が小さい。

【００２９】次に、タイマ２０の動作を説明する。２０
a、２０b、２０c、２０dはタイマ２０の入出力端子であ
る。トランジスタTr2のベ−ス電圧はリセット中Veが-Va
になってるから、コンデンサCtはダイオ−ドD8とD9によ
りダイオードD8の順方向電圧-Vdにクランプされ、図２
（ｃ）の様に-Vdである。FET３がONすると、図２（ａ）
の様にほぼVe=VaとなりコンデンサCtの充電電圧は図２
（ｃ）の点線の様にVaに向かって上昇する。トランジス
タTr1とTr2のベ−ス・エミッタ間電圧をVdとすると、コ
ンデンサCtの充電電圧が2VdになるとトタンジスタTr1、
Tr2のベ−ス電流が流れ各トランジスタTr1、Tr2は0Nし
て、FET３はゲ−ト・ソ−ス間が短絡されてOFFする。こ
のタイマ２０の動作サイクルで、コンデンサ−Ctの充放
電電流の様子を示すのが図２（ｄ）である。

【００３０】可変抵抗２１の構成は抵抗Rt1と、抵抗Rt2
とトランジスタTr3の等価抵抗Rxとの並列抵抗Ry＝Rt1・
(RT2+Rx)/(Rt1+Rt2+Rx)である。トランジスタTr3の等価
抵抗Rxは、抵抗R2と帰還信号によって可変抵抗となる。
ここに、コンデンサCtの充電電圧Vct＝Va−(Va+Vd)・EX
P(−Ct・Ry・t)であり、tは時間でVct＝2VdとおきFET３
のON時間τを決める。

【００３１】これを解くと、 τ＝Ct・Ry・ln（(Va＋2Vd)/(Va-Vd)）となる。

【００３２】コンデンサ−C5はトランジスタTr3の等価
抵抗Rxが急激に変化しないように幾分平滑にする。

【００３３】ここで、Va>>Vdとすると、VaはVinに比例
するからτはほぼVinに反比例することが数値計算から
わかる。Vaは６〜１６ボルト,Vdは約０．６ボルトであ
る。このことから、励磁電流i＝（Vin/Lp）・τがVinに
よらずほぼ一定となり、トランス１９の鉄損等が増加し
ない特徴がある。

【００３４】尚、普通巻線Lpはフォワ−ド方式では５０
０μH以上で、バックワ−ド方式では１００μH近傍以下
である。これは、バックワ−ド方式は1/2・Lp・i²・fが
二次出力のエネルギとなるからである。fはスイッチン
グ周波数、電流i＝Vin/Lp・tから、1/2・Lp・i²＝1/2・
(Vin・t)²/Lp・fとなり、Lpが小さいと多くエネルギを
送れる。尚又、スイッチング周波数は数十〜数百kHzで
あり、コンデンサCdsと巻線Lpとの制限で零電圧スイッ
チング出来るのはこの程度である。

【００３５】尚、図２で左側が軽負荷時、右側が重負荷
時の動作を示す。以上が図１に示す本発明の動作説明で
ある。

【００３６】次に、検知手段２２の簡単な構成例と動作
を図３、図４を基に説明する。図３は、FET３がONする
ゲ−ト電圧の閾値電圧Vthと電圧Veの状態とを利用した
検出手段２２の回路図である。構成は巻線Lb1とゲ−ト
間にコンデンサ−C6、抵抗R3を直列に設け、ゲ−トとGN
D1間にダイオ−ドD10を配したものである。Veが図４
（ａ）の様に変化すると、リセット期間中コデンサ−C6
は-Vaに充電される。リセットが終わると、Veが-Vaから
零に向かう。FET３のゲ−ト電圧Vgは、コンデンサ−C6
の充電電圧とVeが重畳されて図４（ｂ）の様になる。こ
の重畳電圧が閾値電圧Vthを超えると、FET３がONして正
帰還作用によりVe=Vaとなるから、FET３のゲ−ト電圧は
2Vaとなり、十分FET3をONさせる。抵抗R3は充放電電流
を制限するものである。この検知手段２２を動作させた
場合のDSVの様子を示すのが図４（ｃ）である。図中Ａ
で示す部分は完全零電圧スイッチング動作してないこと
を示す。これは、FET３の閾値電圧Vthが個々にバラツク
ことによって生じる。しかし、入力電圧Vinに比較して
十分小さいので変換効率の低下とノイズ発生の原因とな
す程ではない。

【００３７】図５は、より正確な動作をする検知手段２
２の回路を示すものである、比較器３０を回路電源２３
の電圧Vaと-Vbで動作させ、-Vbを利用してダイオ−ドD1
1と抵抗R5とにより基準電圧-Vrを作り、この基準電圧-V
rとVeを比較する。Ve>-Vrになると、比較器３０はlow出
力になりトランジスタTr4をONさせて、抵抗R4を介してF
ET３のゲ−トにVaを与えてONさせる。抵抗R4はタイマ２
０がVaを短絡するのを防止する。この様な構成にする
と、基準電圧-Vrはダイオ−ドD11の順方向電圧である約
−０・６ボルトであることから、DSVがほぼ零になるタ
イミングで検出でき、零電圧スイッチング動作が得られ
る。この様子を示すのが図２（ａ）である。

【００３８】次に、本発明の図１に示した実施例をフォ
ワ−ド方式で使用する場合の出力部２４の構成を図６と
図７で説明する。Voinは巻線Lsの誘起電圧と等価であ
る。Le＝(1-K²)・Lsは巻線Lsのリ−ク・インダクタンス
であり、このリークインダクタンスLeとダイオ−ドD5に
併設したコンデンサ−Crと部分共振させるものである。
この部分共振を用いることは周知であるが、上述した一
次側の制御との組合せにより効果が発揮できる。即ち、
Voinが図７（ａ）の波形とすると、コンデンサCrの電圧
は図７（ｂ）の様に滑らかになり、チョ−ク・コイルLc
に流れる電流も図７（ｃ）の様に滑らかになるから、更
に高い高調波成分が除去出来て放射ノイズを低減できる
わけである。図７でも、図２と同様に左側が軽負荷時、
右側が重負荷時の場合を示している。

【００３９】以上が本発明の実施例であるが、細部では
種々変形が考えられるものである。

【００４０】

【発明の効果】以上述べた本発明の構成によれば、トラ
ンスを励起する主スイッチ手段がほぼ零電圧になつた時
を検出して、スイッチング動作をするので変換効率の向
上とノイズ発生の除去したスイッチング電源装置を提供
出来る効果は極めて大きい。

【図面の簡単な説明】

【図１】本発明の実施例の具体的な回路構成を示す
図。

【図２】図１の各部の動作波形とタイミングを示す
図。

【図３】本発明に用いる検知手段の構成例を示す図。

【図４】図３の動作を示す図。

【図５】本発明に用いる検知手段の他の構成例を示す
図。

【図６】本発明に用いる出力部の具体的な回路構成例
を示す図。

【図７】図６の各部の動作波形を示す図。

【図８】従来技術の回路構成例を示す図。

【図９】図８の各部の動作波形を示す図。

【符号の説明】

１…制御部２…補助電源３…FET(Field Effect Transistor) ４、２３…回路電源５、１９…トランス６…トランスのリセット回路７、２４…出力部８…誤差検出器１５…フォトカプラ２０…タイマ２１…可変抵抗２２…検知手段３０…比較器 Tr1、Tr2、Tr3、Tr4、…トランジスタ D1、D2、D3、D4、D5、D6、D8、D9、D10、D11…ダイオ−
ド C1、C2、C3、C4、C5、Ct、Cds、Cgs…コンデンサ− R1、R2、R3、R4、R5、Rt、Rt1、Rt2…抵抗 Vin、Vout…入力電源、出力 GND1、GND2…一次側と二次側の接地 Lp、Ls、Lr、Lb1、Lb2…トランスの巻線名

Claims

【特許請求の範囲】

【請求項１】入力電源（Vin）と、トランス（１９）
の一次巻線と、制御極が前記入力電源（Vin）よりバイ
アスされた主スイッチ手段（３）とを直列接続し、前記
トランス（１９）の二次巻線を介して二次側に電力を送
出するスイッチング電源装置に於いて、前記トランス（１９）の電力蓄積状態を検知して、前記
主スイッチ手段（３）を導通させる信号を、零電圧スイ
ッチするタイミングで発生させる検知手段（２２）と、前記トランスの巻線（Lb1）又は（Lb2）より電圧（Va）
又は（-Vb）を生成する回路電源（２３）と、前記トランス（１９）の二次巻線より出力直流電圧を生
成する出力部（２４）と、前記巻線（Lb1）に発生する電圧をソースとして、可変
抵抗回路（２１）とコンデンサ（Ct）からなる充電回路
を利用して、前記主スイッチ手段（３）を非導通させる
信号を、零電圧スイッチするタイミングで発生させるタ
イマ回路（２０）より構成されることを特徴とするスイ
ッチング電源装置。
【請求項２】検知手段（２２）が、回路電源（２３）
の（-Vb）電圧より生成する基準電圧（-Vr）と巻線（Lb
1）の誘起電圧（Ve）とを比較する比較手段（３０）
と、該比較手段（３０）の出力で前記電圧（Va）を開閉
して前記主スイッチ手段（３）を導通させる副スイッチ
手段（Tr４）とより構成されることを特徴とする請求項
１記載のスイッチング電源装置。
【請求項３】フォワ−ド方式の場合にあっては望まし
くは前記二次巻線より整流した後、この二次巻線のリ−
ク・インダクタンスと充分高い共振周波数になるコンデ
ンサ−（Cr）を出力部（２４）に配し、出力電圧誤差信
号を可変抵抗手段（２１）に作用させて出力安定化する
帰還ル−プを構成する請求項１及び請求項２記載のスイ
ッチング電源装置。