JP3081055B2 - 一石電圧共振コンバータ - Google Patents
一石電圧共振コンバータInfo
- Publication number
- JP3081055B2 JP3081055B2 JP04076416A JP7641692A JP3081055B2 JP 3081055 B2 JP3081055 B2 JP 3081055B2 JP 04076416 A JP04076416 A JP 04076416A JP 7641692 A JP7641692 A JP 7641692A JP 3081055 B2 JP3081055 B2 JP 3081055B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- semiconductor switching
- circuit
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】 本発明は、直流電源電圧を半導
体スイッチング素子でオン、オフすることによって、共
振回路要素を有するトランスの出力巻線に交流電圧を発
生させ、この交流電圧を整流、平滑して所定の電圧を得
る一石電圧共振コンバータに関するものである。このコ
ンバータは、高効率が得られるので、例えば、バッテリ
４８Ｖを入力とし、進行波管のコレクタ電圧を得るポー
タブル形の衛星通信用電源に最適である。
体スイッチング素子でオン、オフすることによって、共
振回路要素を有するトランスの出力巻線に交流電圧を発
生させ、この交流電圧を整流、平滑して所定の電圧を得
る一石電圧共振コンバータに関するものである。このコ
ンバータは、高効率が得られるので、例えば、バッテリ
４８Ｖを入力とし、進行波管のコレクタ電圧を得るポー
タブル形の衛星通信用電源に最適である。
【０００２】
【従来の技術】 直流電源電圧を半導体スイッチング素
子でオン、オフすることによって、共振回路要素を有す
るトランスの出力巻線に交流電圧を発生させ、この交流
電圧を整流、平滑して所定の電圧を得る共振コンバータ
としては、一石電圧共振形コンバータが知られている。
子でオン、オフすることによって、共振回路要素を有す
るトランスの出力巻線に交流電圧を発生させ、この交流
電圧を整流、平滑して所定の電圧を得る共振コンバータ
としては、一石電圧共振形コンバータが知られている。
【０００３】 この従来の一石電圧共振形コンバータ
は、共振動作によって半導体スイッチング素子であるＭ
ＯＳＦＥＴのターンオン、ターンオフロスを減らし、効
率を向上させている。
は、共振動作によって半導体スイッチング素子であるＭ
ＯＳＦＥＴのターンオン、ターンオフロスを減らし、効
率を向上させている。
【０００４】
【発明が解決しようとする課題】 しかし、上記従来例
においては、他励式であるので、ＭＯＳＦＥＴのドレイ
ン電圧の零点を検出してそのターンオンのタイミングを
とらねばならず、したがって、共振モードで動作させる
ための制御回路が複雑になるという問題がある。
においては、他励式であるので、ＭＯＳＦＥＴのドレイ
ン電圧の零点を検出してそのターンオンのタイミングを
とらねばならず、したがって、共振モードで動作させる
ための制御回路が複雑になるという問題がある。
【０００５】 本発明は、簡単な制御回路によって、Ｆ
ＥＴ等の半導体スイッチング素子のスイッチングロスを
減らすことができる自励式の一石電圧共振コンバータを
提供することを目的とするものである。
ＥＴ等の半導体スイッチング素子のスイッチングロスを
減らすことができる自励式の一石電圧共振コンバータを
提供することを目的とするものである。
【０００６】
【課題を解決するための手段】 本発明は、直流電源
と、トランスの励磁インダクタンスと共振する共振コン
デンサと、上記トランスの入力巻線と直列に接続された
半導体スイッチング素子と、整流・平滑回路とを有し、
上記半導体スイッチング素子をオン、オフすることによ
って、上記トランスの出力巻線に交流電圧を発生させ、
この交流電圧を整流、平滑して所定の電圧を得る共振コ
ンバータにおいて、上記トランスは駆動巻線を有し、上
記駆動巻線と上記半導体スイッチング素子の制御電極と
の間に所定の時定数回路を設け、この時定数回路は、上
記半導体スイッチング素子の内部のダイオード成分又は
上記半導体スイッチング素子に並列接続されたダイオー
ドが導通してその両端電圧がほぼ零になるタイミングで
上記半導体スイッチング素子をオンさせるものであり、
また上記駆動巻線と上記時定数回路との間に上記半導体
スイッチング素子をオフさせるための駆動回路を接続し
たものである。
と、トランスの励磁インダクタンスと共振する共振コン
デンサと、上記トランスの入力巻線と直列に接続された
半導体スイッチング素子と、整流・平滑回路とを有し、
上記半導体スイッチング素子をオン、オフすることによ
って、上記トランスの出力巻線に交流電圧を発生させ、
この交流電圧を整流、平滑して所定の電圧を得る共振コ
ンバータにおいて、上記トランスは駆動巻線を有し、上
記駆動巻線と上記半導体スイッチング素子の制御電極と
の間に所定の時定数回路を設け、この時定数回路は、上
記半導体スイッチング素子の内部のダイオード成分又は
上記半導体スイッチング素子に並列接続されたダイオー
ドが導通してその両端電圧がほぼ零になるタイミングで
上記半導体スイッチング素子をオンさせるものであり、
また上記駆動巻線と上記時定数回路との間に上記半導体
スイッチング素子をオフさせるための駆動回路を接続し
たものである。
【０００７】
【実施例】 図１は、本発明の一実施例を示す回路図で
ある。
ある。
【０００８】 この実施例は、直流電源Ｅ１と、１次巻
線Ｎ１と２次巻線Ｎ２と駆動巻線Ｎ３とを有するトラン
スＴと、トランスＴの励磁インダクタンスと共振する共
振コンデンサＣ１と、この共振コンデンサＣ１と並列に
接続された半導体スイッチング素子としてのＦＥＴ１と
を有する。
線Ｎ１と２次巻線Ｎ２と駆動巻線Ｎ３とを有するトラン
スＴと、トランスＴの励磁インダクタンスと共振する共
振コンデンサＣ１と、この共振コンデンサＣ１と並列に
接続された半導体スイッチング素子としてのＦＥＴ１と
を有する。
【０００９】 また、起動回路１０は、直流電源Ｅ１の
投入時に、電源Ｅ１の電圧Ｅが所定値に達したときにＦ
ＥＴ１を起動させる回路であり、トランジスタＴ２、Ｔ
３を有し、直流電源Ｅ１の投入時にその電圧Ｅが所定値
に達していないときにトランジスタＴ３がオフし、トラ
ンジスタＴ２がオンするように設定されている。
投入時に、電源Ｅ１の電圧Ｅが所定値に達したときにＦ
ＥＴ１を起動させる回路であり、トランジスタＴ２、Ｔ
３を有し、直流電源Ｅ１の投入時にその電圧Ｅが所定値
に達していないときにトランジスタＴ３がオフし、トラ
ンジスタＴ２がオンするように設定されている。
【００１０】 ピーク電流検出回路２０は、ＦＥＴ１が
オンしているときにＦＥＴ１に流れる電流のピーク値を
検出する回路であり、ＦＥＴ１と直列に接続された電流
検出抵抗Ｒ９と、抵抗Ｒ１０とコンデンサＣ３とで構成
される時定数回路とを有する。この時定数回路は、いわ
ゆるヒゲ等のノイズ成分を除去するものである。なお、
ピーク電流検出回路２０の代りに変流器を使用してもよ
い。
オンしているときにＦＥＴ１に流れる電流のピーク値を
検出する回路であり、ＦＥＴ１と直列に接続された電流
検出抵抗Ｒ９と、抵抗Ｒ１０とコンデンサＣ３とで構成
される時定数回路とを有する。この時定数回路は、いわ
ゆるヒゲ等のノイズ成分を除去するものである。なお、
ピーク電流検出回路２０の代りに変流器を使用してもよ
い。
【００１１】 駆動回路３０は、検出された上記ピーク
電流の値が所定値に達したときにＦＥＴ１をオフさせる
回路であり、等価的にサイリスタと同一に接続されたＰ
ＮＰトランジスタＴ４とＮＰＮトランジスタＴ５と抵抗
Ｒ７、Ｒ８とを有する。
電流の値が所定値に達したときにＦＥＴ１をオフさせる
回路であり、等価的にサイリスタと同一に接続されたＰ
ＮＰトランジスタＴ４とＮＰＮトランジスタＴ５と抵抗
Ｒ７、Ｒ８とを有する。
【００１２】 出力電圧の誤差検出回路４０は、倍電圧
整流回路５０によって整流、平滑された直流電圧（出力
電圧）を基準電圧源Ｅ２の電圧と比較して出力電圧の誤
差電圧を検出し、この検出された誤差をバイアスとして
駆動回路３０に与える回路であり、出力電圧を分割する
抵抗Ｒ１１、Ｒ１２と、基準電圧源Ｅ２と、差動増幅器
ＡＭＰとを有する。差動増幅器ＡＭＰは、抵抗Ｒ１１、
Ｒ１２による分圧値と基準電圧源Ｅ２の値との差（出力
電圧の誤差）を出力する増幅器である。
整流回路５０によって整流、平滑された直流電圧（出力
電圧）を基準電圧源Ｅ２の電圧と比較して出力電圧の誤
差電圧を検出し、この検出された誤差をバイアスとして
駆動回路３０に与える回路であり、出力電圧を分割する
抵抗Ｒ１１、Ｒ１２と、基準電圧源Ｅ２と、差動増幅器
ＡＭＰとを有する。差動増幅器ＡＭＰは、抵抗Ｒ１１、
Ｒ１２による分圧値と基準電圧源Ｅ２の値との差（出力
電圧の誤差）を出力する増幅器である。
【００１３】 さらに、時定数回路６０は、トランスＴ
の駆動巻線Ｎ３とＦＥＴ１のゲートとの間に設けられ、
抵抗ＲｇとＦＥＴ１のゲート入力容量Ｃｇとで構成さ
れ、ＦＥＴ１のドレイン電圧（両端電圧）が零のタイミ
ングで、そのＦＥＴ１をオンさせるように設定されてい
る。実際には、時定数回路６０は、抵抗Ｒｇとゲート入
力容量Ｃｇとの他に、直流カット用のコンデンサＣ２と
で構成されている。なお、ゲート入力容量Ｃｇと並列に
接続されているツェナーダイオードＺＤは、駆動巻線Ｎ
３に発生した逆電流を放電させるループを形成すると共
に、ＦＥＴ１のゲートを保護するものである。駆動巻線
Ｎ３に発生した逆電流を放電させるためだけならば、ツ
ェナーダイオードＺＤの代わりに、通常のダイオードを
使用してもよい。
の駆動巻線Ｎ３とＦＥＴ１のゲートとの間に設けられ、
抵抗ＲｇとＦＥＴ１のゲート入力容量Ｃｇとで構成さ
れ、ＦＥＴ１のドレイン電圧（両端電圧）が零のタイミ
ングで、そのＦＥＴ１をオンさせるように設定されてい
る。実際には、時定数回路６０は、抵抗Ｒｇとゲート入
力容量Ｃｇとの他に、直流カット用のコンデンサＣ２と
で構成されている。なお、ゲート入力容量Ｃｇと並列に
接続されているツェナーダイオードＺＤは、駆動巻線Ｎ
３に発生した逆電流を放電させるループを形成すると共
に、ＦＥＴ１のゲートを保護するものである。駆動巻線
Ｎ３に発生した逆電流を放電させるためだけならば、ツ
ェナーダイオードＺＤの代わりに、通常のダイオードを
使用してもよい。
【００１４】 また、ＦＥＴ１はその内部にダイオード
成分を有しているので、ＦＥＴ１と並列にダイオードを
接続する必要はないが、内部にダイオード成分を有しな
い半導体スイッチング素子（トランジスタ、静電誘導ト
ランジスタ等の素子）を使用する場合には、その半導体
スイッチング素子と並列にダイオードを接続する必要が
ある。
成分を有しているので、ＦＥＴ１と並列にダイオードを
接続する必要はないが、内部にダイオード成分を有しな
い半導体スイッチング素子（トランジスタ、静電誘導ト
ランジスタ等の素子）を使用する場合には、その半導体
スイッチング素子と並列にダイオードを接続する必要が
ある。
【００１５】 さらに、上記実施例においては、Ｖｏ＞
ｎ・２・Ｅになるように、トランスＴの２次巻数と１次
巻数との比である巻数比ｎを設定してある。なお、Ｖｏ
は出力電圧を示し、Ｅは電源Ｅ１の電圧を示している。
ｎ・２・Ｅになるように、トランスＴの２次巻数と１次
巻数との比である巻数比ｎを設定してある。なお、Ｖｏ
は出力電圧を示し、Ｅは電源Ｅ１の電圧を示している。
【００１６】 次に、上記実施例の動作について説明す
る。
る。
【００１７】 図２は、上記実施例におけるタイムチャ
ートである。
ートである。
【００１８】 まず、起動時に、電源Ｅ１の電圧が低い
場合には、トランジスタＴ３がオフし、トランジスタＴ
２がオンし、ＦＥＴ１がオフしている。この状態から電
源Ｅ１の電圧が次第に上昇し、所定の値に達すると、ト
ランジスタＴ３がオンし、トランジスタＴ２がオフし、
起動抵抗Ｒ１を介してＦＥＴ１のゲートが充電され、Ｆ
ＥＴ１がオンし始める。なお、抵抗Ｒ５は、トランジス
タＴ２のコレクタからトランジスタＴ３のベースに正帰
還をかけて、オン、オフ動作を高速化するための抵抗で
ある。
場合には、トランジスタＴ３がオフし、トランジスタＴ
２がオンし、ＦＥＴ１がオフしている。この状態から電
源Ｅ１の電圧が次第に上昇し、所定の値に達すると、ト
ランジスタＴ３がオンし、トランジスタＴ２がオフし、
起動抵抗Ｒ１を介してＦＥＴ１のゲートが充電され、Ｆ
ＥＴ１がオンし始める。なお、抵抗Ｒ５は、トランジス
タＴ２のコレクタからトランジスタＴ３のベースに正帰
還をかけて、オン、オフ動作を高速化するための抵抗で
ある。
【００１９】 ＦＥＴ１がオンし始めると、１次巻線Ｎ
１の黒点側を＋として電源Ｅ１の電圧が１次側巻線Ｎ１
に印加され、駆動巻線Ｎ３にも黒点側を＋とする電圧が
発生し、コンデンサＣ２、抵抗Ｒｇを介してＦＥＴ１の
ゲートに正帰還がかかり、ＦＥＴ１が完全にオンする。
このときにＦＥＴ１を流れる電流は、０からほぼ直線的
に上昇する。ＦＥＴ１がオンしている間（ｔ０−ｔ１の
間）、２次側巻線Ｎ２には黒点を＋としてほぼｎＥの電
圧が発生し、図示の極性でコンデンサＣ４をｎＥに充電
する。同時に、１次側巻線Ｎ１の励磁インダクタンスに
磁気エネルギーが蓄えられる。このＦＥＴ１の電流は、
電流検出抵抗Ｒ９で検出され、この電流が増加すると、
抵抗Ｒ１０を介してトランジスタＴ５のベースに流れる
電流が増加し、トランジスタＴ５がオンする。
１の黒点側を＋として電源Ｅ１の電圧が１次側巻線Ｎ１
に印加され、駆動巻線Ｎ３にも黒点側を＋とする電圧が
発生し、コンデンサＣ２、抵抗Ｒｇを介してＦＥＴ１の
ゲートに正帰還がかかり、ＦＥＴ１が完全にオンする。
このときにＦＥＴ１を流れる電流は、０からほぼ直線的
に上昇する。ＦＥＴ１がオンしている間（ｔ０−ｔ１の
間）、２次側巻線Ｎ２には黒点を＋としてほぼｎＥの電
圧が発生し、図示の極性でコンデンサＣ４をｎＥに充電
する。同時に、１次側巻線Ｎ１の励磁インダクタンスに
磁気エネルギーが蓄えられる。このＦＥＴ１の電流は、
電流検出抵抗Ｒ９で検出され、この電流が増加すると、
抵抗Ｒ１０を介してトランジスタＴ５のベースに流れる
電流が増加し、トランジスタＴ５がオンする。
【００２０】 トランジスタＴ５がオンすると、トラン
ジスタＴ４もオンし、トランジスタＴ５、Ｔ４が互いに
オン状態を保持して、ＦＥＴ１のゲート電荷を放電し、
ＦＥＴ１が高速でターンオフする。ＦＥＴ１がオフする
と、駆動巻線Ｎ３の電圧が反転するので、コンデンサＣ
２、抵抗Ｒｇ、Ｒ９を介して、トランジスタＴ５、Ｔ４
に逆バイアスがかかり、トランジスタＴ５、Ｔ４がオフ
し、ＦＥＴ１の次のターンオンに備える。
ジスタＴ４もオンし、トランジスタＴ５、Ｔ４が互いに
オン状態を保持して、ＦＥＴ１のゲート電荷を放電し、
ＦＥＴ１が高速でターンオフする。ＦＥＴ１がオフする
と、駆動巻線Ｎ３の電圧が反転するので、コンデンサＣ
２、抵抗Ｒｇ、Ｒ９を介して、トランジスタＴ５、Ｔ４
に逆バイアスがかかり、トランジスタＴ５、Ｔ４がオフ
し、ＦＥＴ１の次のターンオンに備える。
【００２１】 ＦＥＴ１がオフすると、１次側巻線Ｎ１
の励磁インダクタンスとコンデンサＣ１とが共振し、１
次側巻線Ｎ１、２次側巻線Ｎ２、駆動巻線Ｎ３の各電圧
が非黒点を正として上昇し、２次側巻線Ｎ２の電圧とコ
ンデンサＣ４の電圧との和が出力電圧Ｖ０を越えると、
ダイオードＤ２がオンし、出力電流を供給する。したが
って、このときの２次側巻線Ｎ２の電圧はＶ０−ｎ・
Ｅ、１次側巻線Ｎ１の電圧は（Ｖｏ／ｎ）−Ｅであり、
ＦＥＴ１のドレイン電圧は、電源Ｅ１の電圧Ｅと１次側
巻線Ｎ１の電圧との和であるから、Ｖｏ／ｎである。
の励磁インダクタンスとコンデンサＣ１とが共振し、１
次側巻線Ｎ１、２次側巻線Ｎ２、駆動巻線Ｎ３の各電圧
が非黒点を正として上昇し、２次側巻線Ｎ２の電圧とコ
ンデンサＣ４の電圧との和が出力電圧Ｖ０を越えると、
ダイオードＤ２がオンし、出力電流を供給する。したが
って、このときの２次側巻線Ｎ２の電圧はＶ０−ｎ・
Ｅ、１次側巻線Ｎ１の電圧は（Ｖｏ／ｎ）−Ｅであり、
ＦＥＴ１のドレイン電圧は、電源Ｅ１の電圧Ｅと１次側
巻線Ｎ１の電圧との和であるから、Ｖｏ／ｎである。
【００２２】 １次側巻線Ｎ１の励磁インダクタンスの
エネルギーが負荷側に移り、ダイオードＤ２がオフする
と、１次側巻線Ｎ１の電圧は零方向に変化する。１次側
巻線Ｎ１の共振電圧が、黒点側を＋として電源Ｅ１の電
圧Ｅと等しくなったときに、ＦＥＴ１のドレイン電圧が
零になる。また、時定数回路６０は、上記のようにＦＥ
Ｔ１のドレイン電圧が零になるタイミングでＦＥＴ１に
ゲート電圧を与え、したがって、ＦＥＴ１のドレイン電
圧が零になった後にＦＥＴ１がターンオンする。このよ
うに、ＦＥＴ１のドレイン電圧が零になるタイミングで
ＦＥＴ１がターンオンするので、理論的には、ＦＥＴ１
のターンオンロスが生じない。
エネルギーが負荷側に移り、ダイオードＤ２がオフする
と、１次側巻線Ｎ１の電圧は零方向に変化する。１次側
巻線Ｎ１の共振電圧が、黒点側を＋として電源Ｅ１の電
圧Ｅと等しくなったときに、ＦＥＴ１のドレイン電圧が
零になる。また、時定数回路６０は、上記のようにＦＥ
Ｔ１のドレイン電圧が零になるタイミングでＦＥＴ１に
ゲート電圧を与え、したがって、ＦＥＴ１のドレイン電
圧が零になった後にＦＥＴ１がターンオンする。このよ
うに、ＦＥＴ１のドレイン電圧が零になるタイミングで
ＦＥＴ１がターンオンするので、理論的には、ＦＥＴ１
のターンオンロスが生じない。
【００２３】 また、時刻ｔ２で、１次側巻線Ｎ１の電
圧が電源Ｅ１の電圧Ｅよりも大きくなり、このときに、
ＦＥＴ１の電圧は負になる筈であるが、ＦＥＴ１内にダ
イオード成分が存在するので、ＦＥＴ１の電圧がほぼ０
Ｖ（ダイオードの順電圧分−０．６Ｖ）になる。このよ
うにＦＥＴ１の電圧がほぼ０Ｖであるときに、ＦＥＴ１
のゲート電圧がその閾値を越えるように、時定数回路６
０の時定数を設定すれば、ターンオン損失が無い共振動
作が行なわれる。なお、図２において、ＦＥＴ１の電流
のうちで負の成分は、ＦＥＴ１内のダイオードに流れる
電流を示したものである。
圧が電源Ｅ１の電圧Ｅよりも大きくなり、このときに、
ＦＥＴ１の電圧は負になる筈であるが、ＦＥＴ１内にダ
イオード成分が存在するので、ＦＥＴ１の電圧がほぼ０
Ｖ（ダイオードの順電圧分−０．６Ｖ）になる。このよ
うにＦＥＴ１の電圧がほぼ０Ｖであるときに、ＦＥＴ１
のゲート電圧がその閾値を越えるように、時定数回路６
０の時定数を設定すれば、ターンオン損失が無い共振動
作が行なわれる。なお、図２において、ＦＥＴ１の電流
のうちで負の成分は、ＦＥＴ１内のダイオードに流れる
電流を示したものである。
【００２４】 ところで、負荷７０の変化に応じて出力
電圧も変化し、この出力電圧の変化を誤差として誤差検
出回路４０が出力し、駆動回路３０のトランジスタＴ５
にバイアス電流を流す。つまり、出力電圧が設定値より
も高くなれば、その高くなった分に応じてバイアス電流
が多くなり、トランジスタＴ５、Ｔ４がオンするタイミ
ングが早くなり、ＦＥＴ１がターンオフするタイミング
も早くなる。したがって、ＦＥＴ１のオン時間が短くな
り、出力電圧が低下する方向に制御される。これとは逆
に、出力電圧が設定値よりも低くなれば、その低くなっ
た分に応じてバイアス電流が少なくなり、トランジスタ
Ｔ５、Ｔ４がオンするタイミングが遅くなり、ＦＥＴ１
がターンオフするタイミングも遅くなる。したがって、
ＦＥＴ１のオン時間が長くなり、出力電圧が上昇する方
向に制御される。このようにして、出力電圧の値が設定
値に自動制御される。
電圧も変化し、この出力電圧の変化を誤差として誤差検
出回路４０が出力し、駆動回路３０のトランジスタＴ５
にバイアス電流を流す。つまり、出力電圧が設定値より
も高くなれば、その高くなった分に応じてバイアス電流
が多くなり、トランジスタＴ５、Ｔ４がオンするタイミ
ングが早くなり、ＦＥＴ１がターンオフするタイミング
も早くなる。したがって、ＦＥＴ１のオン時間が短くな
り、出力電圧が低下する方向に制御される。これとは逆
に、出力電圧が設定値よりも低くなれば、その低くなっ
た分に応じてバイアス電流が少なくなり、トランジスタ
Ｔ５、Ｔ４がオンするタイミングが遅くなり、ＦＥＴ１
がターンオフするタイミングも遅くなる。したがって、
ＦＥＴ１のオン時間が長くなり、出力電圧が上昇する方
向に制御される。このようにして、出力電圧の値が設定
値に自動制御される。
【００２５】 なお、出力電圧の設定値を高くするに
は、誤差検出回路４０内の基準電源Ｅ２の電圧値を大き
くすればよい。逆に、出力電圧の設定値を低くするに
は、基準電源Ｅ２の電圧値を小さくすればよい。
は、誤差検出回路４０内の基準電源Ｅ２の電圧値を大き
くすればよい。逆に、出力電圧の設定値を低くするに
は、基準電源Ｅ２の電圧値を小さくすればよい。
【００２６】 なお、倍電圧整流回路の段数がｍである
場合には、Ｖｏ＞ｎ・ｍ・２・Ｅになるように、巻数比
ｎを設定すれば共振モードが保証される。また、倍電圧
整流回路５０の代りに、半波整流回路、両波整流回路を
使用してもよい。半波整流回路を使用した場合には、Ｖ
ｏ＞ｎ・Ｅになるように、巻数比ｎを設定すればよく、
両波整流回路を使用した場合には、Ｖｏ＞２・ｎ・Ｅに
なるように、巻数比ｎを設定すればよい（Ｖｏは出力電
圧であり、Ｅは直流電源Ｅ１の電圧である）。実際の電
源では、電源電圧変動があるので、最低入力電圧を、電
源Ｅ１の電圧Ｅに選択する必要がある。
場合には、Ｖｏ＞ｎ・ｍ・２・Ｅになるように、巻数比
ｎを設定すれば共振モードが保証される。また、倍電圧
整流回路５０の代りに、半波整流回路、両波整流回路を
使用してもよい。半波整流回路を使用した場合には、Ｖ
ｏ＞ｎ・Ｅになるように、巻数比ｎを設定すればよく、
両波整流回路を使用した場合には、Ｖｏ＞２・ｎ・Ｅに
なるように、巻数比ｎを設定すればよい（Ｖｏは出力電
圧であり、Ｅは直流電源Ｅ１の電圧である）。実際の電
源では、電源電圧変動があるので、最低入力電圧を、電
源Ｅ１の電圧Ｅに選択する必要がある。
【００２７】 また、上記実施例では共振コンデンサＣ
１をＦＥＴ１に並列接続しているが、コンデンサＣ１を
設ける代わりに、図１に破線で示すように、１次側巻線
Ｎ１と並列にコンデンサＣ１ａを接続するようにして
も、原理的には同一である。
１をＦＥＴ１に並列接続しているが、コンデンサＣ１を
設ける代わりに、図１に破線で示すように、１次側巻線
Ｎ１と並列にコンデンサＣ１ａを接続するようにして
も、原理的には同一である。
【００２８】
【発明の効果】 本発明によれば、共振コンバータにお
いて、ＦＥＴ等の半導体スイッチング素子のターンオン
ロスを低下させる場合、共振モードで動作させるための
制御回路を簡単にすることができるという効果を奏す
る。
いて、ＦＥＴ等の半導体スイッチング素子のターンオン
ロスを低下させる場合、共振モードで動作させるための
制御回路を簡単にすることができるという効果を奏す
る。
【図１】 本発明の一実施例を示す回路図である。
【図２】 上記実施例におけるタイムチャートである。
Ｃ１・・・共振用コンデンサ Ｔ・・・トランス Ｅ１・・・直流電源 １・・・ＦＥＴ １０・・起動回路 ２０・・ピーク電流検出回路 ３０・・駆動回路 ４０・・出力電圧の誤差検出回路 ５０・・倍電圧整流回路 ６０・・時定数回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 3/338
Claims (1)
- 【請求項１】 直流電源と、トランスの励磁インダクタ
ンスと共振する共振コンデンサと、上記トランスの入力
巻線と直列に接続された半導体スイッチング素子と、整
流・平滑回路とを有し、上記半導体スイッチング素子を
オン、オフすることによって、上記トランスの出力巻線
に交流電圧を発生させ、この交流電圧を整流、平滑して
所定の電圧を得る共振コンバータにおいて、 上記トランスは駆動巻線を有し、上記駆動巻線と上記半
導体スイッチング素子の制御電極との間に所定の時定数
回路を設け、この時定数回路は、上記半導体スイッチン
グ素子の内部のダイオード成分又は上記半導体スイッチ
ング素子に並列接続されたダイオードが導通してその両
端電圧がほぼ零になるタイミングで上記半導体スイッチ
ング素子をオンさせるものであり、また上記駆動巻線と
上記時定数回路との間に上記半導体スイッチング素子を
オフさせるための駆動回路を接続したことを特徴とする
一石電圧共振コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04076416A JP3081055B2 (ja) | 1991-03-01 | 1992-02-27 | 一石電圧共振コンバータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5968291 | 1991-03-01 | ||
| JP3-59682 | 1991-03-01 | ||
| JP04076416A JP3081055B2 (ja) | 1991-03-01 | 1992-02-27 | 一石電圧共振コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122932A JPH05122932A (ja) | 1993-05-18 |
| JP3081055B2 true JP3081055B2 (ja) | 2000-08-28 |
Family
ID=26400755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04076416A Expired - Lifetime JP3081055B2 (ja) | 1991-03-01 | 1992-02-27 | 一石電圧共振コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081055B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5099636B2 (ja) * | 2008-03-19 | 2012-12-19 | 株式会社ネットコムセック | 電流測定装置、電圧測定装置及びそれを備えた電源装置 |
-
1992
- 1992-02-27 JP JP04076416A patent/JP3081055B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05122932A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| US7894212B2 (en) | Switching power supply device | |
| US6639811B2 (en) | Switching power supply unit | |
| US6567285B2 (en) | Switching power supply unit | |
| JP2961897B2 (ja) | スイッチング電源装置 | |
| JPH09163736A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US20060062024A1 (en) | Switching power supply | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| JP2001298950A (ja) | スイッチング電源装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| US6590790B2 (en) | Switching power supply device | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JP3081055B2 (ja) | 一石電圧共振コンバータ | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP3254688B2 (ja) | 電磁誘導式非接触電力伝送装置 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JPH04322162A (ja) | 電圧共振コンバータ | |
| EP0827264A2 (en) | Switching power supply apparatus | |
| JP2002136122A (ja) | スイッチング電源装置 | |
| US20240275275A1 (en) | Resonant ahb flyback power converter and switching control circuit thereof | |
| JPH0357708B2 (ja) | ||
| JPS642543Y2 (ja) | ||
| JP2003244952A (ja) | 同期整流型フォワードコンバータ | |
| JP2856087B2 (ja) | スイッチング電源 | |
| JP3378509B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |