JPH06295876A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06295876A JPH06295876A JP5219207A JP21920793A JPH06295876A JP H06295876 A JPH06295876 A JP H06295876A JP 5219207 A JP5219207 A JP 5219207A JP 21920793 A JP21920793 A JP 21920793A JP H06295876 A JPH06295876 A JP H06295876A
- Authority
- JP
- Japan
- Prior art keywords
- core
- layer
- opening
- etch
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 128
- 238000005530 etching Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 239000003989 dielectric material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000007787 solid Substances 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 161
- 239000011162 core material Substances 0.000 description 146
- 238000009792 diffusion process Methods 0.000 description 40
- 150000004767 nitrides Chemical class 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 16
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical group 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 235000011430 Malus pumila Nutrition 0.000 description 1
- 244000070406 Malus silvestris Species 0.000 description 1
- 235000015103 Malus silvestris Nutrition 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/943—Movable
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 除去可能な芯部(110)を使って、無境界接点
(130,170,172)を形成する半導体製造の方法。 【構成】 プロセスは基板(24)に形成されたゲートスタ
ック(40)を保護するために設計された障壁層(100)の上
に芯部を付着する方法である。芯部は、障壁層よりも速
い速度でエッチングする物質よりなり、エッチングが障
壁層で止まるようにして、芯部に開口部が形成される。
芯部に形成した第１の開口部(120)に接点(130)を付着さ
せた後、第２の開口部(140)が形成され、第２のコンタ
クト(170)がそこに付着される。その後、芯部が除去さ
れ、固形の誘電物質(180)の層でとって替わられる。
(130,170,172)を形成する半導体製造の方法。 【構成】 プロセスは基板(24)に形成されたゲートスタ
ック(40)を保護するために設計された障壁層(100)の上
に芯部を付着する方法である。芯部は、障壁層よりも速
い速度でエッチングする物質よりなり、エッチングが障
壁層で止まるようにして、芯部に開口部が形成される。
芯部に形成した第１の開口部(120)に接点(130)を付着さ
せた後、第２の開口部(140)が形成され、第２のコンタ
クト(170)がそこに付着される。その後、芯部が除去さ
れ、固形の誘電物質(180)の層でとって替わられる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスに於い
て無境界接点を作る技術、特に除去可能な芯部を使うこ
とによる無境界接点を形成する方法に関するものであ
る。
て無境界接点を作る技術、特に除去可能な芯部を使うこ
とによる無境界接点を形成する方法に関するものであ
る。
【０００２】
【従来の技術】過去の技術では、集積回路の製造におい
て、多結晶質シリコンと金属構造及び拡散域に対する接
点は、接点が形成される領域のまわりに一定のふちどり
即ち境界を作ったうえに形成する設計をしてきた。接点
のまわりの境界が使われるのは主に、最悪の条件の時で
も、接点の開口部が、接点が作られる構造物乃至領域を
越えて広がらないようにするためである。境界が使われ
ないと、プロセスの通常の変化によって、接点がある部
分本来の構造物及び領域につくこともあるし、また、あ
る部分隣接する構造物や領域につくことも防げず、本来
意図しない接点が形成されてしまう。このようなことが
起こるとエツチングされ過ぎ、そのフイールド酸化物が
消費され、金属から基板へのリークの経路が作られてし
まうことがある。フイールド酸化物を消費することはシ
リコン基板をエッチングし過ぎることにつながる。
て、多結晶質シリコンと金属構造及び拡散域に対する接
点は、接点が形成される領域のまわりに一定のふちどり
即ち境界を作ったうえに形成する設計をしてきた。接点
のまわりの境界が使われるのは主に、最悪の条件の時で
も、接点の開口部が、接点が作られる構造物乃至領域を
越えて広がらないようにするためである。境界が使われ
ないと、プロセスの通常の変化によって、接点がある部
分本来の構造物及び領域につくこともあるし、また、あ
る部分隣接する構造物や領域につくことも防げず、本来
意図しない接点が形成されてしまう。このようなことが
起こるとエツチングされ過ぎ、そのフイールド酸化物が
消費され、金属から基板へのリークの経路が作られてし
まうことがある。フイールド酸化物を消費することはシ
リコン基板をエッチングし過ぎることにつながる。
【０００３】接点の周囲に境界をつけることは、接点の
位置ぎめを正確にし下部にある導電体の構造を保護する
が、一定面積にのせる集積回路の最大数を制約してしま
うという好ましくない影響がある。それに対し、名が示
すように無境界接点は接点の周囲に境界が不要である。
従って、無境界接点のプロセスにより、回路の集積度を
高め、ＩＣチップの密度を増やすことができる。
位置ぎめを正確にし下部にある導電体の構造を保護する
が、一定面積にのせる集積回路の最大数を制約してしま
うという好ましくない影響がある。それに対し、名が示
すように無境界接点は接点の周囲に境界が不要である。
従って、無境界接点のプロセスにより、回路の集積度を
高め、ＩＣチップの密度を増やすことができる。
【０００４】
【発明が解決しようとする課題】クローニン他による米
国特許4,944,682及びバーバー他による米国特許4,966,8
70で開示されているように、無境界接点を形成する為の
各種の技術が開発されてきた。これらの特許で述べてい
る無境界接点のプロセスは、既にある形状（例えば、ポ
リシリコンの接続線又はゲイト・スタック）の上にのせ
るようにして基板の上に物質をコーテイングした物を付
着させ、さらに、比較的隙間のない（voidfree）物質か
らなる第２の層を第１の層の上に付着させる技術であ
る。無境界接点の開口部は第２層に形成されるが、これ
は第１層より第２層をより速くエッチングさせるエッチ
ング液を使い開口部が第２層を抜け第１層に達するとこ
ろでエッチング・プロセスは終了する。従って、第１層
は、第２層に開口部を作る為のエッチング・プロセスに
対してエッチ・ストップの役割を果たす。次に、第２の
エッチ液が使われ、開口部は第１層を抜け、下部の構造
物の接点を形成するべき部所に達する。
国特許4,944,682及びバーバー他による米国特許4,966,8
70で開示されているように、無境界接点を形成する為の
各種の技術が開発されてきた。これらの特許で述べてい
る無境界接点のプロセスは、既にある形状（例えば、ポ
リシリコンの接続線又はゲイト・スタック）の上にのせ
るようにして基板の上に物質をコーテイングした物を付
着させ、さらに、比較的隙間のない（voidfree）物質か
らなる第２の層を第１の層の上に付着させる技術であ
る。無境界接点の開口部は第２層に形成されるが、これ
は第１層より第２層をより速くエッチングさせるエッチ
ング液を使い開口部が第２層を抜け第１層に達するとこ
ろでエッチング・プロセスは終了する。従って、第１層
は、第２層に開口部を作る為のエッチング・プロセスに
対してエッチ・ストップの役割を果たす。次に、第２の
エッチ液が使われ、開口部は第１層を抜け、下部の構造
物の接点を形成するべき部所に達する。
【０００５】クローニン他及びバーバー他により開示さ
れているタイプの無境界接点のプロセスが効果的に機能
する為には、第２層に開口部を形成するエッチング・プ
ロセスがそのような層に対して選択性の高いものでなけ
ればならない。即ち、第２層に開口部を作るエッチング
・プロセスは、第１層をエッチングする速さよりはるか
に速い速度で第２層をエッチングしなければならず、エ
ッチ速度比（ＥＲＲ）は少なくとも４０:１が望まし
い。しかし不幸にして、クローニン他及びバーバー他に
よるプロセスをつかって形成された物質からなる第１及
び第２層をエッチングするのに使われうる既知のエッチ
液のエッチ選択性は、ある状況下では、本来望みたいレ
ベル程大きくない。従って、第２層を少しでもエッチン
グしすぎることは、ある処理手順のもとでは、第１層に
開口部を作る結果になるし、第１層の下にあるエッチン
グすべきでない物質をもエッチングしかねない。従っ
て、既知の無境界接点のプロセスで典型的に使われるも
のよりも高いエッチ選択性を提供出来るような種類の物
質からなる層及びエッチング・プロセスを包含する無境
界接点のプロセスが必要になる。
れているタイプの無境界接点のプロセスが効果的に機能
する為には、第２層に開口部を形成するエッチング・プ
ロセスがそのような層に対して選択性の高いものでなけ
ればならない。即ち、第２層に開口部を作るエッチング
・プロセスは、第１層をエッチングする速さよりはるか
に速い速度で第２層をエッチングしなければならず、エ
ッチ速度比（ＥＲＲ）は少なくとも４０:１が望まし
い。しかし不幸にして、クローニン他及びバーバー他に
よるプロセスをつかって形成された物質からなる第１及
び第２層をエッチングするのに使われうる既知のエッチ
液のエッチ選択性は、ある状況下では、本来望みたいレ
ベル程大きくない。従って、第２層を少しでもエッチン
グしすぎることは、ある処理手順のもとでは、第１層に
開口部を作る結果になるし、第１層の下にあるエッチン
グすべきでない物質をもエッチングしかねない。従っ
て、既知の無境界接点のプロセスで典型的に使われるも
のよりも高いエッチ選択性を提供出来るような種類の物
質からなる層及びエッチング・プロセスを包含する無境
界接点のプロセスが必要になる。
【０００６】各種の半導体デバイスの形成に関しては、
ＩＢＭテクニカル・デイスクロージャ・ブリテン１４巻
１号（1971年6月）で開示され、ベンズ他に帰属する米
国特許3,930,857とアバス他に帰属する米国特許4,359,8
16で記述されているように、基板に第１層を付着させる
物質をのせ、この第１層に開口部を形成し、開口部に導
体物質を付着させ、最後に第１層を除去する方法が知ら
れている。しかし、いずれ除去される層に導体構造を形
成する技術は、無境界接点を形成する為の技術としては
ふさわしくない。しかもこれらのプロセスは、層に物質
で接点を形成し、その後その物質を除去し別の物質に替
える逐次的な処理の方法をとっていない。
ＩＢＭテクニカル・デイスクロージャ・ブリテン１４巻
１号（1971年6月）で開示され、ベンズ他に帰属する米
国特許3,930,857とアバス他に帰属する米国特許4,359,8
16で記述されているように、基板に第１層を付着させる
物質をのせ、この第１層に開口部を形成し、開口部に導
体物質を付着させ、最後に第１層を除去する方法が知ら
れている。しかし、いずれ除去される層に導体構造を形
成する技術は、無境界接点を形成する為の技術としては
ふさわしくない。しかもこれらのプロセスは、層に物質
で接点を形成し、その後その物質を除去し別の物質に替
える逐次的な処理の方法をとっていない。
【０００７】クマガイ他に帰属する米国特許5,041,877
で開示されているように、溝型コンデンサのノード電極
と隣接する拡散域とを、拡散域からノード電極まで広が
る帯状の物質即ちストラップでつなげる方法が知られて
いる。さらに、ＩＢＭテクニカル・デイスクロージャ・
ブリテン３４巻７号Ｂ(1991年12月)及び欧州特許出願20
1,706番（日本電気株式会社）で開示されているよう
に、上記のような帯状の物質が、拡散域の上部と、コン
デンサが形成されている溝に交差する拡散域の片面との
両方に接点を形成する為の技術も開発されている。
で開示されているように、溝型コンデンサのノード電極
と隣接する拡散域とを、拡散域からノード電極まで広が
る帯状の物質即ちストラップでつなげる方法が知られて
いる。さらに、ＩＢＭテクニカル・デイスクロージャ・
ブリテン３４巻７号Ｂ(1991年12月)及び欧州特許出願20
1,706番（日本電気株式会社）で開示されているよう
に、上記のような帯状の物質が、拡散域の上部と、コン
デンサが形成されている溝に交差する拡散域の片面との
両方に接点を形成する為の技術も開発されている。
【０００８】
【課題を解決するための手段】本発明は、除去可能な芯
部を使って無境界接点を形成するプロセスである。この
工程の一つの具体化は、基板の上に芯部を形成すること
である。次に、芯部の一部を除去して第１の開口部を形
成する。その後、この第１開口部に導体物質が付着され
る。そして、芯部の別の部分が除去され、導体物質が付
着される第２の開口部が形成される。最後に、芯部が除
去され、固形の誘電物質にとって替わられる。
部を使って無境界接点を形成するプロセスである。この
工程の一つの具体化は、基板の上に芯部を形成すること
である。次に、芯部の一部を除去して第１の開口部を形
成する。その後、この第１開口部に導体物質が付着され
る。そして、芯部の別の部分が除去され、導体物質が付
着される第２の開口部が形成される。最後に、芯部が除
去され、固形の誘電物質にとって替わられる。
【０００９】上述のプロセスの具体的な応用として、芯
部を付着させた後、溝型コンデンサと隣接する拡散域と
が交差する開口部が形成される。次に、(1)溝の中の半
導体物質と、(2)拡散域の上部表面に直面する拡散域の
部分と、(3)溝の側壁の部分とに接する帯状になるよう
に、不純物を加えた半導体のような物質が開口部に付着
される。それから、基板はしばらくの間、拡散注入域
(diffusion implant region) の不純物が基板内の隣接
する域に拡散するに十分な温度で熱せられ、拡散した領
域が溝の中の導体物質の層の部分と接触し、拡散域と水
平及び垂直両方向に接するようになる。最後に芯部が除
去され、固形の誘電物質にとって替わられる。
部を付着させた後、溝型コンデンサと隣接する拡散域と
が交差する開口部が形成される。次に、(1)溝の中の半
導体物質と、(2)拡散域の上部表面に直面する拡散域の
部分と、(3)溝の側壁の部分とに接する帯状になるよう
に、不純物を加えた半導体のような物質が開口部に付着
される。それから、基板はしばらくの間、拡散注入域
(diffusion implant region) の不純物が基板内の隣接
する域に拡散するに十分な温度で熱せられ、拡散した領
域が溝の中の導体物質の層の部分と接触し、拡散域と水
平及び垂直両方向に接するようになる。最後に芯部が除
去され、固形の誘電物質にとって替わられる。
【００１０】除去可能な芯部を使うことにより、一つの
層に開口部をエッチングする時、制御と反復をしながら
その下の層に到着したらエッチングを停止させうるよう
なエッチ選択性を提供しうる物質とエッチング・プロセ
スを選ぶことが可能になる。本発明は、このエッチ選択
性の結果、実用的で、制御可能で、製造原理上も使用可
能な無境界接点を形成する方法を提供するものである。
層に開口部をエッチングする時、制御と反復をしながら
その下の層に到着したらエッチングを停止させうるよう
なエッチ選択性を提供しうる物質とエッチング・プロセ
スを選ぶことが可能になる。本発明は、このエッチ選択
性の結果、実用的で、制御可能で、製造原理上も使用可
能な無境界接点を形成する方法を提供するものである。
【００１１】
【作用】無境界接点の形成と関連して除去可能な芯部を
使うことの重要な利点は、適切なエッチング・プロセス
を行う時、コンタクトを形成する場所の物質を、その下
にある障壁層より速い速度でエッチング出来る物質を選
択することが可能になることである。除去可能な芯部の
為の物質を選択するにあたっては、選択する物質の絶縁
性や誘電性特質について実質的に顧慮しなくてもすむこ
とになろう。それに対し、付着された後で除去されない
既知の誘電物質の層は比較的良好な絶縁特質とそれにふ
さわしい誘電特質を持っていなくてはならない。そのよ
うな既知の典型的な誘電物質では下部の障壁層よりも充
分速くエッチングし、かつ、そのような層で繰り返しエ
ッチング・プロセスを止めるようには出来ない。それに
対し、真性polyーSi からなる除去可能な芯部は、上述の
タイプのエッチング・プロセスを使用する時、障壁層１
００に典型的に使われる物質（例えば窒化物及び酸化
物）より有意により速くエッチング出来る。真性polyーS
iのそのような高いエッチレートの結果、無境界接点を
形成する既知の他の技術とは違い、本発明によるプロセ
スは高度に制御可能で、反復可能で、製造可能な仕方で
無境界接点を形成するのに使用出来る。
使うことの重要な利点は、適切なエッチング・プロセス
を行う時、コンタクトを形成する場所の物質を、その下
にある障壁層より速い速度でエッチング出来る物質を選
択することが可能になることである。除去可能な芯部の
為の物質を選択するにあたっては、選択する物質の絶縁
性や誘電性特質について実質的に顧慮しなくてもすむこ
とになろう。それに対し、付着された後で除去されない
既知の誘電物質の層は比較的良好な絶縁特質とそれにふ
さわしい誘電特質を持っていなくてはならない。そのよ
うな既知の典型的な誘電物質では下部の障壁層よりも充
分速くエッチングし、かつ、そのような層で繰り返しエ
ッチング・プロセスを止めるようには出来ない。それに
対し、真性polyーSi からなる除去可能な芯部は、上述の
タイプのエッチング・プロセスを使用する時、障壁層１
００に典型的に使われる物質（例えば窒化物及び酸化
物）より有意により速くエッチング出来る。真性polyーS
iのそのような高いエッチレートの結果、無境界接点を
形成する既知の他の技術とは違い、本発明によるプロセ
スは高度に制御可能で、反復可能で、製造可能な仕方で
無境界接点を形成するのに使用出来る。
【００１２】本発明による除去可能な芯部のプロセス
は、誘電物質の中又はそれを通して広がる接点のショー
トを起こす原因の一つを除くことにもなる。そのような
ショートが起こるのは、通常の半導体の製造のプロセス
を使っては、隙間のない(voidfree)誘電物質の層を付着
させるのは本来比較的難しいからである。従って、誘電
層に接点の開口部を形成する時に隙間が露出する。接点
開口部に対しての場所にもよるが、接点の形成中にこれ
らの隙間は金属または半導体物質で満たされることがあ
り、この誘電物質が或る状況下では、隣接する導体構造
物との接点をショートさせることになる。一方、真性po
lyーSiは通常の半導体プロセスを使って、高度に隙間の
ない方法で付着させることが出来るので、以降に続く接
点の付着プロセスは、隣接する構造物とショートを起こ
すような形に物質がちらばって形成されることがない。
たとえ、真性polyーSi 芯部を置き換えるのに使われた誘
電物質が隙間を持っていたとしても、全体の接点構造が
既に形成されているので、そのような隙間が接点のショ
ートを引き起こすことはない。
は、誘電物質の中又はそれを通して広がる接点のショー
トを起こす原因の一つを除くことにもなる。そのような
ショートが起こるのは、通常の半導体の製造のプロセス
を使っては、隙間のない(voidfree)誘電物質の層を付着
させるのは本来比較的難しいからである。従って、誘電
層に接点の開口部を形成する時に隙間が露出する。接点
開口部に対しての場所にもよるが、接点の形成中にこれ
らの隙間は金属または半導体物質で満たされることがあ
り、この誘電物質が或る状況下では、隣接する導体構造
物との接点をショートさせることになる。一方、真性po
lyーSiは通常の半導体プロセスを使って、高度に隙間の
ない方法で付着させることが出来るので、以降に続く接
点の付着プロセスは、隣接する構造物とショートを起こ
すような形に物質がちらばって形成されることがない。
たとえ、真性polyーSi 芯部を置き換えるのに使われた誘
電物質が隙間を持っていたとしても、全体の接点構造が
既に形成されているので、そのような隙間が接点のショ
ートを引き起こすことはない。
【００１３】
【実施例】本発明は、製造環境において適切なエッチン
グ・プロセスが使用される時、反復可能かつ高度に制御
可能なプロセスを可能にするように、エッチングの速度
が十分異なる物質を使って無境界接点を形成する方法で
ある。この方法は隣接する構造物即ち拡散域と溝型コン
デンサをつなぐ接点を形成するのに使用でき、また、下
部の導体構造と上部の導体構造とをつなぐ単一の接点を
形成するのにも使うことができる。
グ・プロセスが使用される時、反復可能かつ高度に制御
可能なプロセスを可能にするように、エッチングの速度
が十分異なる物質を使って無境界接点を形成する方法で
ある。この方法は隣接する構造物即ち拡散域と溝型コン
デンサをつなぐ接点を形成するのに使用でき、また、下
部の導体構造と上部の導体構造とをつなぐ単一の接点を
形成するのにも使うことができる。
【００１４】図１から８に無境界接点を形成する一つの
望ましい具体化として本発明によるプロセスを示す。本
発明に関する以下の記述は図１に示した構造物を作るに
必要な半導体製造のプロセスが終了してから始まる。本
発明を説明するにあたり既知の注入プロセスを使って不
純物が拡散域２０及び２２に注入されているが、まだそ
こから外に拡散されていない状況を前提にしている。
望ましい具体化として本発明によるプロセスを示す。本
発明に関する以下の記述は図１に示した構造物を作るに
必要な半導体製造のプロセスが終了してから始まる。本
発明を説明するにあたり既知の注入プロセスを使って不
純物が拡散域２０及び２２に注入されているが、まだそ
こから外に拡散されていない状況を前提にしている。
【００１５】また、前のプロセスによって、コンデンサ
が形成されている溝２８が拡散域２２に交差するか、拡
散域に隣接するように、基板２４に溝型コンデンサ２６
が作られている。コンデンサ２６は溝２８を満たすのに
使われ、ノード電極として機能する、例えば真性多結晶
質シリコン（polyーSi) のような誘電物質３０を持って
いる。コンデンサ２６は酸化シリコンから作られうる酸
化物カラー（collar)３２と溝キャップ３４を持ってい
る。
が形成されている溝２８が拡散域２２に交差するか、拡
散域に隣接するように、基板２４に溝型コンデンサ２６
が作られている。コンデンサ２６は溝２８を満たすのに
使われ、ノード電極として機能する、例えば真性多結晶
質シリコン（polyーSi) のような誘電物質３０を持って
いる。コンデンサ２６は酸化シリコンから作られうる酸
化物カラー（collar)３２と溝キャップ３４を持ってい
る。
【００１６】ゲートを積み重ねた構造物（gate stack s
tructure) ４０は基板２４の表面に形成されている。ゲ
ートの積み重ね（以下ゲート・スタック) は、図示して
いないが、薄いゲート誘電層（gate dielectric layer)
を持ち、この層の上には例えばpolyーSiのような導電性
物質の層４２が付着されている。層４２は例えばSi3N4
からなる誘電性のキャップ４４でおおわれている。ゲー
ト・スタック４０の側面には窒化物の側壁スペーサ５０
が付いている。
tructure) ４０は基板２４の表面に形成されている。ゲ
ートの積み重ね（以下ゲート・スタック) は、図示して
いないが、薄いゲート誘電層（gate dielectric layer)
を持ち、この層の上には例えばpolyーSiのような導電性
物質の層４２が付着されている。層４２は例えばSi3N4
からなる誘電性のキャップ４４でおおわれている。ゲー
ト・スタック４０の側面には窒化物の側壁スペーサ５０
が付いている。
【００１７】上記の構造物は本発明ではない既知のプロ
セスで作られたものであり、本発明による説明を始める
にあったての出発点として述べたものである。しかし、
以下に述べる本発明の説明から明かなように、本発明を
使用する前に広範囲の半導体製造のステップをとること
も可能である。従って、本発明は、既に存在しているか
なり多様の構造物とあわせて使用することが可能であ
る。
セスで作られたものであり、本発明による説明を始める
にあったての出発点として述べたものである。しかし、
以下に述べる本発明の説明から明かなように、本発明を
使用する前に広範囲の半導体製造のステップをとること
も可能である。従って、本発明は、既に存在しているか
なり多様の構造物とあわせて使用することが可能であ
る。
【００１８】広い意味で、本発明は、既に存在する形状
（topography) の上、そしてその間にある開口部に障壁
層（barrier layer) を付着させ、その障壁層の上に芯
部層を付着させるものである。次に、芯部と障壁層に一
番目の開口部が形成され、この開口部に導体物質が付着
される。次に、芯部と障壁層に二番目の開口部が形成さ
れ、この開口部に導体物質が付着される。最後に芯部が
除去され固形の誘電物質に替えられる。除去可能な芯部
の使用と、(1)障壁層と芯部を作る物質の選択と、(2)芯
部に開口部を形成するのに使われるエッチング・プロセ
スとがあいまって、本発明の重要な側面になっている。
（topography) の上、そしてその間にある開口部に障壁
層（barrier layer) を付着させ、その障壁層の上に芯
部層を付着させるものである。次に、芯部と障壁層に一
番目の開口部が形成され、この開口部に導体物質が付着
される。次に、芯部と障壁層に二番目の開口部が形成さ
れ、この開口部に導体物質が付着される。最後に芯部が
除去され固形の誘電物質に替えられる。除去可能な芯部
の使用と、(1)障壁層と芯部を作る物質の選択と、(2)芯
部に開口部を形成するのに使われるエッチング・プロセ
スとがあいまって、本発明の重要な側面になっている。
【００１９】図２は、本発明の一つの具体例を示したも
ので、図１に示した形状の上に物質１００による層が融
和して付着している。層１００の組成は、以下に述べる
ように、芯部に開口部を形成する際に使われるエッチン
グ・プロセスで、芯部１１０に使用した物質より有意に
遅い速度で除去されるような物質を選んである。この点
で、層１００は、芯部１１０に開口部を形成する間、そ
の下の構造物がうっかりエッチングされないように防ぐ
為の障壁層の機能を果たす。障壁層１００は、低圧ＣＶ
Ｄ（ＬＰＣＶＤ:low pressure chemical vapor deposit
ion) によって蒸着された厚さ３０nmの窒化物の層で出
来ているのが望ましい。別の方法としては、層１００は
窒化物の層の上に、例えば１５nmの、より薄い窒化物の
層と、例えば２５nmの、より厚い酸化物の層からなるも
のでも可能である。酸化物の層は、既知のＬＰＣＶＤ
ＴＥＯＳプロセスによって形成することができる。図２
に示していないが、層１００はゲート・スタック４０の
窒化物キャップ４４の上まで広がってもよい。しかし以
下に説明するように、或る場合には、芯部１１０のプレ
ーナ化の結果、キャップ４４の上に位置された層１００
の部分は除去される。
ので、図１に示した形状の上に物質１００による層が融
和して付着している。層１００の組成は、以下に述べる
ように、芯部に開口部を形成する際に使われるエッチン
グ・プロセスで、芯部１１０に使用した物質より有意に
遅い速度で除去されるような物質を選んである。この点
で、層１００は、芯部１１０に開口部を形成する間、そ
の下の構造物がうっかりエッチングされないように防ぐ
為の障壁層の機能を果たす。障壁層１００は、低圧ＣＶ
Ｄ（ＬＰＣＶＤ:low pressure chemical vapor deposit
ion) によって蒸着された厚さ３０nmの窒化物の層で出
来ているのが望ましい。別の方法としては、層１００は
窒化物の層の上に、例えば１５nmの、より薄い窒化物の
層と、例えば２５nmの、より厚い酸化物の層からなるも
のでも可能である。酸化物の層は、既知のＬＰＣＶＤ
ＴＥＯＳプロセスによって形成することができる。図２
に示していないが、層１００はゲート・スタック４０の
窒化物キャップ４４の上まで広がってもよい。しかし以
下に説明するように、或る場合には、芯部１１０のプレ
ーナ化の結果、キャップ４４の上に位置された層１００
の部分は除去される。
【００２０】次に、芯部１１０は、例えば、通常のＬＰ
ＣＶＤプロセスを使って、障壁層１００の上に比較的厚
めの物質層を付着させることにより形成される。芯部１
１０を形成するのに使われる物質の層の厚さは、ゲート
・スタック構造と他の形状との間の水平空間の関数によ
って変わるが、ここでの目的は、或る形状とその形状の
上部表面までの領域全体を満たすことである。典型的に
は、芯部１１０の厚さは少なくともゲート・スタック
（又は他の構造物）の高さと等しい。さらにつけ加える
と、ゲート・スタックが比較的密度が高い場合には、芯
部１１０の厚さは典型的には隣接しあうゲート・スタッ
ク間の水平距離の少なくとも約半分である。本発明の一
つの具体例として、隣接しあうゲート・スタック間の最
大距離が１.３ミクロンの場合、８００nmの厚さの物質
の層をのせて芯部１１０を形成する。比較的密度の高い
ゲート・スタックがない場合、例えば、支援回路を形成
する場合、垂直方向の形状の間の領域を芯部用物質で確
実に満たす為に、(1)隣接しあうゲート・スタック間に
比較的大きな空間がある場合にはダミーの構造物を使う
か、又は、(2)芯部１１０を１ミクロンの厚さぐらいに
厚く作るかが必要である。
ＣＶＤプロセスを使って、障壁層１００の上に比較的厚
めの物質層を付着させることにより形成される。芯部１
１０を形成するのに使われる物質の層の厚さは、ゲート
・スタック構造と他の形状との間の水平空間の関数によ
って変わるが、ここでの目的は、或る形状とその形状の
上部表面までの領域全体を満たすことである。典型的に
は、芯部１１０の厚さは少なくともゲート・スタック
（又は他の構造物）の高さと等しい。さらにつけ加える
と、ゲート・スタックが比較的密度が高い場合には、芯
部１１０の厚さは典型的には隣接しあうゲート・スタッ
ク間の水平距離の少なくとも約半分である。本発明の一
つの具体例として、隣接しあうゲート・スタック間の最
大距離が１.３ミクロンの場合、８００nmの厚さの物質
の層をのせて芯部１１０を形成する。比較的密度の高い
ゲート・スタックがない場合、例えば、支援回路を形成
する場合、垂直方向の形状の間の領域を芯部用物質で確
実に満たす為に、(1)隣接しあうゲート・スタック間に
比較的大きな空間がある場合にはダミーの構造物を使う
か、又は、(2)芯部１１０を１ミクロンの厚さぐらいに
厚く作るかが必要である。
【００２１】以下に説明するように、エッチング・プロ
セスを適切なものにする為に、芯部１１０を作る為に使
われる物資は、エッチ速度比（ＥＲＲ）は障壁層１００
に対し６０:１又はそれ以上であることが望ましい。こ
の点で、異方性ドライエッチのような既知のエッチング
方法では、以下に述べるように、(1)真性ポリシリコン
（polyーSi) と、(2)窒化シリコン又は二酸化シリコンと
の間に６０：１から１００:１にいたるエッチ速度比を
持つので、真性ポリシリコン（polyーSi) は芯部１１０
には望ましい物質である。しかし、エッチング・プロセ
スの際に、障壁層１００に使用した物質よりも速く他の
物質がエッチングできることが最大の必要条件であるの
で、適切なポリイミドのような他の物質も芯部１１０に
使うことができる。次に、コート他に帰属する米国特許
4,910,155（1990年3月20日発行）及びベイヤー他に帰属
する米国特許4,944,836（1990年7月31日発行）で開示さ
れているタイプの化学ー機械研磨（chemicalーmechanica
l polishing:ＣＭＰ)のような適切な工程を使って、芯
部１１０はゲート・スタック４０の上の窒化物の障壁層
１００とプレーナ化される。
セスを適切なものにする為に、芯部１１０を作る為に使
われる物資は、エッチ速度比（ＥＲＲ）は障壁層１００
に対し６０:１又はそれ以上であることが望ましい。こ
の点で、異方性ドライエッチのような既知のエッチング
方法では、以下に述べるように、(1)真性ポリシリコン
（polyーSi) と、(2)窒化シリコン又は二酸化シリコンと
の間に６０：１から１００:１にいたるエッチ速度比を
持つので、真性ポリシリコン（polyーSi) は芯部１１０
には望ましい物質である。しかし、エッチング・プロセ
スの際に、障壁層１００に使用した物質よりも速く他の
物質がエッチングできることが最大の必要条件であるの
で、適切なポリイミドのような他の物質も芯部１１０に
使うことができる。次に、コート他に帰属する米国特許
4,910,155（1990年3月20日発行）及びベイヤー他に帰属
する米国特許4,944,836（1990年7月31日発行）で開示さ
れているタイプの化学ー機械研磨（chemicalーmechanica
l polishing:ＣＭＰ)のような適切な工程を使って、芯
部１１０はゲート・スタック４０の上の窒化物の障壁層
１００とプレーナ化される。
【００２２】芯部１１０をプレーナ化した後、延長芯部
１１２が芯部１１０の上に付着される。延長芯部１１２
は芯部１１０と同じ物質（例えば真性 polyーSi) からな
るのが望ましい。以下に述べるように延長芯部１１２は
後のエッチ・プロセスの際に、エッチ・ストップとして
機能する。以下に述べるように延長芯部１１２の厚さは
延長芯部がエッチ・ストップとして機能する際のエッチ
ング・プロセスによって、また、他の後続のプロセスの
関数として或る程度異なるが、約９０ー１００nmの厚さ
が望ましい。延長芯部１１２は典型的には通常の低圧Ｃ
ＶＤによって蒸着される。
１１２が芯部１１０の上に付着される。延長芯部１１２
は芯部１１０と同じ物質（例えば真性 polyーSi) からな
るのが望ましい。以下に述べるように延長芯部１１２は
後のエッチ・プロセスの際に、エッチ・ストップとして
機能する。以下に述べるように延長芯部１１２の厚さは
延長芯部がエッチ・ストップとして機能する際のエッチ
ング・プロセスによって、また、他の後続のプロセスの
関数として或る程度異なるが、約９０ー１００nmの厚さ
が望ましい。延長芯部１１２は典型的には通常の低圧Ｃ
ＶＤによって蒸着される。
【００２３】次に、エッチ・マスク層１１４が延長芯部
１１２の上に付着される。以下に述べるように、芯部１
１０と延長芯部１１２に開口部を形成するとき使われる
エッチング・プロセスに抵抗出来るように、層１１４に
使われる物質の厚さと組成を選ぶ。層１１４に適する物
質には二酸化シリコンと窒化シリコンがある。具体化と
して望ましいエッチ・マスク層は延長芯部１１２に、厚
さ３５０＋/ー３５nmで付着したＴＥＯＳ酸化層であ
る。
１１２の上に付着される。以下に述べるように、芯部１
１０と延長芯部１１２に開口部を形成するとき使われる
エッチング・プロセスに抵抗出来るように、層１１４に
使われる物質の厚さと組成を選ぶ。層１１４に適する物
質には二酸化シリコンと窒化シリコンがある。具体化と
して望ましいエッチ・マスク層は延長芯部１１２に、厚
さ３５０＋/ー３５nmで付着したＴＥＯＳ酸化層であ
る。
【００２４】上述したように、本発明での望ましいプロ
セスの順序は、真性 polyーSi からなる芯部を付着し、
芯部をゲート・スタックの上部にプレーナ化して戻し、
芯部の上に真性 polyーSi からなる延長芯部を付着し、
延長芯部の上に酸化物からなるエッチ・マスク層を付着
することである。しかし、或る状況下では、望むらくは
窒化シリコン又は酸化シリコンからなるエッチ・マスク
層を直接プレーナ化された芯部の上に付着するのが望ま
しい場合がある。次に、芯部に開口部が形成されるが、
これは、芯部で止まるようにして、先ず窒化又は酸化シ
リコンのマスク層に開口部を作ることにより形成され
る。このようにして芯部に開口部が形成される。
セスの順序は、真性 polyーSi からなる芯部を付着し、
芯部をゲート・スタックの上部にプレーナ化して戻し、
芯部の上に真性 polyーSi からなる延長芯部を付着し、
延長芯部の上に酸化物からなるエッチ・マスク層を付着
することである。しかし、或る状況下では、望むらくは
窒化シリコン又は酸化シリコンからなるエッチ・マスク
層を直接プレーナ化された芯部の上に付着するのが望ま
しい場合がある。次に、芯部に開口部が形成されるが、
これは、芯部で止まるようにして、先ず窒化又は酸化シ
リコンのマスク層に開口部を作ることにより形成され
る。このようにして芯部に開口部が形成される。
【００２５】図３に示すように、一番目の開口部１２０
が芯部１１０と延長芯部１１２に形成される。その後、
以下に説明するように、(1)芯部１１０の内部又は下部
にある構造物と、芯部の上に位置する構造物とをつなげ
る為、及び、(2)芯部１１０の内部又は下部の構造物を
相互に連結する為に、接点が開口部１２０に付着され
る。一番目の開口部１２０が、各種の構造物への接点を
形成するのに使うことも可能であるが、以下に説明する
ように、開口部１２０は、溝形コンデンサ２６と隣接す
る拡散域２２とをつなぐストラップが形成される領域を
定義するために使われるものである。
が芯部１１０と延長芯部１１２に形成される。その後、
以下に説明するように、(1)芯部１１０の内部又は下部
にある構造物と、芯部の上に位置する構造物とをつなげ
る為、及び、(2)芯部１１０の内部又は下部の構造物を
相互に連結する為に、接点が開口部１２０に付着され
る。一番目の開口部１２０が、各種の構造物への接点を
形成するのに使うことも可能であるが、以下に説明する
ように、開口部１２０は、溝形コンデンサ２６と隣接す
る拡散域２２とをつなぐストラップが形成される領域を
定義するために使われるものである。
【００２６】一番目の開口部１２０を形成する為の準備
として、芯部１１０と延長芯部１１２が形成される部分
の上にのる形でエッチ・マスク層１１４に開口部１２２
が形成される。開口部１２２は、エッチ・マスク層１１
４にフオトレジスト層１２３を付着し、その後、開口部
１２２が形成される部分の層１１４の上にのるフオトレ
ジスト層に開口部１２４を形成することによって作られ
る。次に、フオトレジスト層１２３の開口部１２４を貫
いて開口部１２２が、層１１４と延長芯部１１２の間に
適切な選択性を持つエッチング・プロセス（即ち、延長
芯部１１２がエッチ・ストップとして機能するようなエ
ッチング・プロセス）を用いて、形成される。一つの具
体化として、エッチ・マスク層１１４がＴＥＯＳ酸化物
からなり、延長芯部１１２が真性polyーSi からなる場
合、開口部１２２は、CHF3/CF4/Ar環境下で、エッチン
グが延長芯部１１２で止まるようにして、シングル・ウ
エーハー・エッチ（ＳＷＥ)ツールを使い、反応性イオ
ン・エッチプロセス（ＲＩＥ) によって形成される。そ
の後、フオトレジスト層１２３は、既知のウエット・ス
トリップ・プロセスを使ってエッチ・マスク層１１４か
らとりはずされる。
として、芯部１１０と延長芯部１１２が形成される部分
の上にのる形でエッチ・マスク層１１４に開口部１２２
が形成される。開口部１２２は、エッチ・マスク層１１
４にフオトレジスト層１２３を付着し、その後、開口部
１２２が形成される部分の層１１４の上にのるフオトレ
ジスト層に開口部１２４を形成することによって作られ
る。次に、フオトレジスト層１２３の開口部１２４を貫
いて開口部１２２が、層１１４と延長芯部１１２の間に
適切な選択性を持つエッチング・プロセス（即ち、延長
芯部１１２がエッチ・ストップとして機能するようなエ
ッチング・プロセス）を用いて、形成される。一つの具
体化として、エッチ・マスク層１１４がＴＥＯＳ酸化物
からなり、延長芯部１１２が真性polyーSi からなる場
合、開口部１２２は、CHF3/CF4/Ar環境下で、エッチン
グが延長芯部１１２で止まるようにして、シングル・ウ
エーハー・エッチ（ＳＷＥ)ツールを使い、反応性イオ
ン・エッチプロセス（ＲＩＥ) によって形成される。そ
の後、フオトレジスト層１２３は、既知のウエット・ス
トリップ・プロセスを使ってエッチ・マスク層１１４か
らとりはずされる。
【００２７】その後、先述したように、層１１４をマス
クとして利用し、障壁層１００より有意に速い速度で芯
部と延長芯部を除去するエッチング・プロセスを使っ
て、開口部１２０が延長芯部１１２と芯部１１０に形成
される。この工程の初めから終わりまで、真性polyーSi
からなる芯部と延長芯部に開口部が形成される時には、
下記に述べる三つの環境のカテゴリーの一つを使って行
われるＲＩＥエッチプロセスを使うのが望ましい。理由
は、このプロセスにより、(1)真性polyーSi と、(2)窒化
物又は酸化物との間に高い選択性があるからである。環
境の第一のカテゴリーとはフッ素に基づいた環境（等法
性エッチが使用出来る時）、第二は、塩素に基づいた環
境（異方性エッチが望ましい時）、第三は、ハロゲンに
基づいた環境に塩素とフッ素を加えた環境（真性polyーS
iと窒化物又は酸化物の間の選択性よりも高い選択性を
必要とする時）である。しばしば、最適な異方性(optim
um anisotropicity) とそれに合うエッチ選択性を得る
為に、ハロゲン（例えばＨＢｒ）が混合される。
クとして利用し、障壁層１００より有意に速い速度で芯
部と延長芯部を除去するエッチング・プロセスを使っ
て、開口部１２０が延長芯部１１２と芯部１１０に形成
される。この工程の初めから終わりまで、真性polyーSi
からなる芯部と延長芯部に開口部が形成される時には、
下記に述べる三つの環境のカテゴリーの一つを使って行
われるＲＩＥエッチプロセスを使うのが望ましい。理由
は、このプロセスにより、(1)真性polyーSi と、(2)窒化
物又は酸化物との間に高い選択性があるからである。環
境の第一のカテゴリーとはフッ素に基づいた環境（等法
性エッチが使用出来る時）、第二は、塩素に基づいた環
境（異方性エッチが望ましい時）、第三は、ハロゲンに
基づいた環境に塩素とフッ素を加えた環境（真性polyーS
iと窒化物又は酸化物の間の選択性よりも高い選択性を
必要とする時）である。しばしば、最適な異方性(optim
um anisotropicity) とそれに合うエッチ選択性を得る
為に、ハロゲン（例えばＨＢｒ）が混合される。
【００２８】開口部１２０は二つのステップでＲＩＥエ
ッチングすることが望ましい。第１のステップとして、
比較的高いエッチ・レートであるが、(1)芯部１１０と
延長芯部１１２と、(2)芯部１１０と延長芯部１１２の
接点に存在するそこに固有の酸化物(native oxide)(図
示せず）との間のような低い選択性をもってＲＩＥエッ
チングを使って、芯部１１０と延長芯部１１２が除去さ
れる。例えば、Cl2/HBr 環境下で、ＳＷＥツールを使
ってＲＩＥエッチングをする方法がこの第１のステップ
での開口部１２０を形成するのに使用出来る。この第１
ステップのエッチプロセスは、開口部１２０の下にある
障壁層１００の１２５の部分を露出させる為に芯部１１
０が十分に除去される前に終了される。その後、第２ス
テップとして、開口部１２０の芯部１１０の残りの部分
は、(1)芯部１１０と延長芯部１１２、及び(2)障壁層１
００との間に高いエッチ選択性を持つエッチ・プロセス
を使って除去される。障壁層１００が下部に窒化シリコ
ン層と上部に酸化シリコン層からなり、芯部１１０が真
性polyーSiからなるものと前提した場合、高いエッチ選
択性を持つふさわしいエッチ・プロセスは、例えば、Cl
2/HBr/He2/O2 環境下でＳＷＥツールを使うＲＩＥエッ
チで、芯部の残余部分をエッチングするＲＩＥである。
エッチの選択性は必要に応じO2の相対量を変えることで
調整することができる。
ッチングすることが望ましい。第１のステップとして、
比較的高いエッチ・レートであるが、(1)芯部１１０と
延長芯部１１２と、(2)芯部１１０と延長芯部１１２の
接点に存在するそこに固有の酸化物(native oxide)(図
示せず）との間のような低い選択性をもってＲＩＥエッ
チングを使って、芯部１１０と延長芯部１１２が除去さ
れる。例えば、Cl2/HBr 環境下で、ＳＷＥツールを使
ってＲＩＥエッチングをする方法がこの第１のステップ
での開口部１２０を形成するのに使用出来る。この第１
ステップのエッチプロセスは、開口部１２０の下にある
障壁層１００の１２５の部分を露出させる為に芯部１１
０が十分に除去される前に終了される。その後、第２ス
テップとして、開口部１２０の芯部１１０の残りの部分
は、(1)芯部１１０と延長芯部１１２、及び(2)障壁層１
００との間に高いエッチ選択性を持つエッチ・プロセス
を使って除去される。障壁層１００が下部に窒化シリコ
ン層と上部に酸化シリコン層からなり、芯部１１０が真
性polyーSiからなるものと前提した場合、高いエッチ選
択性を持つふさわしいエッチ・プロセスは、例えば、Cl
2/HBr/He2/O2 環境下でＳＷＥツールを使うＲＩＥエッ
チで、芯部の残余部分をエッチングするＲＩＥである。
エッチの選択性は必要に応じO2の相対量を変えることで
調整することができる。
【００２９】もう一つの方法として、或る状況下では、
ワンステップ・エッチプロセスを使って芯部１１０と延
長芯部１１２に開口部１２０を形成することが望ましい
場合がある。この場合は必然的に、(1)芯部１１０と延
長芯部１１２、及び(2)障壁層１００との間に高い選択
性を持つエッチプロセスを使うことが必要となろう。上
述した芯部１１０の残余部分を除去する為のエッチプロ
セスは、例えば、ワンステップ・プロセスにおいて使用
できる。
ワンステップ・エッチプロセスを使って芯部１１０と延
長芯部１１２に開口部１２０を形成することが望ましい
場合がある。この場合は必然的に、(1)芯部１１０と延
長芯部１１２、及び(2)障壁層１００との間に高い選択
性を持つエッチプロセスを使うことが必要となろう。上
述した芯部１１０の残余部分を除去する為のエッチプロ
セスは、例えば、ワンステップ・プロセスにおいて使用
できる。
【００３０】次に、(1)溝の継ぎ輪部(trench collar)
３２と溝のキャップ(trench cap) ３４の部分、及び(2)
拡散域２２とを露出させる為に、開口部１２０の低部に
ある障壁層１００の１２５の部分が除去される。部所１
２５を除去するには、通常のCHF3/CF4/Ar ＲＩＥプロセ
スを使うことができる。
３２と溝のキャップ(trench cap) ３４の部分、及び(2)
拡散域２２とを露出させる為に、開口部１２０の低部に
ある障壁層１００の１２５の部分が除去される。部所１
２５を除去するには、通常のCHF3/CF4/Ar ＲＩＥプロセ
スを使うことができる。
【００３１】障壁層内の１２５の部分を除去した後、開
口部１２０に形成される相互接続ストラップ１３０（以
下に述べる）の中の不純物が芯部１１０の隣接する部分
に拡散して出て行くのを防ぐ為に、開口部１２０に薄い
窒化物のライナ（liner)（図示せず）が付着される。こ
の点で、芯部１１０は、図で開口部１２０の左右に存在
するように、開口部１２０の後部と前部にも存在してい
る。このように不純物が拡散して出ることは、以下に述
べるように、芯部１１０を除去する為に使われたエッチ
ング・プロセスでは、不純物が既に拡散して来て入って
しまっている開口部の部分を除去することが出来ないか
もしれないので望ましくない。上記の窒化物のライナ
は、１０ー３０nmの厚さでＬＰＣＶＤプロセで付着され
るのが望ましい。
口部１２０に形成される相互接続ストラップ１３０（以
下に述べる）の中の不純物が芯部１１０の隣接する部分
に拡散して出て行くのを防ぐ為に、開口部１２０に薄い
窒化物のライナ（liner)（図示せず）が付着される。こ
の点で、芯部１１０は、図で開口部１２０の左右に存在
するように、開口部１２０の後部と前部にも存在してい
る。このように不純物が拡散して出ることは、以下に述
べるように、芯部１１０を除去する為に使われたエッチ
ング・プロセスでは、不純物が既に拡散して来て入って
しまっている開口部の部分を除去することが出来ないか
もしれないので望ましくない。上記の窒化物のライナ
は、１０ー３０nmの厚さでＬＰＣＶＤプロセで付着され
るのが望ましい。
【００３２】拡散域２２と酸化物カラー３２とキャップ
３４の上の開口部１２０の水平方向表面上の部分の窒化
物ライナが、窒化物をシリコンより有意により速くエッ
チングするエッチング・プロセスを使って除去される。
この窒化物ライナの水平部分は、例えば、ＣＨＦ3/Ｏ2
環境でＲＩＥエッチによって除去することが出来る。以
下に述べるように、窒化物ライナの水平部分は、拡散域
２２及び、拡散域とコンデンサ２６をつなげているスト
ラップ１３０との間に電気的接点を作るために除去され
る。窒化物ライナの水平表面を除去することで、後で行
なう酸化物カラー３２とキャップ３４の部分を除去する
ことが容易になる。
３４の上の開口部１２０の水平方向表面上の部分の窒化
物ライナが、窒化物をシリコンより有意により速くエッ
チングするエッチング・プロセスを使って除去される。
この窒化物ライナの水平部分は、例えば、ＣＨＦ3/Ｏ2
環境でＲＩＥエッチによって除去することが出来る。以
下に述べるように、窒化物ライナの水平部分は、拡散域
２２及び、拡散域とコンデンサ２６をつなげているスト
ラップ１３０との間に電気的接点を作るために除去され
る。窒化物ライナの水平表面を除去することで、後で行
なう酸化物カラー３２とキャップ３４の部分を除去する
ことが容易になる。
【００３３】その後、図４で示すように、既知のＲＩＥ
エッチング・プロセスを使って、コンデンサ２６の誘電
物質３０を露出するような部分の溝のカラー３２と溝キ
ャップ３４が除去される。以下に述べるように、カラー
３２とキャップ３４の除去の際、エッチ・マスク層１１
４もいくらか除去されることになるので、層１１４は、
芯部１１０と延長芯部１１２に追加開口部を形成する時
再びマスク層として使えるのに十分な厚さで付着するこ
とが重要である。
エッチング・プロセスを使って、コンデンサ２６の誘電
物質３０を露出するような部分の溝のカラー３２と溝キ
ャップ３４が除去される。以下に述べるように、カラー
３２とキャップ３４の除去の際、エッチ・マスク層１１
４もいくらか除去されることになるので、層１１４は、
芯部１１０と延長芯部１１２に追加開口部を形成する時
再びマスク層として使えるのに十分な厚さで付着するこ
とが重要である。
【００３４】プロセスの次ぎのステップとして、拡散域
２２とコンデンサ誘電体３０をつなげるようにストラッ
プ１３０が形成される。Ｐ＋ストラップを望むならば、
エッチ・マスク層１１４の上の開口部１２０と１２２に
Ｐ＋polyーSiの層が付着される（層１１４の上のＰ＋pol
yーSi の部分は図示していない）。もし必要なら、スト
ラップ１３０を形成するのに使われたＰ＋polyーSi層
を、この層が延長芯部として機能するに十分な厚さで付
着させることも可能であり、これにより、真性polyーSi
の延長芯部１１２とエッチ・マスク層１１４は不要にな
る。このような場合、芯部が前もってゲート・スタック
の上部表面にプレーナ化されていると前提して、比較的
薄い（３０nm) 窒化物の障壁層（図示していない）を
芯部１１０とゲート・スタック４０の上に付着させるこ
とも出来る。その次に、ストラップ１３０の付着に関連
して、Ｐ＋polyーSiの「延長」層を、例えば２００nmの
必要な厚さで窒化物層の上に付着させる。その後、第２
の開口部１４０をＰ＋polyーSi層を通し、芯部１１０の
中に形成することが出来る。このことは、開口部１４０
の形成についての説明と関連して以下に詳しく述べる。
２２とコンデンサ誘電体３０をつなげるようにストラッ
プ１３０が形成される。Ｐ＋ストラップを望むならば、
エッチ・マスク層１１４の上の開口部１２０と１２２に
Ｐ＋polyーSiの層が付着される（層１１４の上のＰ＋pol
yーSi の部分は図示していない）。もし必要なら、スト
ラップ１３０を形成するのに使われたＰ＋polyーSi層
を、この層が延長芯部として機能するに十分な厚さで付
着させることも可能であり、これにより、真性polyーSi
の延長芯部１１２とエッチ・マスク層１１４は不要にな
る。このような場合、芯部が前もってゲート・スタック
の上部表面にプレーナ化されていると前提して、比較的
薄い（３０nm) 窒化物の障壁層（図示していない）を
芯部１１０とゲート・スタック４０の上に付着させるこ
とも出来る。その次に、ストラップ１３０の付着に関連
して、Ｐ＋polyーSiの「延長」層を、例えば２００nmの
必要な厚さで窒化物層の上に付着させる。その後、第２
の開口部１４０をＰ＋polyーSi層を通し、芯部１１０の
中に形成することが出来る。このことは、開口部１４０
の形成についての説明と関連して以下に詳しく述べる。
【００３５】プロセスのこの段階においては、芯部１１
０の上に延長層を形成する技術のいかんにかかわらず、
Ｐ＋ストラップ１３０は主に拡散域２２の水平表面と接
点がある。即ち、基板２４の上部表面と交差する拡散域
２２の部分は、コンデンサ２６が形成されている開口部
２８と交差する拡散域２２の部分と偶然に接しているだ
けである。しかし、次に、拡散域２０と２２の不純物が
拡散して出され、外方拡散領域２０Ａと２２Ａが形成さ
れる（図４）。例えば、拡散域２０と２２が注入された
ほう素を使って形成されるとするなら、このような外方
拡散は高速の熱アニール・プロセス（thermal anneal p
rocess) 例えば、２ー３分間の摂氏９００度でのＲＴＡ
を使って行うことが出来る。この外方拡散の結果、Ｐ＋
ストラップ１３０は、外方拡散領域２２Ａが溝２８の側
壁と交差する部分と接することになる。
０の上に延長層を形成する技術のいかんにかかわらず、
Ｐ＋ストラップ１３０は主に拡散域２２の水平表面と接
点がある。即ち、基板２４の上部表面と交差する拡散域
２２の部分は、コンデンサ２６が形成されている開口部
２８と交差する拡散域２２の部分と偶然に接しているだ
けである。しかし、次に、拡散域２０と２２の不純物が
拡散して出され、外方拡散領域２０Ａと２２Ａが形成さ
れる（図４）。例えば、拡散域２０と２２が注入された
ほう素を使って形成されるとするなら、このような外方
拡散は高速の熱アニール・プロセス（thermal anneal p
rocess) 例えば、２ー３分間の摂氏９００度でのＲＴＡ
を使って行うことが出来る。この外方拡散の結果、Ｐ＋
ストラップ１３０は、外方拡散領域２２Ａが溝２８の側
壁と交差する部分と接することになる。
【００３６】このようにして、外方拡散の後、Ｐ＋スト
ラップ１３０は、拡散域の水平及び垂直両方向に交差す
るために、拡散域２０と２２と非常に強いストラップを
形成することになる。水平及び垂直両方向の接点が好都
合なのは、溝のコンデンサ２６を隣接するゲート・スタ
ックに対して位置決めする場合に（図１ー８に示したよ
うにゲート・スタック４０はコンデンサ２６のすぐ左に
位置している）、ストラップ１３０と拡散域２２との間
の電気的接続を維持しながら、比較的大きな水平方向の
位置ずれが許容出来る（図で示すように）からである。
従って、コンデンサ２６のすぐ左のゲート・スタック４
０の位置が拡散域２２の大部分をおおうような形でずれ
た（図から見て右に）としても、溝２８と交差する拡散
域の部分とストラップが垂直方向に接していることによ
り、ストラップ１３０と拡散域との間には確実な電気的
接点が保たれている。
ラップ１３０は、拡散域の水平及び垂直両方向に交差す
るために、拡散域２０と２２と非常に強いストラップを
形成することになる。水平及び垂直両方向の接点が好都
合なのは、溝のコンデンサ２６を隣接するゲート・スタ
ックに対して位置決めする場合に（図１ー８に示したよ
うにゲート・スタック４０はコンデンサ２６のすぐ左に
位置している）、ストラップ１３０と拡散域２２との間
の電気的接続を維持しながら、比較的大きな水平方向の
位置ずれが許容出来る（図で示すように）からである。
従って、コンデンサ２６のすぐ左のゲート・スタック４
０の位置が拡散域２２の大部分をおおうような形でずれ
た（図から見て右に）としても、溝２８と交差する拡散
域の部分とストラップが垂直方向に接していることによ
り、ストラップ１３０と拡散域との間には確実な電気的
接点が保たれている。
【００３７】図５で説明するように、本発明のプロセス
上の大きな次ぎのステップとして、芯部１１０に第２の
開口部１４０が形成される。第１の開口部１２０と同様
に、第２開口部１４０は、芯部１１０の下部に位置する
二つの構造物を互いにむすぶため、又は、芯部１１０の
下部に位置する構造物と芯部１１０の上部に位置する構
造物とをむすぶ為の接点の受け口として使うことが出来
る。しかし、以下に述べるように、第２開口部１４０の
ふさわしい使いかたは、拡散域と交差する接続間柱（co
ntact stud) の受け口になることである。
上の大きな次ぎのステップとして、芯部１１０に第２の
開口部１４０が形成される。第１の開口部１２０と同様
に、第２開口部１４０は、芯部１１０の下部に位置する
二つの構造物を互いにむすぶため、又は、芯部１１０の
下部に位置する構造物と芯部１１０の上部に位置する構
造物とをむすぶ為の接点の受け口として使うことが出来
る。しかし、以下に述べるように、第２開口部１４０の
ふさわしい使いかたは、拡散域と交差する接続間柱（co
ntact stud) の受け口になることである。
【００３８】開口部１４０を形成する前に、開口部１４
０が形成される上のエッチ・マスク層１１４に、先ずフ
オトレジスト層１４４を層１１４に付着させて、開口部
１４２が作られる。次ぎに、開口部１４２が形成される
層１１４の上にのるフオトレジスト層１４４に開口部１
４６が形成される。次ぎに、開口部１４２が開口部１４
６を通しフオトレジスト層１４４の中に、層１１４と延
長芯部１１２の間に適切な選択性を持つエッチング・プ
ロセスによって形成される。層１１４が酸化物で、延長
芯部１１２が真性polyーSiとすると、開口部１４２は例
えばＣＨＦ3/ＣＦ4/Ａｒ環境下でＲＩＥプロセスを使っ
て、延長芯部１１２で止めるようにして、形成すること
が出来る。その後、既知のウエット・ストリップ・プロ
セスを使って、層１１４からフオトレジスト層１４４が
はがされる。
０が形成される上のエッチ・マスク層１１４に、先ずフ
オトレジスト層１４４を層１１４に付着させて、開口部
１４２が作られる。次ぎに、開口部１４２が形成される
層１１４の上にのるフオトレジスト層１４４に開口部１
４６が形成される。次ぎに、開口部１４２が開口部１４
６を通しフオトレジスト層１４４の中に、層１１４と延
長芯部１１２の間に適切な選択性を持つエッチング・プ
ロセスによって形成される。層１１４が酸化物で、延長
芯部１１２が真性polyーSiとすると、開口部１４２は例
えばＣＨＦ3/ＣＦ4/Ａｒ環境下でＲＩＥプロセスを使っ
て、延長芯部１１２で止めるようにして、形成すること
が出来る。その後、既知のウエット・ストリップ・プロ
セスを使って、層１１４からフオトレジスト層１４４が
はがされる。
【００３９】次ぎに、開口部１４０が、開口部１４２を
通し、層１１４をマスクとして使って、延長芯部１１２
と芯部１１０に形成される。このような開口部は、上述
のように、開口部１２０を形成するのに使ったのと同様
のエッチングプロセスを使って形成される。エッチング
・プロセスは障壁層１００（開口部１４０の底部にあ
る）の図４の部所１４８に達するまで続く。部所１４８
は、エッチング・プロセスの高い選択性によってエッチ
ストップとして機能する。その後、上述したように、例
えば、障壁層１００の部所１２４を開口部１２０の底部
から除去したのと同じタイプのＲＩＥプロセスを用い
て、部所１４８が除去される。
通し、層１１４をマスクとして使って、延長芯部１１２
と芯部１１０に形成される。このような開口部は、上述
のように、開口部１２０を形成するのに使ったのと同様
のエッチングプロセスを使って形成される。エッチング
・プロセスは障壁層１００（開口部１４０の底部にあ
る）の図４の部所１４８に達するまで続く。部所１４８
は、エッチング・プロセスの高い選択性によってエッチ
ストップとして機能する。その後、上述したように、例
えば、障壁層１００の部所１２４を開口部１２０の底部
から除去したのと同じタイプのＲＩＥプロセスを用い
て、部所１４８が除去される。
【００４０】上述したが、Ｐ＋polyーSi「延長」層とそ
の下にある障壁層が延長芯部１１２とエッチ・マスク層
１１４の代わりに使われる時は、開口部１４０を形成す
るのにはわずかだが異なったプロセスがとられる。先ず
第一ステップとして、既知のフオトレジスト/マスク・
プロセスと、例えばＣｌ2/ＨＢｒ環境下のＲＩＥエッチ
ング・プロセスのようにＰ＋polyーSi を窒化物よりも有
意により速くエッチするエッチング・プロセスにを使っ
て、開口部（層１１４の開口部１４２と同様の）が、Ｐ
＋polyーSi「延長」層に形成される。次ぎに、例えば、
ＣＨＦ3/Ｏ2環境下のＲＩＥプロセスのように窒化物を
真性polyーSiよりも速くエッチするエッチング・プロセ
スを使って、芯部１１０を露出するように、開口部が、
薄い障壁層に形成される。上述のプロセスの後、開口部
１４０が芯部１１０に形成される。
の下にある障壁層が延長芯部１１２とエッチ・マスク層
１１４の代わりに使われる時は、開口部１４０を形成す
るのにはわずかだが異なったプロセスがとられる。先ず
第一ステップとして、既知のフオトレジスト/マスク・
プロセスと、例えばＣｌ2/ＨＢｒ環境下のＲＩＥエッチ
ング・プロセスのようにＰ＋polyーSi を窒化物よりも有
意により速くエッチするエッチング・プロセスにを使っ
て、開口部（層１１４の開口部１４２と同様の）が、Ｐ
＋polyーSi「延長」層に形成される。次ぎに、例えば、
ＣＨＦ3/Ｏ2環境下のＲＩＥプロセスのように窒化物を
真性polyーSiよりも速くエッチするエッチング・プロセ
スを使って、芯部１１０を露出するように、開口部が、
薄い障壁層に形成される。上述のプロセスの後、開口部
１４０が芯部１１０に形成される。
【００４１】必要であれば、この段階で、拡散域２０と
芯部１１０の上にある構造物をつなげる為に、開口部１
４０を接点で満たすことも出来る。しかし、本発明は後
述するように、芯部全体にまで伸びない無境界接点を形
成するために使われるのと、また、典型的なプロセスの
順序では開口部１４０に接点を付着させるのと同時にこ
の種の無境界接点も付着されるので、後述する次のステ
ップの間は開口部１４０は開けたままにして置く。
芯部１１０の上にある構造物をつなげる為に、開口部１
４０を接点で満たすことも出来る。しかし、本発明は後
述するように、芯部全体にまで伸びない無境界接点を形
成するために使われるのと、また、典型的なプロセスの
順序では開口部１４０に接点を付着させるのと同時にこ
の種の無境界接点も付着されるので、後述する次のステ
ップの間は開口部１４０は開けたままにして置く。
【００４２】芯部全体に伸びず、本発明に従って形成さ
れる接点の一つの例は例えば図６で示すようにゲート・
スタック４０ａのようなゲートへの接点である。そのよ
うな接点は、第３の開口部１６０（図６）を芯部１１０
と延長芯部１１２に作り、この開口部に接点を付着させ
ることによって形成することが出来る。開口部１６０は
第１開口部１２０と第２開口部１４０を形成したのと同
様のプロセスを使って形成出来る。開口部１６０を形成
するのに使えるステップを要約すると、フオトレジスト
層１６４に開口部１６２が形成され、層１６４はマスク
として層１１４に開口部１６６を形成するのに使われ
る。フオトレジスト層１６４をはずした後で、層１１４
は開口部１６０を形成する際のマスクとして使われる。
開口部１６０は、延長芯部１１２の真性polyーSiと窒化
物キャップ４４とゲート・スタック４０ａの側壁５０と
の間に十分な選択性があり、エッチング・プロセスがキ
ャップと側壁で止まるようなエッチング・プロセスを使
って形成される。適切なエッチング・プロセスには、例
えば、Ｃｌ2/ＨＢｒ環境下で延長芯部１１２をエッチン
グするＲＩＥがある。その後、窒化物キャップ４４と窒
化物側壁５０との部分が、ゲート・スタック４０ａの導
体層４２で止まるエッチング・プロセスを使って除去さ
れる。ゲート・スタック４０ａのキャップと側壁のこれ
らの部分を除去するのに適切なエッチング・プロセス
は、芯部１１０と延長芯部１１２が真性polyーSiからな
るなら、ＣＨＦ3/Ｏ2環境下でのＲＩＥエッチングであ
る。
れる接点の一つの例は例えば図６で示すようにゲート・
スタック４０ａのようなゲートへの接点である。そのよ
うな接点は、第３の開口部１６０（図６）を芯部１１０
と延長芯部１１２に作り、この開口部に接点を付着させ
ることによって形成することが出来る。開口部１６０は
第１開口部１２０と第２開口部１４０を形成したのと同
様のプロセスを使って形成出来る。開口部１６０を形成
するのに使えるステップを要約すると、フオトレジスト
層１６４に開口部１６２が形成され、層１６４はマスク
として層１１４に開口部１６６を形成するのに使われ
る。フオトレジスト層１６４をはずした後で、層１１４
は開口部１６０を形成する際のマスクとして使われる。
開口部１６０は、延長芯部１１２の真性polyーSiと窒化
物キャップ４４とゲート・スタック４０ａの側壁５０と
の間に十分な選択性があり、エッチング・プロセスがキ
ャップと側壁で止まるようなエッチング・プロセスを使
って形成される。適切なエッチング・プロセスには、例
えば、Ｃｌ2/ＨＢｒ環境下で延長芯部１１２をエッチン
グするＲＩＥがある。その後、窒化物キャップ４４と窒
化物側壁５０との部分が、ゲート・スタック４０ａの導
体層４２で止まるエッチング・プロセスを使って除去さ
れる。ゲート・スタック４０ａのキャップと側壁のこれ
らの部分を除去するのに適切なエッチング・プロセス
は、芯部１１０と延長芯部１１２が真性polyーSiからな
るなら、ＣＨＦ3/Ｏ2環境下でのＲＩＥエッチングであ
る。
【００４３】図７では、拡散接点(diffusion contact)
１７０とゲート接点１７２が開口部１４０と１６０にそ
れぞれ形成されている。このような接点は、例えば、は
じめにＴｉＮの下敷き(underlayer)１７４を付着し、そ
れから開口部の残りをタングステンの詰めもの１７６で
満たすことによって形成出来る。既知のＣＶＤ又は他の
プロセスがＴｉＮとタングステン物質を付着させるのに
使うことが出来る。典型的には、そのようなタングステ
ンの付着は二つのステップのプロセスで出来る。第１の
ステップは、ＳｉＨ4/ＷＦ6ガスを使い、第２のステッ
プはＷＦ6/Ｈ2ガスを使う。この技術に詳しい人は理解
出来るように、接点１７０と１７２を形成するのに半導
体物質は勿論他の物質も使うことが出来る。
１７０とゲート接点１７２が開口部１４０と１６０にそ
れぞれ形成されている。このような接点は、例えば、は
じめにＴｉＮの下敷き(underlayer)１７４を付着し、そ
れから開口部の残りをタングステンの詰めもの１７６で
満たすことによって形成出来る。既知のＣＶＤ又は他の
プロセスがＴｉＮとタングステン物質を付着させるのに
使うことが出来る。典型的には、そのようなタングステ
ンの付着は二つのステップのプロセスで出来る。第１の
ステップは、ＳｉＨ4/ＷＦ6ガスを使い、第２のステッ
プはＷＦ6/Ｈ2ガスを使う。この技術に詳しい人は理解
出来るように、接点１７０と１７２を形成するのに半導
体物質は勿論他の物質も使うことが出来る。
【００４４】その後、接点１７０と１７２は酸化エッチ
マスク層１１４で止まるＣＭＰプロセスを使ってプレー
ナ化されることが望ましい。
マスク層１１４で止まるＣＭＰプロセスを使ってプレー
ナ化されることが望ましい。
【００４５】図８に示すように、その後、プラグ１３０
は、ゲート・スタック構造４０の上部表面より低く凹状
になる。必要があれば、凹状のプラグ１３０はこの段階
で酸化物又は他の誘電物質でキャップをつけることも出
来るが、後述するように、後の工程までプラグにはキャ
ップをしない方が望ましい。
は、ゲート・スタック構造４０の上部表面より低く凹状
になる。必要があれば、凹状のプラグ１３０はこの段階
で酸化物又は他の誘電物質でキャップをつけることも出
来るが、後述するように、後の工程までプラグにはキャ
ップをしない方が望ましい。
【００４６】ここで、層１１４が、延長芯部１１２の真
性polyーSiで止まるようなエッチング・プロセスを使っ
て除去される。適切なエッチング・プロセスには、例え
ば、ＣＨＦ3/ＣＦ4/Ａｒ環境下で層１１４をエッチング
出来るＲＩＥがある。
性polyーSiで止まるようなエッチング・プロセスを使っ
て除去される。適切なエッチング・プロセスには、例え
ば、ＣＨＦ3/ＣＦ4/Ａｒ環境下で層１１４をエッチング
出来るＲＩＥがある。
【００４７】次に、芯部１１０と延長芯部１１２が、
(1)真性polyーSi、及び(2)障壁層１００の物質と接点１
７０と１７２の物質との間に高い選択性を持つエッチン
グ・プロセスを用いて除去される。ストラップ１３０が
Ｐ＋polyーSi からなり、上述したように酸化層のキャッ
プがついていないなら、真性polyーSiの芯部１１０と延
長芯部１１２は、イソプロピル・アルコール(isopropyl
alcohol:ＩＰＡ)に溶解した水酸化カリウム（potassiu
m hydroxide:ＫＯＨ) よりなるウエット・エッチを使
って除去することが出来る。ウエット・エッチはＨ
2Ｏ、ＫＯＨ、及びＩＰＡの溶液であり、ＫＯＨはＨ2Ｏ
に５ー２０％望むらくは約１０％のＫＯＨ（重量で）、
ＩＰＡはウエット・エッチ溶液に体積で０.５ー１０％
望むらくは約２％あるのが望ましい。
(1)真性polyーSi、及び(2)障壁層１００の物質と接点１
７０と１７２の物質との間に高い選択性を持つエッチン
グ・プロセスを用いて除去される。ストラップ１３０が
Ｐ＋polyーSi からなり、上述したように酸化層のキャッ
プがついていないなら、真性polyーSiの芯部１１０と延
長芯部１１２は、イソプロピル・アルコール(isopropyl
alcohol:ＩＰＡ)に溶解した水酸化カリウム（potassiu
m hydroxide:ＫＯＨ) よりなるウエット・エッチを使
って除去することが出来る。ウエット・エッチはＨ
2Ｏ、ＫＯＨ、及びＩＰＡの溶液であり、ＫＯＨはＨ2Ｏ
に５ー２０％望むらくは約１０％のＫＯＨ（重量で）、
ＩＰＡはウエット・エッチ溶液に体積で０.５ー１０％
望むらくは約２％あるのが望ましい。
【００４８】残っているエッチ液を例えばゆすぎ水のよ
うな適切な湿式洗浄(wet clean)によって除去した後、
固形の誘電層１８０が、芯部１１０と延長芯部１１２を
除去した後及びストラップ１３０の上のくぼんだ空間全
てを満たすような適切な厚さで付着される。誘電層１８
０に使われる物質は(1)ゲート・スタックと他の構造物
の間に存在する非常に小さい隙間を埋められる能力と、
(2)絶縁性と誘電性の特性とに基づいて選ぶべきであ
る。スピン・オン・ガラスを誘電層１８０として使うの
が望ましい。層１８０に使用出来る代わりの誘電物質に
はポリイミド、融和性の大きいＣＶＤ酸化物、リフロー
可能な酸化物、及びデップ・エッチ（depetches）があ
る。層１８０は、接点１７０と１７２の上部表面が層１
８０の上部表面から少し上に出るような厚さで付着され
ることが望ましい。
うな適切な湿式洗浄(wet clean)によって除去した後、
固形の誘電層１８０が、芯部１１０と延長芯部１１２を
除去した後及びストラップ１３０の上のくぼんだ空間全
てを満たすような適切な厚さで付着される。誘電層１８
０に使われる物質は(1)ゲート・スタックと他の構造物
の間に存在する非常に小さい隙間を埋められる能力と、
(2)絶縁性と誘電性の特性とに基づいて選ぶべきであ
る。スピン・オン・ガラスを誘電層１８０として使うの
が望ましい。層１８０に使用出来る代わりの誘電物質に
はポリイミド、融和性の大きいＣＶＤ酸化物、リフロー
可能な酸化物、及びデップ・エッチ（depetches）があ
る。層１８０は、接点１７０と１７２の上部表面が層１
８０の上部表面から少し上に出るような厚さで付着され
ることが望ましい。
【００４９】層１８０を付着することで本発明のプロセ
スを完了する。しかしこれに続くプロセス・ステップと
して、例えば(1)ＣＭＰや他の既知の手段によって誘電
層１８０をプレーナ化すること、及び(2)層１８０の上
にもう一つの誘電層（図示せず）を付着させ、層１８０
の上に付着された誘電層の接点１７０と１７２とをつな
げた金属をさらに付着させることを含めても良い。
スを完了する。しかしこれに続くプロセス・ステップと
して、例えば(1)ＣＭＰや他の既知の手段によって誘電
層１８０をプレーナ化すること、及び(2)層１８０の上
にもう一つの誘電層（図示せず）を付着させ、層１８０
の上に付着された誘電層の接点１７０と１７２とをつな
げた金属をさらに付着させることを含めても良い。
【００５０】本発明に関する上記の説明では、芯部に逐
次的に三つの異なる開口部を形成する時の芯部１１０の
用途を述べた。しかし、プロセスの必要に応じて、芯部
にはより多くまたはより少ない数の開口部が形成されて
も良いことを理解されたい。
次的に三つの異なる開口部を形成する時の芯部１１０の
用途を述べた。しかし、プロセスの必要に応じて、芯部
にはより多くまたはより少ない数の開口部が形成されて
も良いことを理解されたい。
【００５１】
【発明の効果】本発明は、以上に説明したように、エッ
チングの速度が十分異なる物質を使って、無境界接点を
形成する方法であり、適切なエッチ選択性により、実用
的で、制御可能で、製造原理上も使用可能な方法を提供
するものである。
チングの速度が十分異なる物質を使って、無境界接点を
形成する方法であり、適切なエッチ選択性により、実用
的で、制御可能で、製造原理上も使用可能な方法を提供
するものである。
【図１】本発明の第１ステップのプロセスを加える前
の、以前から存在する集積回路で本発明のプロセスと関
連して使われる構造の断面図を示す。
の、以前から存在する集積回路で本発明のプロセスと関
連して使われる構造の断面図を示す。
【図２】図１と同様だが、以前から存在する構造物の間
及び上部に付着された芯部、延長芯部及びエッチ・マス
ク層を示す。
及び上部に付着された芯部、延長芯部及びエッチ・マス
ク層を示す。
【図３】図２と同様だが、芯部、延長芯部及びエッチ・
マスク層に形成された第１開口部を示す。
マスク層に形成された第１開口部を示す。
【図４】図３と同様だが、第１開口部に形成された相互
接続ストラップを示す。
接続ストラップを示す。
【図５】図４と同様だが、芯部、延長芯部及びエッチ・
マスク層に形成された第２開口部を示す。
マスク層に形成された第２開口部を示す。
【図６】図５と同様だが、芯部、延長芯部及びエッチ・
マスク層に形成された第３開口部を示す。
マスク層に形成された第３開口部を示す。
【図７】図６と同様だが、第２及び第３開口部に形成さ
れた接点を示す。
れた接点を示す。
【図８】図７と同様だが、芯部、延長芯部及びエッチ・
マスク層が除去され、固形の誘電物質で満たされた芯部
及び延長芯部を示す。
マスク層が除去され、固形の誘電物質で満たされた芯部
及び延長芯部を示す。
２０、２２ 拡散域 ２０Ａ，２２Ａ 外方拡散領域 ２４ 基板 ２６ 溝型コンデンサ ２８ 溝 ３０ 誘電物質 ３２ 酸化物カラー ３４ 溝キャップ ４０ ゲートスタック ４２ 誘電性物質の層 ４４ 誘電性のキャップ ５０ 窒化物の側壁スペーサ １００ 障壁層 １１０ 芯部 １１２ 延長芯部 １１４ エッチ・マスク層 １２０、１４０、１６０ 開口部 １３０ ストラップ（接点） １４４、１６４ フオトレジスト層 １７０、１７２ 接点 １８０ 誘電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カーター ウエリング カーンタ アメリカ合衆国 05446 バーモント州 コルチェスター グランドビユウ ロード （番地なし) (72)発明者 ドナルド マックアルパイン ケニー アメリカ合衆国 05482 バーモント州 シェルブーン バーチ ロード 18 (72)発明者 マイケル リン カーボー アメリカ合衆国 04565 バーモント州 ジェリコ アップルトリー レイン ３ (72)発明者 ハワード スミス ランヂス アメリカ合衆国 05489 バーモント州 アンダーヒル マウンテン ビユウ ロー ド アールアール２ ボックス 1475 (72)発明者 ブライアン ジョン マッケスニー アメリカ合衆国 05401 バーモント州 バーリントン イース アレン パークウ エイ 429 (72)発明者 ポール パリース アメリカ合衆国 12590 ニューヨーク州 ワッピンジャーズ フオールズ タング ルウッド ドライブ 32 (72)発明者 ローズマリー アン プレビテイーケリー アメリカ合衆国 05477 バーモント州 リッチモンド アールディー １ ボック ス 213ー７ (72)発明者 ジョン フランシス レムベツキ アメリカ合衆国 78764 テキサス州 オ ーステイン ドーソンロード 514 アパ ートメント114
Claims (6)
- 【請求項１】 基板に芯部を形成し、上記芯部の第１の
部分を除去して第１の開口部を形成し、上記開口部に導
体物質を付着させ、上記芯部の第２の部分を除去して、
第２の開口部を形成し、上記芯部を除去し固形の誘電物
質で置き換えることを含む半導体装置の製造方法。 - 【請求項２】 上記芯部が選択された物質よりなり、さ
らに上記芯部を除去する方法が上記第１開口部に付着さ
れた導体物質よりも速い速度で上記選択された物質を除
去するエッチング・プロセスからなる請求項１に記載の
方法。 - 【請求項３】 真性polyーSiと誘電物質の間に高い選択
性を持つ異方性ドライ・エッチを用いて上記芯部に第１
及び第２の開口部を形成する請求項１に記載の方法。 - 【請求項４】 上記芯部が真性polyーSiからなり、上記
導体物質がＰ＋polyーSiからなり、上記エッチング・プ
ロセスがＨ2Ｏ、ＫＯＨ及びＩＰＡの溶液からなるウエ
ット・エッチである請求項２に記載の方法。 - 【請求項５】 上記基板に上記芯部を形成する前に、上
記芯部に上記第１及び第２の開口部が形成される部所の
下に位置するように上記基板の上に障壁層物質を付着さ
せ、上記障壁層物質は選択されたエッチング・プロセス
により上記芯部とは異なる速さでエッチングされる請求
項１に記載の方法。 - 【請求項６】 上記障壁層が窒化シリコンよりなり、上
記芯部は真性多結晶質シリコンよりなり、上記エッチン
グ・プロセスは窒化シリコンより真性多結晶質シリコン
をより速く除去するＲＩＥエッチングのプロセスである
請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/946,993 US5466636A (en) | 1992-09-17 | 1992-09-17 | Method of forming borderless contacts using a removable mandrel |
| US07/946,993 | 1992-09-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295876A true JPH06295876A (ja) | 1994-10-21 |
Family
ID=25485317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5219207A Pending JPH06295876A (ja) | 1992-09-17 | 1993-08-12 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5466636A (ja) |
| EP (1) | EP0588009A3 (ja) |
| JP (1) | JPH06295876A (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE269588T1 (de) * | 1993-02-04 | 2004-07-15 | Cornell Res Foundation Inc | Mikrostrukturen und einzelmask, einkristall- herstellungsverfahren |
| US5731218A (en) * | 1993-11-02 | 1998-03-24 | Siemens Aktiengesellschaft | Method for producing a contact hole to a doped region |
| JP2993339B2 (ja) * | 1993-12-03 | 1999-12-20 | ヤマハ株式会社 | 半導体装置の製造方法 |
| JP3256084B2 (ja) * | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| US5858875A (en) * | 1995-02-03 | 1999-01-12 | National Semiconductor Corporation | Integrated circuits with borderless vias |
| US5656543A (en) * | 1995-02-03 | 1997-08-12 | National Semiconductor Corporation | Fabrication of integrated circuits with borderless vias |
| US5757077A (en) * | 1995-02-03 | 1998-05-26 | National Semiconductor Corporation | Integrated circuits with borderless vias |
| CN1079578C (zh) * | 1995-03-04 | 2002-02-20 | 现代电子产业株式会社 | 半导体器件中接触的形成方法 |
| US6066555A (en) | 1995-12-22 | 2000-05-23 | Cypress Semiconductor Corporation | Method for eliminating lateral spacer erosion on enclosed contact topographies during RF sputter cleaning |
| US6242321B1 (en) * | 1996-04-23 | 2001-06-05 | International Business Machines Corporation | Structure and fabrication method for non-planar memory elements |
| US5767012A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of forming a recessed interconnect structure |
| US5885856A (en) * | 1996-08-21 | 1999-03-23 | Motorola, Inc. | Integrated circuit having a dummy structure and method of making |
| US5891799A (en) * | 1997-08-18 | 1999-04-06 | Industrial Technology Research Institute | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates |
| US6069390A (en) | 1998-01-15 | 2000-05-30 | International Business Machines Corporation | Semiconductor integrated circuits with mesas |
| US6177299B1 (en) | 1998-01-15 | 2001-01-23 | International Business Machines Corporation | Transistor having substantially isolated body and method of making the same |
| TW375806B (en) * | 1998-03-05 | 1999-12-01 | United Microelectronics Corp | Process for preparing self-align contact window |
| US6080620A (en) * | 1998-06-03 | 2000-06-27 | Vanguard International Semiconductor Corporation | Method for fabricating interconnection and capacitors of a DRAM using a simple geometry active area, self-aligned etching, and polysilicon plugs |
| US6037620A (en) * | 1998-06-08 | 2000-03-14 | International Business Machines Corporation | DRAM cell with transfer device extending along perimeter of trench storage capacitor |
| US6020255A (en) * | 1998-07-13 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company | Dual damascene interconnect process with borderless contact |
| US6222218B1 (en) * | 1998-09-14 | 2001-04-24 | International Business Machines Corporation | DRAM trench |
| US6083827A (en) * | 1998-12-15 | 2000-07-04 | United Microelectronics Corp. | Method for fabricating local interconnect |
| DE19907174C1 (de) * | 1999-02-19 | 2000-09-14 | Siemens Ag | Verfahren zum Herstellen einer DRAM-Zelle mit einem Grabenkondensator |
| US6016011A (en) * | 1999-04-27 | 2000-01-18 | Hewlett-Packard Company | Method and apparatus for a dual-inlaid damascene contact to sensor |
| US6225211B1 (en) | 1999-04-29 | 2001-05-01 | Industrial Technology Research Institute | Method for making stacked and borderless via structures on semiconductor substrates for integrated circuits |
| US6294823B1 (en) * | 1999-05-12 | 2001-09-25 | Intel Corporation | Integrated circuit with insulating spacers separating borderless contacts from the well |
| US6162722A (en) * | 1999-05-17 | 2000-12-19 | United Microelectronics Corp. | Unlanded via process |
| US6225225B1 (en) | 1999-09-09 | 2001-05-01 | Chartered Semiconductor Manufacturing Ltd. | Method to form shallow trench isolation structures for borderless contacts in an integrated circuit |
| US6372573B2 (en) * | 1999-10-26 | 2002-04-16 | Kabushiki Kaisha Toshiba | Self-aligned trench capacitor capping process for high density DRAM cells |
| US6380063B1 (en) | 2000-03-01 | 2002-04-30 | International Business Machines Corporation | Raised wall isolation device with spacer isolated contacts and the method of so forming |
| US6534389B1 (en) * | 2000-03-09 | 2003-03-18 | International Business Machines Corporation | Dual level contacts and method for forming |
| US6369419B1 (en) * | 2000-06-23 | 2002-04-09 | International Business Machines Corporation | Self-aligned near surface strap for high density trench DRAMS |
| JP4651169B2 (ja) * | 2000-08-31 | 2011-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6350649B1 (en) | 2000-10-30 | 2002-02-26 | Samsung Electronics Co., Ltd. | Bit line landing pad and borderless contact on bit line stud with etch stop layer and manufacturing method thereof |
| US6518671B1 (en) | 2000-10-30 | 2003-02-11 | Samsung Electronics Co. Ltd. | Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof |
| US6787906B1 (en) | 2000-10-30 | 2004-09-07 | Samsung Electronics Co., Ltd. | Bit line pad and borderless contact on bit line stud with localized etch stop layer formed in an undermined region |
| US6576507B1 (en) | 2000-11-14 | 2003-06-10 | International Business Machines Corporation | Selectively removable filler layer for BiCMOS process |
| US6620526B1 (en) * | 2000-11-27 | 2003-09-16 | Horng-Huei Tseng | Method of making a dual damascene when misalignment occurs |
| US6642584B2 (en) * | 2001-01-30 | 2003-11-04 | International Business Machines Corporation | Dual work function semiconductor structure with borderless contact and method of fabricating the same |
| US20030194877A1 (en) * | 2002-04-16 | 2003-10-16 | Applied Materials, Inc. | Integrated etch, rinse and dry, and anneal method and system |
| JP2004134521A (ja) * | 2002-10-09 | 2004-04-30 | Rohm Co Ltd | 半導体装置の製造方法 |
| US20050172976A1 (en) * | 2002-10-31 | 2005-08-11 | Newman Deborah J. | Electrically heated cigarette including controlled-release flavoring |
| DE102004019786B3 (de) * | 2004-04-23 | 2005-09-01 | Infineon Technologies Ag | Verfahren zum Herstellen einer ersten Kontaktlochebene eines Speicherbausteins |
| US7780862B2 (en) * | 2006-03-21 | 2010-08-24 | Applied Materials, Inc. | Device and method for etching flash memory gate stacks comprising high-k dielectric |
| US8722547B2 (en) * | 2006-04-20 | 2014-05-13 | Applied Materials, Inc. | Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries |
| US7888723B2 (en) * | 2008-01-18 | 2011-02-15 | International Business Machines Corporation | Deep trench capacitor in a SOI substrate having a laterally protruding buried strap |
| US8569168B2 (en) | 2012-02-13 | 2013-10-29 | International Business Machines Corporation | Dual-metal self-aligned wires and vias |
| US8860135B2 (en) | 2012-02-21 | 2014-10-14 | United Microelectronics Corp. | Semiconductor structure having aluminum layer with high reflectivity |
| US20150035064A1 (en) * | 2013-08-01 | 2015-02-05 | International Business Machines Corporation | Inverse side-wall image transfer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334539A (ja) * | 1989-06-26 | 1991-02-14 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3930857A (en) * | 1973-05-03 | 1976-01-06 | International Business Machines Corporation | Resist process |
| US3909325A (en) * | 1974-06-28 | 1975-09-30 | Motorola Inc | Polycrystalline etch |
| US4359816A (en) * | 1980-07-08 | 1982-11-23 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits |
| DE3681490D1 (de) * | 1985-04-01 | 1991-10-24 | Nec Corp | Dynamische speicheranordnung mit wahlfreiem zugriff mit einer vielzahl von eintransistorspeicherzellen. |
| US4702792A (en) * | 1985-10-28 | 1987-10-27 | International Business Machines Corporation | Method of forming fine conductive lines, patterns and connectors |
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| US4944682A (en) * | 1988-10-07 | 1990-07-31 | International Business Machines Corporation | Method of forming borderless contacts |
| US4910155A (en) * | 1988-10-28 | 1990-03-20 | International Business Machines Corporation | Wafer flood polishing |
| US5120677A (en) * | 1989-03-23 | 1992-06-09 | Oki Electric Industry Co., Ltd. | Method for making a semiconductor device by doping with arsenic, of at least 25 wt. % into a polysilicon layer |
| JPH0770617B2 (ja) * | 1989-05-15 | 1995-07-31 | 株式会社東芝 | 半導体記憶装置 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| US5021121A (en) * | 1990-02-16 | 1991-06-04 | Applied Materials, Inc. | Process for RIE etching silicon dioxide |
-
1992
- 1992-09-17 US US07/946,993 patent/US5466636A/en not_active Expired - Fee Related
-
1993
- 1993-07-12 EP EP93111136A patent/EP0588009A3/en not_active Withdrawn
- 1993-08-12 JP JP5219207A patent/JPH06295876A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334539A (ja) * | 1989-06-26 | 1991-02-14 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0588009A3 (en) | 1994-12-14 |
| US5466636A (en) | 1995-11-14 |
| EP0588009A2 (en) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06295876A (ja) | 半導体装置の製造方法 | |
| US6165889A (en) | Process for forming trenches and contacts during the formation of a semiconductor memory device | |
| US4634496A (en) | Method for planarizing the surface of an interlayer insulating film in a semiconductor device | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| US4876217A (en) | Method of forming semiconductor structure isolation regions | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US5385861A (en) | Planarized trench and field oxide and poly isolation scheme | |
| US6268252B1 (en) | Method of forming self-aligned contact pads on electrically conductive lines | |
| US5262346A (en) | Nitride polish stop for forming SOI wafers | |
| US6121146A (en) | Method for forming contact plugs of a semiconductor device | |
| US6329281B1 (en) | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| US6228770B1 (en) | Method to form self-sealing air gaps between metal interconnects | |
| US5981376A (en) | Method of forming viahole | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| US6566236B1 (en) | Gate structures with increased etch margin for self-aligned contact and the method of forming the same | |
| US6236091B1 (en) | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide | |
| US6107191A (en) | Method of creating an interconnect in a substrate and semiconductor device employing the same | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US5933718A (en) | Method for electrostatic discharge protection through electric field emission | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| KR100427856B1 (ko) | 기판내의 트렌치를 채우기 위한 방법 | |
| US5077236A (en) | Method of making a pattern of tungsten interconnection | |
| US6680537B1 (en) | Semiconductor device having a dual damascene interconnect structure and method for manufacturing same |