JPH06291255A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06291255A
JPH06291255A JP6022340A JP2234094A JPH06291255A JP H06291255 A JPH06291255 A JP H06291255A JP 6022340 A JP6022340 A JP 6022340A JP 2234094 A JP2234094 A JP 2234094A JP H06291255 A JPH06291255 A JP H06291255A
Authority
JP
Japan
Prior art keywords
nitride film
film
semiconductor device
capacitor
ozone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6022340A
Other languages
English (en)
Inventor
Jae-Hong Ko
在 弘 高
Chang-Suk Kang
昌 錫 姜
Ki-Won Kwon
奇 元 權
Yong-Bin Sun
ヨン−ビン スン、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06291255A publication Critical patent/JPH06291255A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 窒化膜を備える半導体装置の特性を改善させ
ることのできる半導体装置の製造方法、及び、膜質が改
善された窒化膜を備える半導体装置を提供すること。 【構成】 半導体装置の窒化膜２３にオゾン処理する工
程を備え、好ましくは前記オゾン処理工程は、前記窒化
膜に２５６nmあるいは１８５nmの紫外線を照射しなが
ら、５０〜３００ｇ／nm3 のオゾン濃度、２００℃〜５
００℃の基板温度の範囲で、０．１〜１００分の間、実
施する。また、オゾン処理された窒化膜２３´の上部あ
るいは上下部に酸化膜２４，２４ｂ，２４ａを備えるこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に大容量メモリ素子のコンデンサー
の特性を向上させることのできる半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】近頃、半導体製造技術の発達とメモリ素
子の応用分野が拡張されることによって大容量のメモリ
素子の開発が進歩してきており、特に１個のメモリセル
を１個のコンデンサーと１個のトランジスタとから構成
することにより、高集積化に有利なＤＲＡＭ(Dynamic R
andom Access Memory)の項目に値する発展が成ってき
た。
【０００３】このＤＲＡＭの開発は、３年に４倍の高集
積化を達成するようになり、現在ＤＲＡＭの集積度は４
ＭｂのＤＲＡＭが量産段階に入って、１６Ｍｂと６４Ｍ
ｂは量産に向って速い速度で開発が進行中であり、６４
Ｍｂ及び２５６Ｍｂは開発のための研究が活発に進行さ
れている。
【０００４】このような半導体メモリ装置は、情報の読
み出しと貯蔵のために大きな静電容量を有していなけれ
ばならないが、集積度が４倍増加するとき、チップの面
積が１．４倍に増加し、相対的にメモリセルの面積は１
／３に減少する。このような状態のなかで、既存のコン
デンサーの構造としては限定された面積内から十分に大
きなセルキャパシタンスを確保することができない。
【０００５】従って、小さな面積内でより大きなキャパ
シタンスを得るための方法の研究が要求されている。前
記方法としては、一般に次の３種に分けられる。すなわ
ち、一番目としては誘電体膜の厚さの減少、二番目とし
てはコンデンサーの有効面積の増加、三番目としては誘
電常数が大きな物質の使用である。
【０００６】この中で、三番目の誘電常数が大きな物質
を使う場合、メモリ素子の集積度の増加にともなう小さ
なメモリセルの面積内に大きな誘電容量を確保するため
に、高誘電物質や強誘電物質をコンデンサー用の誘電体
膜として使うとか、誘電体膜の構造を通常的に使われて
きた酸化膜の単一層の構造から、窒化膜／酸化膜(Nitri
de/Oxide; 以下ＮＯという）構造、あるいは酸化膜／窒
化膜／酸化膜(Oxide/Nitride/Oxide; 以下ＯＮＯとい
う）構造などに変更して使うことが実行される。
【０００７】図６（ａ）及び図６（ｂ）は、従来ＮＯ構
造の誘電体膜を備えたコンデンサーの形成方法を示す工
程順序図である。
【０００８】図６（ａ）は、誘電体膜１３の形成状況を
示したもので、コンデンサーの第１電極として使われる
第１導電層１０（例えば、不純物がドーピングされた多
結晶シリコン）を表面のみ窒化させたあと、低圧化学気
相蒸着(Low Pressure Chemical Vapor Deposition;以下
ＬＰＣＶＤという）法で２０Å〜２００Åの厚さを持つ
窒化膜１３ａを形成し、前記窒化膜１３ａを酸化させて
１０Å〜２００Å程度の酸化膜１３ｂと残留窒化膜１３
ａとを形成し、窒化膜／酸化膜構造の誘電体膜１３を形
成する。このとき、前記酸化膜１３ｂを形成することに
必要な温度は８５０℃程度である。
【０００９】図６（ｂ）は、図６（ａ）の工程後、前記
酸化膜１３ｂの上にコンデンサーの第２電極として使わ
れる第２導電層１５、例えば、不純物がドーピングされ
た多結晶シリコンを５０Å〜５０００Å程度の厚さで形
成することにより、コンデンサーの製造を完成する工程
を示す。
【００１０】前述したごとき、ＮＯ構造の誘電体膜を備
えたコンデンサーの製造方法で使われる窒化膜は、誘電
常数が約７であるから、酸化膜の誘電常数３．８に比べ
て誘電常数が大きな長点があるが、前記窒化膜の形成の
時、ＬＰＣＶＤの塗布の特性のため膜質自体がピンホー
ルや結晶欠陥または不純物による欠陥などを含むように
なる。
【００１１】従って、膜の質が落ちるようになり、漏洩
電流が大きいので前記窒化膜の塗布後にこの窒化膜の表
面を酸化させてＮＯ構造の誘電体膜を使うことになる。
このような従来の技術は８５０℃程度にて３０分の酸化
過程を必ず経なければならない欠点を有している。これ
により、半導体メモリ素子が高集積化されることにより
要求される浅い接合の形成を難しくする。
【００１２】また、従来の技術は、ＮＯ構造の誘電体膜
の有効酸化膜の厚さＴOXについて、約４０Åがその限界
と知られているので、２５６Ｍｂ以上の高集積メモリ素
子にＮＯ構造の誘電体膜を適用することにはコンデンサ
ーの構造が３次元的に複雑にならなければならない問題
点が発生する。
【００１３】
【発明が解決しようとする課題】従って、この発明の目
的は、窒化膜を備える半導体装置の特性を改善させるこ
とのできる半導体装置の製造方法を提供することにあ
る。
【００１４】この発明の他の目的は、膜質が改善された
窒化膜を備える半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、窒化膜を備える半導体装置において、
前記窒化膜は、オゾン処理された窒化膜であることを特
徴とする。
【００１６】この半導体装置において、前記窒化膜の上
部あるいは上下部に、酸化膜を備えるようにすることが
できる。
【００１７】また、別の本発明は、窒化膜を備える半導
体装置の製造方法において、前記窒化膜にオゾン処理す
る工程を備えることを特徴とする。
【００１８】この方法において、前記オゾン処理工程
は、前記窒化膜に２５６nmあるいは１８５nmの紫外線を
照射しながら５０〜３００ｇ／nm3 のオゾン濃度、２０
０℃〜５００℃の基板温度の範囲で、０．１〜１００分
の間、実施することが好ましい。また前記オゾン処理の
工程後、前記窒化膜の上に酸化膜を形成する工程をさら
に備えたり、また前記窒化膜の下部に酸化膜を形成する
工程をさらに備えるようにすることができる。
【００１９】
【作用】上記構成の半導体装置およびその製造方法にお
ける窒化膜へのオゾン処理により、酸素ラジカルが窒化
膜内に拡散して窒化膜の空孔を置換して安定化するた
め、窒化膜の膜質が改善される。
【００２０】
【実施例】以下、添付した図面を参照してこの発明によ
る半導体装置及びその製造方法による望ましい一実施例
を詳細に説明する。
【００２１】図１（ａ）乃至図１（ｃ）は、この発明に
よるコンデンサー形成方法の一実施例を示す工程順序図
である。窒化膜２３の形成工程を示す図１（ａ）に示す
ように、例えば素材として面抵抗が１０Ω〜１００Ω／
□である不純物がドーピングされた多結晶シリコンが用
いられる第１導電層２０が、コンデンサーの第１電極と
して用いられるために、５０Å〜５０００Å程度の厚さ
で形成される。
【００２２】続いて、前記第１導電層２０となる多結晶
シリコンの表面部のみを窒化させ、ＬＰＣＶＤ法で２０
Å〜２００Å厚さの窒化膜２３を塗布する。
【００２３】次に、図１（ｂ）に示すように、前記図１
（ａ）の工程以後、前記窒化膜に２５６nmあるいは１８
５nmの紫外線を照射しながら５０〜３００ｇ／nm3 のオ
ゾン濃度、２００℃〜４００℃の基板温度の範囲で、
０．１〜１００分の間、オゾン処理を実施する。ここ
で、説明符号２３’は、オゾン処理された窒化膜を示
す。
【００２４】前記図１（ｂ）の工程以後、図１（ｃ）に
示すように、結果物の全面にコンデンサーの第２電極と
して使われる第２導電層２５、例えば不純物がドーピン
グされた多結晶シリコンを形成し、コンデンサーの製作
を完成する。
【００２５】ここで、前記窒化膜においてのオゾンの効
果を見ると次の通りである。先ず、下記の式で見るごと
く、オゾンは２００℃〜３００℃の温度で紫外線により
分解されて酸素ラジカルを形成する（第２６回ＶＬＳＩ
ＦＯＲＵＭ，東京濃大工学部，「光ＣＶＤによるＴａ
2 Ｏ5 膜の形成と活性酸素Ａｎｎｅａｌ」の文献に開示
された）。
【００２６】Ｏ2 ＋ｈｖ（１８５nm）→Ｏ（3 Ｐ）＋Ｏ
（3 Ｐ） Ｏ（3 Ｐ）＋Ｏ2 ＋Ｏ2 →1 Ｏ3 ＋Ｏ2 Ｏ2 ＋ｈｖ（２５４nm）→Ｏ（1 Ｄ）＋Ｏ（1 △） ＬＰＣＶＤ法により蒸着された前記Ｔａ2 Ｏ5 膜の場合
には、タンタルＴａが豊富な状態で存在し、酸素の空孔
があるようになり、これが漏洩電流形成に寄与する。上
記式により生成された酸素ラジカルＯ（1 Ｄ）などがＴ
ａ2 Ｏ5 膜内に拡散して酸素の空孔を治癒する役割をす
る。この場合、酸素ラジカルは非常に反応性が大きいの
で、２００℃〜３００℃の温度でもＴａ2 Ｏ5 膜の膜質
を顕著に改善させることがShinrikiなどの研究で明らか
である(H.Shinriki etal. Proc. 46th Annu. Dev. Res.
Conf., IEEE III A-7, 1988 文献参照）。
【００２７】このようなオゾンの効果を窒化膜の場合で
も考えることもできる。ところで、窒化膜のピンホール
は、窒化膜の塗布過程から生じる欠陥または窒化膜の非
化学量論性により生成された窒化膜ＳｉＮｘの構造から
シリコンＳｉあるいは窒素Ｎの空孔などが集まって形成
されたと見ることができる。
【００２８】このような窒化膜の空孔あるいは欠陥など
が捕獲位置になって窒化膜の漏洩電流を増加させる役割
をするという事実は‘Physics of Semiconductor Devic
es’pp. ４０２〜４０７を参考すれば知られる。
【００２９】このピンホールは、窒化膜の他の部分より
は酸素の拡散係数が大きく、活性化されている。したが
って、オゾン処理の過程中に酸素ラジカルが窒化膜内に
拡散して窒化膜の空孔を置換して安定化する役割をする
と見ることができ、窒化膜の膜質を改善することができ
る。
【００３０】前述した一実施例では、コンデンサーの誘
電体膜としてオゾン処理された窒化膜のみを単一層に形
成したが、他の実施例として図２に示されたごとく、前
記オゾン処理された窒化膜２３’上に酸化膜２４を形成
することにより、オゾン処理された窒化膜／酸化膜構造
の誘電体膜を形成することもでき、また酸化膜／窒化膜
／酸化膜の三層構造の誘電体膜を形成することも可能で
ある。ここで、前記酸化膜２４の形成方法は、従来の一
般的なＮＯ構造の酸化膜の形成方法と同様である。
【００３１】図３は、この発明によるコンデンサー形成
方法のその他の実施例を通じて形成されたコンデンサー
の構造を示す断面図である。図３に示されたごとく、オ
ゾン処理された窒化膜２３’の上部及び下部に酸化膜２
４ａ，２４ｂを配置することにより、酸化膜／窒化膜／
酸化膜の三層構造の誘電体膜を形成することも可能であ
る。
【００３２】その他の実施例として、窒化膜が保護膜と
して使われる場合、窒化膜内の欠陥は水分あるいはその
他不純物などを吸着しやすく汚染通路の役割をすること
ができるため、この場合にも窒化膜の塗布後にオゾン処
理を実施すれば、保護特性を改善できる。
【００３３】なお、この発明は、コンデンサーの誘電体
膜及び半導体装置の保護膜にのみ適用することに止ら
ず、この発明の『空孔を埋めて安定化する』という技術
的思想が限定する全範囲内へ拡張して適用できることは
言うまでもない。
【００３４】図４（ａ），（ｂ）は、この発明の実施例
を通じて形成されたコンデンサーの電流密度−印加電界
の関係Ｊ−Ｅ曲線を示すグラフで、図５は図４に示され
たそれぞれのＪ−Ｅ曲線のオゾン処理工程の条件を示す
図表である。ここで、図４に示す結果は、窒化膜を７０
±５Åの厚さで塗布した場合である。
【００３５】図４及び図５を見ると、窒化膜にオゾン処
理工程のみを実施した場合の漏洩電流と破壊電圧は、従
来の窒化膜上に酸化膜を形成した場合に近い水準の値を
示す（従来方法によるＮＯ構造コンデンサーの漏洩電流
の曲線は前記図５の，番と類似な値である）。
【００３６】一方、オゾン処理された窒化膜上に従来の
方法と同様な条件下で酸化膜を形成した場合には、２〜
３桁の漏洩電流減少が現れ、破壊電圧は約２ＭＶ／cmが
増加することが知られる。
【００３７】従って、この発明のオゾン処理の工程は、
窒化膜を誘電体膜に使うコンデンサーの電気的な特性を
改善させることに大きな効果があることが知られる。
【００３８】
【発明の効果】以上のように、この発明に係る製造方法
によれば、良好な膜質を有する窒化膜を低温にてオゾン
処理工程を通じて形成することができ、従来のＮＯ構造
のように酸化膜の形成のための酸化工程なしで漏洩電流
の少ない良質のコンデンサーを形成することができる。
【００３９】また、前記オゾン処理の工程を実施した
後、従来の方法のような酸化膜の形成工程を進行すれ
ば、従来のＮＯ構造に比べて漏洩電流が顕著に減少する
だけでなく破壊電圧が増加してＮＯ構造誘電体膜の薄膜
化の限界を一層低めることができる。
【図面の簡単な説明】
【図１】図１（ａ）〜図１（ｃ）はこの発明によるコン
デンサー形成方法の一実施例を示す断面図である。
【図２】この発明によるコンデンサー形成方法の他の実
施例を通じて形成されたコンデンサーの構造を示す断面
図である。
【図３】この発明によるコンデンサー形成方法の図２で
示したものとまた別の実施例を通じて形成されたコンデ
ンサーの構造を示す断面図である。
【図４】図４（ａ）及び図４（ｂ）はこの発明の実施例
を通じて形成されたコンデンサーの電流密度−印加電
界、Ｊ−Ｅ曲線を示すグラフである。
【図５】前記図４に示されたそれぞれのＪ−Ｅ曲線のオ
ゾン処理の工程条件を示す図表である。
【図６】図６（ａ）及び図６（ｂ）は従来のＮＯ(Nitri
de/Oxide) 構造の誘電体膜を備えたコンデンサーの主要
部断面図である。
【符号の説明】
２０ 第１導電層 ２３ 窒化膜 ２３´ 窒化膜 ２４，２４ｂ，２４ａ 酸化膜 ２５ 第２導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スン、 ヨン−ビン 大韓民国京畿道水原市長安区牛満洞現代ア パートメント19棟501号

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 窒化膜を備える半導体装置において、前
    記窒化膜は、オゾン処理された窒化膜であることを特徴
    とする半導体装置。
  2. 【請求項２】 前記窒化膜の上部あるいは上下部に酸化
    膜を備えることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 窒化膜を備える半導体装置の製造方法に
    おいて、前記窒化膜にオゾン処理する工程を備えること
    を特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記オゾン処理工程は、前記窒化膜に２
    ５６nmあるいは１８５nmの紫外線を照射しながら、５０
    〜３００ｇ／nm3 のオゾン濃度、２００℃〜５００℃の
    基板温度の範囲で、０．１〜１００分の間、実施するこ
    とを特徴とする請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記オゾン処理の工程後、前記窒化膜上
    に酸化膜を形成する工程をさらに備えることを特徴とす
    る請求項３記載の半導体装置の製造方法。
  6. 【請求項６】 前記窒化膜の下部に酸化膜を形成する工
    程をさらに備えることを特徴とする請求項５記載の半導
    体装置の製造方法。
JP6022340A 1993-02-19 1994-02-21 半導体装置及びその製造方法 Pending JPH06291255A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930002328A KR960012258B1 (ko) 1993-02-19 1993-02-19 반도체 장치의 제조방법
KR1993-2328 1993-02-19

Publications (1)

Publication Number Publication Date
JPH06291255A true JPH06291255A (ja) 1994-10-18

Family

ID=19351000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6022340A Pending JPH06291255A (ja) 1993-02-19 1994-02-21 半導体装置及びその製造方法

Country Status (5)

Country Link
JP (1) JPH06291255A (ja)
KR (1) KR960012258B1 (ja)
CA (1) CA2115944A1 (ja)
DE (1) DE4405250A1 (ja)
GB (1) GB2275366B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329721A (ja) * 2001-04-26 2002-11-15 Tokyo Electron Ltd 半導体装置の製造方法
KR100409033B1 (ko) * 2002-05-20 2003-12-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2009135450A (ja) * 2007-10-22 2009-06-18 Applied Materials Inc トレンチ内に誘電層を形成する方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922167A1 (de) * 1999-05-12 2000-11-16 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279705A (en) * 1990-11-28 1994-01-18 Dainippon Screen Mfg. Co., Ltd. Gaseous process for selectively removing silicon nitride film
JPH05152288A (ja) * 1991-11-28 1993-06-18 Matsushita Electron Corp 半導体装置の製造方法および半導体装置の製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329721A (ja) * 2001-04-26 2002-11-15 Tokyo Electron Ltd 半導体装置の製造方法
KR100409033B1 (ko) * 2002-05-20 2003-12-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2009135450A (ja) * 2007-10-22 2009-06-18 Applied Materials Inc トレンチ内に誘電層を形成する方法
JP2013065885A (ja) * 2007-10-22 2013-04-11 Applied Materials Inc トレンチ内に誘電層を形成する方法

Also Published As

Publication number Publication date
GB2275366B (en) 1997-03-26
KR960012258B1 (ko) 1996-09-18
DE4405250A1 (de) 1994-08-25
GB9403144D0 (en) 1994-04-06
CA2115944A1 (en) 1994-08-20
GB2275366A (en) 1994-08-24

Similar Documents

Publication Publication Date Title
US5780115A (en) Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments
US5837593A (en) Methods of fabricating microelectronic capacitors having tantalum pentoxide dielectrics
US5923056A (en) Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
US6201276B1 (en) Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
JP3202893B2 (ja) 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法
US6849887B2 (en) Semiconductor device and method for fabricating the same
JPH05110024A (ja) 半導体装置及びその製造方法
JPH03159166A (ja) 半導体装置及びその製造方法
US6077737A (en) Method for forming a DRAM having improved capacitor dielectric layers
KR20010021015A (ko) 반도체 장치 및 집적회로 장치의 제조 방법
JPH0766369A (ja) 半導体装置の製造方法
JP3189813B2 (ja) 半導体装置の製造方法
JP3683764B2 (ja) メモリ素子のキャパシタ製造方法
US6818500B2 (en) Method of making a memory cell capacitor with Ta2O5 dielectric
JPH06291255A (ja) 半導体装置及びその製造方法
US20010055821A1 (en) Method of manufacturing a capacitor having tantalum oxide film as an insulating film
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
JP3316848B2 (ja) 酸化タンタル膜を用いたキャパシタ構造の製造方法
JPH0656877B2 (ja) 酸化タンタル薄膜の製造方法
JP2000150511A (ja) 酸化タンタル膜の熱処理方法
JP2000208742A (ja) 複合酸化物誘電体を有する集積回路デバイス
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
JP2656945B2 (ja) 半導体装置の製造方法
KR100463245B1 (ko) 메모리소자의 커패시터 제조방법_
KR920006188B1 (ko) 반도체소자의 제조방법