JPH0628487B2 - Control method of reactive power compensator installed in power system - Google Patents

Control method of reactive power compensator installed in power system

Info

Publication number
JPH0628487B2
JPH0628487B2 JP62238036A JP23803687A JPH0628487B2 JP H0628487 B2 JPH0628487 B2 JP H0628487B2 JP 62238036 A JP62238036 A JP 62238036A JP 23803687 A JP23803687 A JP 23803687A JP H0628487 B2 JPH0628487 B2 JP H0628487B2
Authority
JP
Japan
Prior art keywords
reactive power
signal
fluctuation
detector
sudden change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62238036A
Other languages
Japanese (ja)
Other versions
JPS6481622A (en
Inventor
英機 山村
隆 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP62238036A priority Critical patent/JPH0628487B2/en
Publication of JPS6481622A publication Critical patent/JPS6481622A/en
Publication of JPH0628487B2 publication Critical patent/JPH0628487B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30Reactive power compensation

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、フリッカー等の抑制を目的として電力系統に
設置される無効電力補償装置の制御方式に係わる。
Description: TECHNICAL FIELD The present invention relates to a control system of a reactive power compensator installed in a power system for the purpose of suppressing flicker and the like.

[従来技術と問題点] 電力系統に接続された変動負荷、例えば、アーク炉のよ
うな急峻な遅れ電流の変動負荷電流によって生じる電圧
変動を抑制するため、第2図に示すような無効電力補償
装置が用いられている。
[Prior Art and Problems] In order to suppress a voltage fluctuation caused by a fluctuating load connected to a power system, for example, a fluctuating load current having a steep delay current such as in an arc furnace, reactive power compensation as shown in FIG. 2 is performed. The device is being used.

図において1は電源であり、3は変動負荷6によって生
じるフリッカ対策母線であり、7は一般負荷(ベース負
荷)である。また、2は電源インピーダンスである。
In the figure, 1 is a power supply, 3 is a flicker countermeasure busbar generated by a fluctuating load 6, and 7 is a general load (base load). Further, 2 is a power source impedance.

10は無効電力補償装置(以下、SVCという)であり、
逆並列接続のサイリスタ12とリアクトル11を直列に接続
し、変動負荷6と並列に母線3に接続される。
10 is a reactive power compensator (hereinafter referred to as SVC),
An antiparallel connection thyristor 12 and a reactor 11 are connected in series, and are connected to the bus 3 in parallel with the variable load 6.

母線3に電圧検出用変成器4が接続され、変動負荷6の
回路に電流検出用変成器5が結合され、前記変成器4,
5の出力VL,iLはQ検出回路20に入力し、演算により
無効電力Qが計算され、前記Q検出回路20の出力Qは、
電圧の調整ができる固定バイアス回路21よりのバイアス
信号Qbにより減算され、パルス発生部22に入力し、サ
イリスタスイッチ12を制御する点弧位相パルスに変換さ
れ、リアクトル11の通電制御を行う。
The voltage detecting transformer 4 is connected to the bus bar 3, the current detecting transformer 5 is coupled to the circuit of the variable load 6, and the transformers 4 and 4 are connected.
The outputs V L and i L of 5 are input to the Q detection circuit 20, the reactive power Q is calculated by calculation, and the output Q of the Q detection circuit 20 is
The bias signal Q b from the fixed bias circuit 21 capable of adjusting the voltage is subtracted, input to the pulse generation unit 22, converted into an ignition phase pulse for controlling the thyristor switch 12, and the energization control of the reactor 11 is performed.

この方式は、固定バイアス回路21によるバイアスQb
固定するものであって、その動作は第4図に示すように
なる。この方式は長周期変動Qを見込んで設定する必要
があり、大容量のSVCが必要となる。
This method is for fixing the bias Q b by the fixed bias circuit 21 and its operation is as shown in Figure 4. In this method, it is necessary to set in consideration of the long period fluctuation Q, and a large capacity SVC is required.

このような欠点を改善するため、特許第999598号に示さ
れる方式のものが提案されている。この方式は予想Q
(急変するQ)検出器と、平均的Q検出器を用意し、前
者のQから後者のQを差し引き、予測Qの1/2相当を固
定バイアスで加えて、全Q変動分から平均的Q変動分を
差し引き、急変変動分のみでSVCを制御する。
In order to improve such drawbacks, the system shown in Japanese Patent No. 999598 has been proposed. This method is expected Q
(Rapidly changing Q) detector and average Q detector are prepared, the latter Q is subtracted from the former Q, 1/2 of the predicted Q is added with a fixed bias, and the average Q fluctuation is calculated from all Q fluctuations. Subtract the minutes and control the SVC only with the sudden change.

この方式は予想Qの1/2相当を固定バイアスとおくた
め、実際の変動負荷で長周期変動が予想以上に早い場合
は、平均的Q変動検出器に時間遅れがあるので第5図
(d)の如く、SVCは不足補償となり系統には残留フリッカ
が発生する。
In this method, half the expected Q is set to a fixed bias, so if the long-cycle fluctuation is faster than expected due to the actual fluctuating load, there is a time delay in the average Q fluctuation detector.
As shown in (d), SVC becomes insufficient compensation and residual flicker occurs in the system.

第5図は上記従来例の実際の動作説明図であり、40は負
荷のQ信号波形、41はベースQ検出信号、42はバイアス
bの波形を示しており、(a)図は、各部の波形、(b)図
は、負荷のQ信号よりベースQ検出信号の差の波形、
(c)図は、負荷のQ信号よりベースQ検出信号の差にバ
イアスQbを加えて波形43を示し、(d)図は、Q動作特に
不足補償の状態を示す。
FIG. 5 is a diagram for explaining the actual operation of the above-mentioned conventional example, in which 40 is a load Q signal waveform, 41 is a base Q detection signal, and 42 is a bias Q b waveform. Waveform (b) is the difference waveform of the base Q detection signal from the load Q signal,
(c) Figure shows a waveform 43 by adding a bias Q b on the difference of the base Q detection signal from the load Q signals, (d) The figure shows the state of the Q operations particularly insufficient compensation.

[発明の目的] 本発明は、上述の方式の欠点を解決するため、無効電力
検出信号から精度良く検出した固定Qを差し引き、急変
Q変動分(ΔQ)のみでSVCを制御することにより、装
置の補償容量の低減ができ、より経済的な設備を可能と
する無効電力補償装置の制御方式にあり、端的には電圧
フリッカに影響しない長周期無効電力変動分の除去手段
として、一次遅れ系の検出器にて平均無効電力(平均
Q)を検出して、この信号から急変Q変動分(ΔQ)の
1/2に相当する変動分を差し引き、更に急変Q変化分に
対応するように前記ΔQの1/2相当分に自動バイアスを
掛けることに特徴を有する制御方式である。
[Object of the Invention] In order to solve the drawbacks of the above-described method, the present invention subtracts a fixed Q detected from a reactive power detection signal with high accuracy and controls an SVC only by a sudden change Q variation (ΔQ), and It is in the control system of the reactive power compensator that can reduce the compensation capacity of the device and enables more economical equipment, and in short, as a means for removing the long-cycle reactive power fluctuations that do not affect the voltage flicker, The average reactive power (average Q) is detected by the detector, and the sudden change Q fluctuation (ΔQ) is detected from this signal.
This is a control method characterized by subtracting a variation corresponding to 1/2 and automatically biasing a portion corresponding to 1/2 of the ΔQ so as to correspond to a sudden change in Q.

以下図面により本発明を説明する。第1図に本発明の制
御回路を示すが、この回路は点線で囲む第2図のQ検出
器20以降の回路に置き換えられるものである。第2図と
同一部分は同一符号で示す。
The present invention will be described below with reference to the drawings. The control circuit of the present invention is shown in FIG. 1, and this circuit can be replaced by the circuit after the Q detector 20 shown in FIG. The same parts as those in FIG. 2 are designated by the same reference numerals.

Q検出器20の出力側にローパスフィルタ27,反転器28が
接続され、加算器29には出力Q及び反転器28の出力Qav
が入力する。又加算器29には、加算器29の出力側に接続
されたローパスフィルタ30の出力側に得られるΔQa ε
を規定値1/2設定器32による設定値Qsと加算して係数器
31を通して得たΔQεと前記設定器32よりのQsの信号
が入力する。ΔQεを得る回路は自動バイアス補正回路
であり、これをAbとする。そして加算器29はパルス発
生部22に接続され、パルス信号を出力する。なお、規定
値1/2設定器32の設定値Qsは、例えば急変変動の無効電
力分の平均値によって規定される。
The low-pass filter 27 and the inverter 28 are connected to the output side of the Q detector 20, and the output Q of the adder 29 and the output Q av of the inverter 28 are connected to the adder 29.
To enter. Further, the adder 29 has a ΔQ a ε obtained at the output side of the low-pass filter 30 connected to the output side of the adder 29.
Is added to the set value Q s by the specified value 1/2 setter 32 to add a coefficient
The ΔQ ε obtained through 31 and the Q s signal from the setter 32 are input. The circuit for obtaining ΔQ ε is an automatic bias correction circuit, which is designated as A b . Then, the adder 29 is connected to the pulse generator 22 and outputs a pulse signal. The set value Q s of the set value 1/2 setter 32 is defined by, for example, an average value of reactive power of sudden change.

(1)今前記ΔQ変動が予想規定Q変動と合致した場合を
第3図(イ)で説明する。
(1) Now, a case where the ΔQ fluctuation matches the expected specified Q fluctuation will be described with reference to FIG.

図において、Qmaxは検出される最大無効電力値を示
し、ΔQは急変変動分の予測無効電力を示し、固定Q
は、電圧フリッカ発生の要員とならない無効電力変動分
を示し、Qsは1/2ΔQ、Qavは固定Q+1/2ΔQを示
す。前記条件で、 ΔQ=Qmax−(Qav−Qs)±ΔQε ・・・・(1) となるが、ここで(Qav−Qs)は固定Qであり、ΔO
εは第1図に示される自動バイアス補正回路Abの出力
である。
In the figure, Q max indicates the maximum reactive power value detected, ΔQ indicates the predicted reactive power for the sudden change, and the fixed Q
Indicates a reactive power fluctuation that does not become a member of the voltage flicker occurrence, Q s is 1 / 2ΔQ, and Q av is a fixed Q + 1 / 2ΔQ. Under the above conditions, ΔQ = Q max − (Q av −Q s ) ± ΔQ ε (1), where (Q av −Q s ) is a fixed Q and ΔO
ε is the output of the automatic bias correction circuit A b shown in FIG.

ここにΔQεについて説明する。第1図の加算器29の出
力ΔQをローパスフィルタ30で平均化すると、ΔQa ε
が求まるが、この場合は、Qs=ΔQa εとなる。今係数
器K=1とすると、 ΔQε=K(Qs−ΔQa ε)=0となる。
Here, ΔQ ε will be described. When the output ΔQ of the adder 29 of FIG. 1 is averaged by the low-pass filter 30, ΔQ a ε
Is obtained, and in this case, Q s = ΔQ a ε . If the coefficient unit K = 1 now, ΔQ ε = K (Q s −ΔQ a ε ) = 0.

故に(1)式はΔQ=Qmax−固定Q(Qb)となる。つま
り、加算器29における各入力を合算してΔQが出力され
ることになる。
Therefore, the equation (1) becomes ΔQ = Q max −fixed Q (Q b ). That is, each input of the adder 29 is summed and ΔQ is output.

しかし、ΔQが予想される以上に変動する場合としない
場合があり、これらの場合について説明する。
However, there are cases where ΔQ fluctuates more than expected and cases where it does not, and these cases will be described.

(2)ΔQ変動が予測により規定したQ変動より小さい場
合 前記自動バイアス補正回路Abがない場合は、第3図(ロ)
に示すようになる。(1)と同様に展開すると制御用信号
としての出力をΔQ′とすると、ΔQ′=ΔQ+ΔQε
となり、これでSVCを制御することは効率的ではない。
(2) ΔQ fluctuation is smaller than the Q fluctuation specified by prediction. If the automatic bias correction circuit Ab is not provided, then FIG.
As shown in. When expanded in the same manner as in (1), if the output as the control signal is ΔQ ′, then ΔQ ′ = ΔQ + ΔQ ε
Therefore, controlling the SVC with this is not efficient.

この場合、前記自動バイアス補正回路Abによって発生
するΔQεについて説明すると、第1図ローパスフィル
タ30の出力ΔQa εは規定値1/2設定器32による設定値Q
sと比較され、その差分は、ΔQε=Qs+ΔQa εとな
り、加算器29で加算される。従って(1)式は、 ΔQ=Qmax−(Qav−Qs)+ΔQε ・・・・(2) となる。
In this case, the ΔQ ε generated by the automatic bias correction circuit A b will be described. The output ΔQ a ε of the low pass filter 30 shown in FIG.
s, and the difference is ΔQ ε = Q s + ΔQ a ε , which is added by the adder 29. Therefore, the equation (1) becomes ΔQ = Q max − (Q av −Q s ) + ΔQ ε ... (2).

つまり自動バイアス補正回路AbによってバイアスをΔ
εだけ上げて、ΔQのみによってSVCの制御できるこ
とを意味している。
In other words, the automatic bias correction circuit A b
It means that the SVC can be controlled only by ΔQ by raising Q ε .

(3)ΔQ変動が予測により規定したQ変動より大きい場
合は、第3図(ハ)に示すようになる。(1)と同様にSVC
は、自動バイアス補正回路AbがないとΔQ′=ΔQ−
ΔQεで制御されることになり、ΔQε分のみ精度が低
下する。
(3) When the ΔQ fluctuation is larger than the Q fluctuation defined by the prediction, it becomes as shown in FIG. SVC as in (1)
Is, Delta] Q that there is no automatic bias compensation circuit A b '= ΔQ-
Since it is controlled by ΔQ ε , the accuracy is reduced only by ΔQ ε .

(2)と同様にΔQεについて説明すると第1図ローパス
フィルタ30の出力はQa εとQsで比較され、その差分
は、ΔQε=Qs−ΔQa εとなり、加算器29で加算され
る。すなわち規定1/2設定値QsをΔQεで補正すること
になる。
Explaining ΔQ ε as in (2), the output of the low-pass filter 30 in FIG. 1 is compared with Q a ε and Q s , and the difference is ΔQ ε = Q s −ΔQ a ε , which is added by the adder 29. To be done. That is, the specified 1/2 set value Q s is corrected by ΔQ ε .

従って(1)式は、 ΔQ=Qmax−(Qav−Qs)−ΔQε ・・・・(3) となる。Therefore, the equation (1) becomes ΔQ = Q max − (Q av −Q s ) −ΔQ ε ... (3).

実際には運転中上記(2),(3)で説明した状態が生ずるこ
とになる。
In reality, the states described in (2) and (3) above will occur during operation.

ベースQ検出器信号は第3図(ロ)に示すとおり、全体の
Q信号の内ΔQの中心を通る平均的な無効電力Qavを検
出しており、従ってQよりΔQを差し引くとQavを中心
に±ΔQ/2なる無効電力信号が得られる。これではSV
CはΔQ/2しか補償できないので、第1図の自動バイ
アス補正回路Abにより、前記ΔQ/2を更に補正する
ものであって、精度よく、ΔQ急変分を検出し、この信
号にてSVCを制御する。
As shown in FIG. 3 (b), the base Q detector signal detects the average reactive power Q av passing through the center of ΔQ in the entire Q signal, and therefore, when ΔQ is subtracted from Q, Q av is obtained. A reactive power signal of ± ΔQ / 2 is obtained at the center. This is SV
Because C can only Delta] Q / 2 compensation, the automatic bias compensation circuit A b of FIG. 1, there is further correcting the Delta] Q / 2, accurately detects Delta] Q sudden change content, SVC in the signal To control.

[発明の効果] 本発明は、上記により説明したように、自動バイアス回
路を附加することにより、無効電力急変分(ΔQ)が精
度よく検出でき、設備容量もΔQと同一でよく、高性能
な設備が期待でき、効率的であり、経済的な設備が実現
できる。
[Effects of the Invention] As described above, according to the present invention, by adding the automatic bias circuit, the reactive power sudden change (ΔQ) can be accurately detected, the equipment capacity can be the same as ΔQ, and the high performance. Equipment can be expected, efficient and economical equipment can be realized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の制御回路をブロック図で示す。 第2図は本発明が適用される無効電力装置をブロック図
で示す。 第3図(イ)、(ロ)、(ハ)は本発明の制御回路による動作説
明図である。 第4図は第2図の装置において従来の制御回路を用いた
ときの動作説明図である。 第5図(a),(b),(c),(d)は従来の無効電力補償装置の
各部動作波形図である。 3……フリッカー対策母線、4……電圧検出用変成器、
5……電流検出用変成器、20……Q検出器、21……固定
バイアス回路、22……パルス発生部、27……ローパスフ
ィルタ、28……反転器、29……加算器、30……ローパス
フィルタ、31……係数器、32……規定値1/2設定器、33
……比較器。
FIG. 1 is a block diagram showing a control circuit of the present invention. FIG. 2 is a block diagram showing a reactive power device to which the present invention is applied. 3 (A), (B), and (C) are operation explanatory diagrams by the control circuit of the present invention. FIG. 4 is an operation explanatory diagram when the conventional control circuit is used in the apparatus of FIG. 5 (a), (b), (c), and (d) are operation waveform diagrams of respective parts of the conventional reactive power compensator. 3 ... Flicker countermeasure bus bar, 4 ... Transformer for voltage detection,
5 ... Transformer for current detection, 20 ... Q detector, 21 ... Fixed bias circuit, 22 ... Pulse generator, 27 ... Low pass filter, 28 ... Inverter, 29 ... Adder, 30 ... … Low pass filter, 31 …… Coefficient multiplier, 32 …… Specified value 1/2 setter, 33
…… Comparator.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】系統の無効電力から長周期無効電力変動を
自動的に差し引き、急変変動の無効電力信号分のみを検
出し、該無効電力の信号に基づいて制御する無効電力補
償装置で、電力フリッカに影響しない長周期無効電力変
動分の除去手段としてQ検出器にて検出した無効電力信
号と前記Q検出器に接続したローパスフィルターにて平
均無効電力信号を求め、両者を加算して急変Q信号を検
出し、この信号に予想される無効電力変動分の1/2に相
当する信号を加算し、合成無効電力信号とするととも
に、前記1/2Q固定分を補正する為に前記合成無効電力
信号を一次遅れ平均化したものと、前記規定置2分の1
設定器による設定値と比較して前記加算器に入力し、急
変変動する無効電力信号分のみで無効電力補償装置の制
御を行うことを特徴とする電力系統に設置される無効電
力補償装置の制御方式。
1. A reactive power compensator for automatically subtracting a long-cycle reactive power fluctuation from a reactive power of a grid, detecting only a reactive power signal component of a sudden change, and controlling based on the reactive power signal. As a means for removing long-cycle reactive power fluctuations that do not affect flicker, a reactive power signal detected by a Q detector and an average reactive power signal are calculated by a low-pass filter connected to the Q detector, and both are added to make a sudden change Q. A signal is detected, and a signal corresponding to 1/2 of the expected reactive power fluctuation is added to this signal to form a combined reactive power signal, and the combined reactive power is corrected in order to correct the fixed 1 / 2Q. A signal obtained by averaging the first-order lag, and the specified half
Control of the reactive power compensator installed in the power system, characterized in that the reactive power compensator is controlled only by the reactive power signal component which is input to the adder in comparison with the set value by the setter and suddenly changes. method.
JP62238036A 1987-09-22 1987-09-22 Control method of reactive power compensator installed in power system Expired - Lifetime JPH0628487B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62238036A JPH0628487B2 (en) 1987-09-22 1987-09-22 Control method of reactive power compensator installed in power system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62238036A JPH0628487B2 (en) 1987-09-22 1987-09-22 Control method of reactive power compensator installed in power system

Publications (2)

Publication Number Publication Date
JPS6481622A JPS6481622A (en) 1989-03-27
JPH0628487B2 true JPH0628487B2 (en) 1994-04-13

Family

ID=17024218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62238036A Expired - Lifetime JPH0628487B2 (en) 1987-09-22 1987-09-22 Control method of reactive power compensator installed in power system

Country Status (1)

Country Link
JP (1) JPH0628487B2 (en)

Also Published As

Publication number Publication date
JPS6481622A (en) 1989-03-27

Similar Documents

Publication Publication Date Title
US5253155A (en) Circuit and method for controlling output current balance between parallel driven PWM-type power inverting units
EP0810713B1 (en) Apparatus and method for detecting an inverter islanding operation
US5880947A (en) Control device for a PWM controlled converter having a voltage controller
US8457804B2 (en) System stabilizing device
JPH1167253A (en) Fuel cell output variation compensation method and system
JPH0628487B2 (en) Control method of reactive power compensator installed in power system
JPH07236230A (en) Controller for voltage fluctuation suppresser
JP2792085B2 (en) Control method of reactive power compensator
JP2003324847A (en) Method and apparatus for compensating voltage flicker
JPH0731301Y2 (en) Controller for reactive power compensator
JP3244957B2 (en) Regenerative inverter control method
JPH07212979A (en) Controller of flicker handling equipment
JPH08297518A (en) Reactive power compensation device for direct-current arc furnace
JPH07104740B2 (en) Controller for reactive power compensator
JPH0951634A (en) Voltage detection method for self-excited reactive power comprensator
JP2581459Y2 (en) Control method of voltage fluctuation suppression device
JPH0223066A (en) Inverter control system
JPS5872341A (en) Reactive power compensating device
JPH0626457B2 (en) Control system of reactive power compensator
JPH09322407A (en) Control method for reactive power compensator
JPH07104739B2 (en) Controller for reactive power compensator
JPH0681011U (en) Control method of voltage fluctuation suppression device
JPS6360619B2 (en)
JPH0340856B2 (en)
JPH0635556A (en) Controller for synchronous rotary phase modifier