JP2581459Y2 - Control method of voltage fluctuation suppression device - Google Patents

Control method of voltage fluctuation suppression device

Info

Publication number
JP2581459Y2
JP2581459Y2 JP8922792U JP8922792U JP2581459Y2 JP 2581459 Y2 JP2581459 Y2 JP 2581459Y2 JP 8922792 U JP8922792 U JP 8922792U JP 8922792 U JP8922792 U JP 8922792U JP 2581459 Y2 JP2581459 Y2 JP 2581459Y2
Authority
JP
Japan
Prior art keywords
voltage
control
circuit
output
voltage fluctuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8922792U
Other languages
Japanese (ja)
Other versions
JPH0656809U (en
Inventor
英機 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP8922792U priority Critical patent/JP2581459Y2/en
Publication of JPH0656809U publication Critical patent/JPH0656809U/en
Application granted granted Critical
Publication of JP2581459Y2 publication Critical patent/JP2581459Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】この考案は、交流電力系統に設置
した無効電力補償装置(以下SVCと呼称する)の制御
を、系統電圧のみを検出して制御する,電圧制御方式の
電圧変動抑制装置に関する。
BACKGROUND OF THE INVENTION The present invention relates to a voltage fluctuation suppressing device of a voltage control system for controlling a reactive power compensator (hereinafter referred to as SVC) installed in an AC power system by detecting only a system voltage. About.

【0002】[0002]

【従来の技術】SVCは、電力系統に接続したサイリス
タ制御リアクトル(以下、TCRと呼称する)を位相制
御し、負荷の無効電力変動と相殺する無効電力を系統に
供給して、系統の電圧変動を抑制する。このSVCの制
御は、一般に、系統電圧と負荷電流から負荷の無効電力
Qを算出し、これをオープンループの制御信号とするQ
制御で行なわれる。
2. Description of the Related Art An SVC controls the phase of a thyristor control reactor (hereinafter, referred to as TCR) connected to a power system, supplies reactive power to the system to offset the reactive power fluctuation of a load, and supplies the system with voltage fluctuation. Suppress. In the control of the SVC, generally, a reactive power Q of a load is calculated from a system voltage and a load current, and the calculated reactive power Q is used as an open-loop control signal.
It is performed by control.

【0003】しかし、図4に示すように、このSVCを
変電所0からの受電点に設置し、受電電圧Vlの変動抑
制を目的として運転する場合、次の理由から上記Q制御
ができないことがある。
However, as shown in FIG. 4, when this SVC is installed at the receiving point from the substation 0 and is operated for the purpose of suppressing the fluctuation of the receiving voltage Vl, the above-mentioned Q control cannot be performed for the following reasons. is there.

【0004】これは、同図に示すように該変電所0の受
電ライン(変電所ブス)01に他の需要家の負荷A,
B,…が接続され、この負荷の無効電力がアーク炉のよ
うに急峻かつ不規則に変動して、電圧変動の原因となっ
ている場合である。この場合、SVCを設置した需要家
は、他の需要家の負荷電流が容易に得られず、Q制御に
必要な負荷の無効電力を検出できないので、系統電圧V
lのみを基準に電圧変動を抑制する電圧制御方式(AV
R制御)に頼らざるを得ない。
[0004] As shown in FIG. 1, the load A of another customer is placed on the power receiving line (substation bus) 01 of the substation 0.
B,... Are connected, and the reactive power of this load fluctuates steeply and irregularly like an arc furnace, causing voltage fluctuation. In this case, the customer who has installed the SVC cannot easily obtain the load current of another customer and cannot detect the reactive power of the load required for Q control.
It suppresses only the voltage fluctuation on the basis of the l voltage control method (AV
R control).

【0005】次に、上記の電圧制御方式の設備構成と、
その動作を説明する。図4の電力系統図において、0は
無限大母線として表される変電所電源Esである。01
は変電所電源ESと電源側インピ−ダンスXL0を介して
接続された変電所ブスで、他の需要家の負荷A,B,…が
受電トランスTRを介して接続されている。
Next, the equipment configuration of the above-mentioned voltage control system,
The operation will be described. In power system of FIG 4, 0 is the substation power E s, expressed as an infinite bus. 01
The substation supply E S and the power supply side Inpi - a connected substation Buss through dance X L0, other consumer loads A, B, ... are connected through the power receiving transformer T R.

【0006】一点鎖線Nで囲まれた部分が、SVCを設
置した需要家の設備である。この需要家は、変電所ブス
01から線路インピ−ダンスXL1を通して受電トランス
1(TR)で受電し、需要家負荷ブス2につながれた需
要家負荷3に給電する。XL2は需要家負荷ブス2の線路
インピ−ダンスである。
[0006] The part surrounded by the dashed line N is the equipment of the customer who has installed the SVC. The customer is the line from the substation Buss 01 Inpi - receiving power at the receiving transformer 1 (T R) through dance X L1, feeding the customer load 3 which is connected to the customer load ugly 2. X L2 is the line impedance of the consumer load bus 2.

【0007】SVCは、この需要家負荷ブス2に、TC
Rとフィルタ(以下FCと呼称する)を並列接続して構
成される。TCRは、逆並列接続サイリスタ4と高イン
ピーダンス変圧器等のリアクトルXL3とから構成され、
FCは高調波フィルタ用コンデンサ5と、このコンデン
サ5との直列回路によって高調波を吸収する小容量のリ
アクトル6から構成される。
[0007] The SVC adds TC load to the customer load bus 2.
R and a filter (hereinafter referred to as FC) are connected in parallel. TCR is composed of an inverse-parallel connected thyristors 4 high impedance transformers, etc. of the reactor X L3 Prefecture,
The FC comprises a harmonic filter capacitor 5 and a small-capacity reactor 6 that absorbs harmonics by a series circuit of the capacitor 5.

【0008】このSVCの電圧制御は、電圧変成器PT
によって、受電トランス1(TR)の一次側から系統電
圧Vlを取出し、これを基準として行なわれる。
The voltage control of the SVC is performed by a voltage transformer PT
By, taken out the system voltage Vl from the primary side of the power receiving transformer 1 (T R), it is performed as a reference.

【0009】7は電圧検出回路で、系統電圧Vlを実効
値対応の直流検出値Vinに変換する。8はPLL回路
で、系統電圧Vlから電源同期信号を生成する。9は目
標基準電圧Vrefを出力する基準電圧発生器である。1
0は減算器で、直流検出値Vinと目標基準電圧Vref
差(Vref−Vin)を出力する。11はAVR制御の応
答速度と感度を調節する電圧調節計で、伝達関数として
1/(1+ST1)を持つ。12はファンクション回路
で、上記制御信号を、TCRの点弧位相角βとその発生
無効電力QTCRの関係に対応するように線形変換する。
13はパルス発生器で、前記電源同期信号を基準に、フ
ァンクション回路12の出力から正負のトリガパルスを
発生し、TCRのゲートG1,G2に出力する。
[0009] 7 is a voltage detection circuit, and converts the system voltage V l to a DC detection value V in effective value corresponding. Reference numeral 8 denotes a PLL circuit that generates a power supply synchronization signal from the system voltage Vl . Reference numeral 9 denotes a reference voltage generator that outputs a target reference voltage Vref . 1
0 by the subtractor outputs a difference between the DC detection value V in and the target reference voltage V ref (V ref -V in) . Reference numeral 11 denotes a voltage controller that adjusts the response speed and sensitivity of AVR control, and has K 1 / (1 + ST 1 ) as a transfer function. Numeral 12 denotes a function circuit, which linearly converts the control signal so as to correspond to the relationship between the firing phase angle β of the TCR and the generated reactive power Q TCR .
A pulse generator 13 generates positive and negative trigger pulses from the output of the function circuit 12 based on the power supply synchronizing signal, and outputs the pulses to the gates G 1 and G 2 of the TCR.

【0010】上記SVC制御装置は、直流検出値V
in(系統電圧Vl)の目標基準電圧Vrefに対する差を、
電圧調節計11に入力し、その比例積分出力で、TCR
の発生する無効電力QTCRを決定する。これによって、
直流検出値Vin(系統電圧Vl)を目標基準電圧Vref
追従させ、需要家負荷ブス2の電圧変動ΔV(%)≒%
zを抑制する。
[0010] The above-mentioned SVC control device has a DC detection value V
in (system voltage Vl ) with respect to the target reference voltage Vref
It is input to the voltage controller 11 and its proportional integral output
Is determined. by this,
DC detection value V in the (system voltage V l) to follow the target reference voltage V ref, customer load Buss 2 voltage variation [Delta] V (%) ≒%
suppress z.

【0011】[0011]

【考案が解決しようとする課題】上記AVR制御は、一
次遅れ要素を持つ電圧調節計11の積分出力でTCRを
位相制御するフィードバック制御である。したがって、
制御の安定化のための一次遅れ要素(時定数)を大きく
する必要があり、急峻な電圧変動(数サイクル変動)
を、抑制する制御信号に反映させることができない。こ
のため、前述したアーク炉のように急峻かつ不規則な電
圧変動を抑制することは望めない。
The above-mentioned AVR control is feedback control for controlling the phase of the TCR with the integrated output of the voltage controller 11 having a first-order lag element. Therefore,
It is necessary to increase the first-order lag element (time constant) for control stabilization, and sharp voltage fluctuations (several cycle fluctuations)
Cannot be reflected on the control signal to be suppressed. Therefore, it is impossible to suppress steep and irregular voltage fluctuations as in the above-described arc furnace.

【0012】これを、伝達関数でさらに説明する。上記
AVR制御の応答速度を決定する電圧調節計11の伝達
関数G(S1)は
This will be further described with reference to a transfer function. The transfer function G (S 1 ) of the voltage controller 11 that determines the response speed of the AVR control is

【数2】 (Equation 2)

【0013】以下、具体例について説明する。今、系統
の%Z=ΔVであるから、通常要求される電圧制御定数
(AVR)定常偏差(ε)=ΔV/GL(%)を目標と
すると、
Hereinafter, a specific example will be described. Since% Z of the system is now equal to ΔV, if a normally required voltage control constant (AVR) steady-state deviation (ε) = ΔV / GL (%) is targeted,

【0014】 ループGAIN(GL)=ΔV/ε≒10倍 ループ時定数(τL)=T1/GL≦50msec(約3サイ
クル/60HZ)となる。
Loop GAIN ( GL ) = ΔV / ε ≒ 10 times Loop time constant (τ L ) = T 1 / GL ≦ 50 msec (about 3 cycles / 60 Hz).

【0015】このように通常のAVR制御の系統ループ
の応答時間(τL)は、50msec程度であり(これ以下
の応答スピードを要求すると系統が不安定になる)、図
5を参照すればわかるように、アーク炉等の急峻かつ不
規則な電圧変動(フリッカ)の改善効果は期待できな
い。
As described above, the response time (τ L ) of the normal AVR control system loop is about 50 msec (the system becomes unstable if a response speed less than this is required), and can be understood from FIG. As described above, the effect of improving steep and irregular voltage fluctuation (flicker) of an arc furnace or the like cannot be expected.

【0016】そこで、この考案は、このようなフリッカ
の改善効果をも得ることができるSVCの制御方式を、
上述した条件、すなわち他の需要家負荷の電流を得ず電
圧信号検出のみで補償する場合において、提供すること
を目的とする。
Therefore, the present invention provides a control method of SVC which can also obtain such an effect of reducing flicker.
An object of the present invention is to provide the above-described condition, that is, in a case where a current of another consumer load is not obtained and compensation is performed only by detecting a voltage signal.

【0017】[0017]

【課題を解決するための手段】この考案が提供する電圧
検出型SVC制御方式は、系統電圧のみを入力信号と
し、サイリスタ制御リアクトルから系統に供給する無効
電力を増減制御して、系統の電圧変動を抑制する電圧変
動抑制装置において、検出した系統電圧と基準電圧の差
を、伝達関数G1(S)=K1/(1+ST1)で表され
る電圧調節計に通し、その出力を比較的ゆっくりとした
電圧変動を抑制する制御信号として、上記サイリスタ制
御リアクトルに与えると同時に、検出した系統電圧を
According to the voltage detection type SVC control system provided by the present invention, only the system voltage is used as an input signal, and the reactive power supplied from the thyristor control reactor to the system is increased or decreased to control the system voltage fluctuation. In the voltage fluctuation suppression device that suppresses the above, the difference between the detected system voltage and the reference voltage is passed through a voltage controller represented by a transfer function G 1 (S) = K 1 / (1 + ST 1 ), and the output is relatively compared. As a control signal to suppress slow voltage fluctuations, the detected system voltage is applied to the thyristor control reactor at the same time.

【数3】 但し、ST0<ST2<ST3<ST1、K2<<K1 ST0:系統電圧を検出する電圧検出回路の応答速度 で表されるΔV制御回路に通し、その出力をフリッカを
抑制する制御信号として、上記電圧調節計の出力に加算
してサイリスタ制御リアクトルに与えることを特徴とす
る。
(Equation 3) However, ST 0 <ST 2 <ST 3 <ST 1 , K 2 << K 1 ST 0 : A flicker is suppressed by passing the output through a ΔV control circuit expressed by a response speed of a voltage detection circuit for detecting a system voltage. The control signal to be added is added to the output of the voltage controller and supplied to the thyristor control reactor.

【0018】[0018]

【作用】上記構成は、ΔV制御回路がフリッカ成分のみ
を高速に検出できるから、AVR制御によって、ゆっく
りした電圧変動を抑制した後に残るフリッカレベルの電
圧変動をオープンループと同等の応答性で抑制できる。
In the above configuration, since the .DELTA.V control circuit can detect only the flicker component at high speed, the voltage fluctuation of the flicker level remaining after suppressing the slow voltage fluctuation can be suppressed by the AVR control with the same responsiveness as an open loop. .

【0019】[0019]

【実施例】本考案は、AVR制御回路にΔV制御回路を
併用することにより、急峻な電圧変動をを補償するもの
である。すなわち、図1に示すように、従来のAVR制
御回路のみを設けた従来の電圧制御方式のSVCにおい
て、ΔV制御回路14として、急峻な電圧変動成分のみ
を制御信号として取出すことができるΔV検出回路15
と、このΔV検出信号を従来のAVR制御信号に加算す
る加算器16を追加して構成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is to compensate for a sharp voltage fluctuation by using an AVR control circuit together with a .DELTA.V control circuit. That is, as shown in FIG. 1, in a conventional voltage control type SVC provided with only a conventional AVR control circuit, a .DELTA.V detection circuit capable of extracting only a steep voltage fluctuation component as a control signal as a .DELTA.V control circuit 14. Fifteen
And an adder 16 for adding the ΔV detection signal to the conventional AVR control signal.

【0020】点線で囲まれたΔV制御回路14の他の部
分は、先に説明したので、同一符号を付して説明を省略
する。ΔV制御信号を取出すΔV検出回路15は、第1
の積分回路17、第2の積分回路18、減算器19から
構成される。
The other parts of the ΔV control circuit 14 surrounded by the dotted line have already been described, and thus are denoted by the same reference numerals and will not be described. The ΔV detection circuit 15 for extracting the ΔV control signal is provided by the first
, A second integrating circuit 18 and a subtractor 19.

【0021】第1の積分回路17は系統電圧の直流検出
値Vinからフリッカ成分を所定の増幅率K2と応答速度
ST2で取出すもので、その伝達関数はK2/(1+ST
2)で表される。この回路は電圧調節計11で検出でき
ないフリッカを取出すため、その応答速度は電圧調節計
のものより速めている(ST2<ST1)。この積分出力
には、フリッカより周期が長い成分が含まれるため、第
2の積分回路18と減算器19で負帰還をかけ、フリッ
カ成分のみが抽出されるようにする。この目的のため、
第2の積分回路18の伝達関数1/(1+ST3)の応
答速度を(ST3>ST2)としている。
The first integrating circuit 17 is intended to take out the flicker components from the DC detection value V in of the system voltage in response speed ST 2 with a predetermined amplification factor K 2, the transfer function K 2 / (1 + ST
2 ). This circuit takes out flicker that cannot be detected by the voltage controller 11, so that its response speed is faster than that of the voltage controller (ST 2 <ST 1 ). Since the integration output includes a component whose cycle is longer than the flicker, the second integration circuit 18 and the subtractor 19 apply negative feedback to extract only the flicker component. For this purpose,
The response speed of the transfer function 1 / (1 + ST 3 ) of the second integration circuit 18 is set to (ST 3 > ST 2 ).

【0022】このΔV制御回路14の追加によって得ら
れる制御系統全体の応答を伝達関数で表すと、図2のよ
うになる。図2において、系統電圧Vlから直流検出値
inを取出す電圧検出回路7の伝達関数は1/ST0
電圧調節計11の伝達関数は、上述したようにG
1(S)=K1/(1+ST1)である。
The response of the entire control system obtained by adding the ΔV control circuit 14 is represented by a transfer function as shown in FIG. 2, the transfer function of the voltage detecting circuit 7 for taking out the direct-current detection value V in the system voltage V l 1 / ST 0,
The transfer function of the voltage controller 11 is G as described above.
1 (S) = K 1 / (1 + ST 1 ).

【0023】ΔV検出回路15の伝達関数G2(S)
は、第1の積分回路17の伝達関数がK2/(1+S
2)、減算器19によって負帰還を行う第2の積分回
路18の伝達関数が1/(1+ST3)であることか
ら、
The transfer function G 2 (S) of the ΔV detection circuit 15
Is that the transfer function of the first integration circuit 17 is K 2 / (1 + S
T 2 ), since the transfer function of the second integration circuit 18 that performs negative feedback by the subtractor 19 is 1 / (1 + ST 3 ),

【数4】 である。(Equation 4) It is.

【0024】この伝達関数G2(S)の式は、ΔV検出
回路15が二次のバンドパスフィルタであることを示し
ている。したがって、今、系統のループGAIN
(GL)=1で動作させた場合は、ΔQ/ΔVをオープ
ンループ的に制御することとなり、高速応答が可能にな
る。すなわち、ΔV検出回路15の出力ΔQにて電圧フ
リッカによる電圧変動を補償することが期待できる。
The equation of the transfer function G 2 (S) indicates that the ΔV detection circuit 15 is a secondary band-pass filter. Therefore, now, the loop GAIN of the system
When operated at ( GL ) = 1, .DELTA.Q / .DELTA.V is controlled in an open loop, and a high-speed response is possible. That is, it can be expected that the output ΔQ of the ΔV detection circuit 15 compensates for voltage fluctuation due to voltage flicker.

【0025】したがって、従来のAVR制御回路は、比
較的ゆっくりした電圧変動を補償し、急峻かつ不規則な
電圧変動は、このΔV制御回路14が補償することにな
る。
Therefore, the conventional AVR control circuit compensates for relatively slow voltage fluctuations, and the ΔV control circuit 14 compensates for steep and irregular voltage fluctuations.

【0026】なお、各回路定数は、系統の安定性を考慮
して、(ST0<ST2<ST3<ST1、K2<<K1)の
関係を成立させる必要がある。
The respective circuit constants need to satisfy the relationship of (ST 0 <ST 2 <ST 3 <ST 1 , K 2 << K 1 ) in consideration of the stability of the system.

【0027】次に、この考案のΔV検出回路15で、急
峻な電圧変動を制御信号として取出すことができる実例
として、SVCを設置した実際の系統に、上記ΔV制御
回路14を接続して得られたΔV制御信号と、Q制御用
の一般的な無効電力検出回路(図示せず)を接続して得
られたΔQ検出信号を、図3に比較して示す。なお、こ
の測定例で使用したΔV検出回路15の制御定数はτL
≒約15msec、GL≒1倍である。
Next, as an example in which the .DELTA.V detection circuit 15 of the present invention can take out a steep voltage fluctuation as a control signal, the .DELTA.V control circuit 14 is connected to an actual system in which an SVC is installed. FIG. 3 shows the ΔV control signal thus obtained and a ΔQ detection signal obtained by connecting a general reactive power detection circuit (not shown) for Q control. Note that the control constant of the ΔV detection circuit 15 used in this measurement example is τ L
≒ About 15 msec, G L G1 time.

【0028】図3のデータの比較から解るように、ΔV
制御信号はΔQ検出信号に追従している。これは、電圧
フリッカに起因する電圧変動をΔV制御のみで補償でき
ることを意味する。
As can be seen from the comparison of the data in FIG.
The control signal follows the ΔQ detection signal. This means that voltage fluctuations caused by voltage flicker can be compensated only by ΔV control.

【0029】[0029]

【考案の効果】この考案によれば、ゆっくりとした電圧
変動を抑制するAVR制御回路に、高速検出が可能なΔ
V検出回路を組合わせることにより、AVR制御のみで
は残留していた急峻な電圧変動(フリッカ)の補償をも
行うことができる。
According to the present invention, the AVR control circuit that suppresses a slow voltage fluctuation has a ΔΔ that enables high-speed detection.
By combining the V detection circuit, it is also possible to compensate for the steep voltage fluctuation (flicker) remaining only by the AVR control.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この考案の一実施例を示す電圧検出型SVC制
御装置の回路図
FIG. 1 is a circuit diagram of a voltage detection type SVC controller showing one embodiment of the present invention.

【図2】図1の回路の応答速度に関係する部分を伝達関
数で表したブロック線図
FIG. 2 is a block diagram showing a portion related to a response speed of the circuit of FIG. 1 in a transfer function.

【図3】実際の電力系統において、この考案のΔV制御
回路が出力するΔV制御信号と、Q制御用の無効電力検
出回路で検出したΔQ検出信号とを比較して示す図
FIG. 3 is a diagram showing a comparison between a ΔV control signal output from the ΔV control circuit of the present invention and a ΔQ detection signal detected by a reactive power detection circuit for Q control in an actual power system.

【図4】AVR制御のみを行う従来の電圧検出型SVC
制御装置を示す回路図
FIG. 4 is a conventional voltage detection type SVC that performs only AVR control.
Circuit diagram showing control device

【図5】AVR制御のみを行なう場合において、異なる
系統ループの応答時間tに対する、無効電力補償率とフ
リッカ改善率の相関関係を示す図。
FIG. 5 is a diagram showing a correlation between a reactive power compensation rate and a flicker improvement rate with respect to response times t of different system loops when only AVR control is performed.

【符号の説明】[Explanation of symbols]

0 無限大母線 01 変電所ブス 1 受電トランス 2 需要家負荷ブス 7 電圧検出回路 8 電源同期回路 9 基準電圧発生回路 10 減算器 11 電圧調節計 12 ファンクション回路 13 サイリスタゲートパルス発生器 14 ΔV制御回路 15 ΔV検出回路 16 加算器 17 第1の積分回路 18 第2の積分回路 19 減算器 SVC 無効電力補償装置 TCR サイリスタ制御リアクトル FC フィルタ 0 Infinity bus 01 Substation bus 1 Receiving transformer 2 Customer load bus 7 Voltage detection circuit 8 Power supply synchronization circuit 9 Reference voltage generation circuit 10 Subtractor 11 Voltage controller 12 Function circuit 13 Thyristor gate pulse generator 14 ΔV control circuit 15 ΔV detection circuit 16 adder 17 first integration circuit 18 second integration circuit 19 subtractor SVC reactive power compensator TCR thyristor control reactor FC filter

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 系統電圧Vlのみを基準として、サイリ
スタ制御リアクトルから系統に供給する無効電力を増減
制御し、系統の電圧変動を抑制する電圧変動抑制装置に
おいて、 系統電圧Vlの直流検出値Vinと目標基準電圧Vrefの差
を、伝達関数G1(S)=K1/(1+ST1)で表され
る電圧調節計に入力し、その出力を比較的ゆっくりとし
た電圧変動を抑制する制御信号として、上記サイリスタ
制御リアクトルに与えると同時に、 系統電圧Vlの直流検出値Vinを、 【数1】 但し、ST0<ST2<ST3<ST1、K2<<K1 ST0:系統電圧Vlを直流化する電圧検出回路の応答速
度 で表されるΔV制御回路に入力し、その出力をフリッカ
を抑制する制御信号として、上記電圧調節計の出力に加
算してサイリスタ制御リアクトルに与えることを特徴と
する電圧変動抑制装置の制御方式。
As claimed in claim 1 reference only system voltage V l, increase or decrease control the reactive power to be supplied from the thyristor controlled reactor to the system, in suppressing voltage fluctuation suppressing device voltage fluctuations in the system, the DC detection value of the system voltage V l The difference between V in and the target reference voltage V ref is input to a voltage controller represented by a transfer function G 1 (S) = K 1 / (1 + ST 1 ), and its output is suppressed to a relatively slow voltage fluctuation. as a control signal to, and at the same time given to the thyristor controlled reactor, the DC detection value V in system voltage V l, Equation 1] However, ST 0 <ST 2 <ST 3 <ST 1 , K 2 << K 1 ST 0 : Input to the ΔV control circuit expressed by the response speed of the voltage detection circuit for converting the system voltage Vl to DC, and output As a control signal for suppressing flicker, which is added to the output of the voltage controller and given to the thyristor control reactor.
JP8922792U 1992-12-28 1992-12-28 Control method of voltage fluctuation suppression device Expired - Fee Related JP2581459Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8922792U JP2581459Y2 (en) 1992-12-28 1992-12-28 Control method of voltage fluctuation suppression device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8922792U JP2581459Y2 (en) 1992-12-28 1992-12-28 Control method of voltage fluctuation suppression device

Publications (2)

Publication Number Publication Date
JPH0656809U JPH0656809U (en) 1994-08-05
JP2581459Y2 true JP2581459Y2 (en) 1998-09-21

Family

ID=13964861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8922792U Expired - Fee Related JP2581459Y2 (en) 1992-12-28 1992-12-28 Control method of voltage fluctuation suppression device

Country Status (1)

Country Link
JP (1) JP2581459Y2 (en)

Also Published As

Publication number Publication date
JPH0656809U (en) 1994-08-05

Similar Documents

Publication Publication Date Title
KR101129072B1 (en) Instantaneous voltage-drop compensation circuit, power conversion apparatus, instantaneous voltage-drop compensation method and computer readable medium storing instantaneous voltage-drop compensation program
JPS5928159B2 (en) Excitation adjustment device
JP2581459Y2 (en) Control method of voltage fluctuation suppression device
JP3801946B2 (en) Voltage flicker compensation method and apparatus
JPH0698469A (en) Control system of voltage detection-type reactive-power compensation apparatus
JPH0432621B2 (en)
JP3272495B2 (en) Power converter
JP2792085B2 (en) Control method of reactive power compensator
JP3041317B2 (en) DC arc furnace power supply
JPH0583953A (en) Output voltage compensating apparatus of uninterruptible power supply equipment
JPH04317523A (en) Voltage fluctuation compensator
JPH0923585A (en) Control of reactive power compensation
JP2578200B2 (en) Voltage control device of power generator
JP2606946Y2 (en) Control device for voltage fluctuation suppression device
JP2725538B2 (en) Voltage fluctuation suppression device
JPH0736138B2 (en) Reactive power compensator
JPH0356100A (en) Exciting method and exciting equipment of generator
JPH0711847U (en) Control method of voltage fluctuation suppression device
JPH0731301Y2 (en) Controller for reactive power compensator
JPH0564916U (en) Control device for voltage fluctuation suppressing device
JPH07212979A (en) Controller of flicker handling equipment
JPH0615115U (en) Control system of reactive power compensator
JPH0731299Y2 (en) Reactive power compensation controller
JP3228033B2 (en) Control method of DC intermediate voltage of reactive power compensator
JPH0681011U (en) Control method of voltage fluctuation suppression device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609

LAPS Cancellation because of no payment of annual fees