JPH0656809U - Control method of voltage fluctuation suppression device - Google Patents
Control method of voltage fluctuation suppression deviceInfo
- Publication number
- JPH0656809U JPH0656809U JP8922792U JP8922792U JPH0656809U JP H0656809 U JPH0656809 U JP H0656809U JP 8922792 U JP8922792 U JP 8922792U JP 8922792 U JP8922792 U JP 8922792U JP H0656809 U JPH0656809 U JP H0656809U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- circuit
- flicker
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 変電所からの受電点の電圧変動抑制を目的と
して設置されるAVR制御方式の無効電力補償装置(S
VC)において、他の需要家負荷の急峻かつ不規則な負
荷変動によって生じる電圧変動(フリッカ)の補償を、
負荷電流を検出せず、電圧検出信号のみで補償する。
【構成】 従来のAVR制御に
【数5】
但し、ST2<ST3
で表されるΔV制御回路を付加し、この制御信号で電圧
制御の応答スピードを改善し、前述の急峻な電圧変動
(フリッカ)をも補償する。
(57) [Abstract] [Purpose] AVR control type reactive power compensator (S) installed for the purpose of suppressing voltage fluctuations at the receiving point from the substation.
In VC), compensation for voltage fluctuations (flicker) caused by abrupt and irregular load fluctuations of other customer loads,
The load current is not detected, and only the voltage detection signal is used for compensation. [Configuration] Conventional AVR control [Formula 5] However, a ΔV control circuit represented by ST 2 <ST 3 is added, the response speed of voltage control is improved by this control signal, and the abrupt voltage fluctuation (flicker) described above is also compensated.
Description
【0001】[0001]
この考案は、交流電力系統に設置した無効電力補償装置(以下SVCと呼称す る)の制御を、系統電圧のみを検出して制御する,電圧制御方式の電圧変動抑制 装置に関する。 The present invention relates to a voltage fluctuation suppressing device that controls the reactive power compensator (hereinafter referred to as SVC) installed in an AC power system by detecting only the system voltage.
【0002】[0002]
SVCは、電力系統に接続したサイリスタ制御リアクトル(以下、TCRと呼 称する)を位相制御し、負荷の無効電力変動と相殺する無効電力を系統に供給し て、系統の電圧変動を抑制する。 このSVCの制御は、一般に、系統電圧と負荷電流から負荷の無効電力Qを算 出し、これをオープンループの制御信号とするQ制御で行なわれる。 The SVC controls the phase of a thyristor control reactor (hereinafter referred to as TCR) connected to the power system, supplies reactive power that cancels the reactive power fluctuation of the load to the system, and suppresses the voltage fluctuation of the system. This SVC control is generally performed by Q control in which the reactive power Q of the load is calculated from the system voltage and the load current, and this is used as an open loop control signal.
【0003】 しかし、図4に示すように、このSVCを変電所0からの受電点に設置し、受 電電圧Vlの変動抑制を目的として運転する場合、次の理由から上記Q制御がで きないことがある。However, as shown in FIG. 4, when the SVC is installed at the power receiving point from the substation 0 and operated for the purpose of suppressing fluctuations in the power receiving voltage Vl, the Q control can be performed for the following reason. Sometimes there is not.
【0004】 これは、同図に示すように該変電所0の受電ライン(変電所ブス)01に他の 需要家の負荷A,B,…が接続され、この負荷の無効電力がアーク炉のように急 峻かつ不規則に変動して、電圧変動の原因となっている場合である。この場合、 SVCを設置した需要家は、他の需要家の負荷電流が容易に得られず、Q制御に 必要な負荷の無効電力を検出できないので、系統電圧Vlのみを基準に電圧変動 を抑制する電圧制御方式(AVR制御)に頼らざるを得ない。As shown in the figure, this is because loads A, B, ... Of other customers are connected to a power receiving line (substation bus) 01 of the substation 0, and the reactive power of this load is supplied to the arc furnace. This is the case where the voltage fluctuates abruptly and irregularly, causing voltage fluctuations. In this case, the customer who placed the SVC is not obtained easily load current for other customers, can not detect the reactive power of the load required for Q control, the voltage variation based only on system voltage V l There is no choice but to rely on the voltage control method (AVR control) for suppression.
【0005】 次に、上記の電圧制御方式の設備構成と、その動作を説明する。 図4の電力系統図において、0は無限大母線として表される変電所電源Esで ある。01は変電所電源ESと電源側インピ−ダンスXL0を介して接続された変 電所ブスで、他の需要家の負荷A,B,…が受電トランスTRを介して接続されて いる。Next, the equipment configuration of the above voltage control system and its operation will be described. In the power system diagram of FIG. 4, 0 is the substation power supply E s represented as an infinite bus. 01 substation power E S and the power supply side Inpi - at substation ugly connected via a dance X L0, other consumer loads A, B, ... are connected through the power receiving transformer T R .
【0006】 一点鎖線Nで囲まれた部分が、SVCを設置した需要家の設備である。 この需要家は、変電所ブス01から線路インピ−ダンスXL1を通して受電トラ ンス1(TR)で受電し、需要家負荷ブス2につながれた需要家負荷3に給電す る。XL2は需要家負荷ブス2の線路インピ−ダンスである。The part surrounded by the one-dot chain line N is the facility of the customer who has installed the SVC. The customer is the line from the substation Buss 01 Inpi - receiving power at the receiving transformer 1 (T R) through dance X L1, it feeds the customer load 3 which is connected to the customer load ugly 2. X L2 is the track impedance of the customer load bus 2.
【0007】 SVCは、この需要家負荷ブス2に、TCRとフィルタ(以下FCと呼称する )を並列接続して構成される。TCRは、逆並列接続サイリスタ4と高インピー ダンス変圧器等のリアクトルXL3とから構成され、FCは高調波フィルタ用コン デンサ5と、このコンデンサ5との直列回路によって高調波を吸収する小容量の リアクトル6から構成される。The SVC is configured by connecting a TCR and a filter (hereinafter referred to as FC) in parallel to the consumer load bus 2. TCR is composed of an inverse-parallel connected thyristors 4 high impedance transformers, etc. of the reactor X L3 Prefecture, FC and capacitor 5 for harmonic filters, small capacity to absorb harmonic by a series circuit of the capacitor 5 It consists of the reactor 6.
【0008】 このSVCの電圧制御は、電圧変成器PTによって、受電トランス1(TR) の一次側から系統電圧Vlを取出し、これを基準として行なわれる。The voltage control of the SVC is performed with the voltage transformer PT taking out the system voltage Vl from the primary side of the power receiving transformer 1 (T R ) and using this as a reference.
【0009】 7は電圧検出回路で、系統電圧Vlを実効値対応の直流検出値Vinに変換する 。8はPLL回路で、系統電圧Vlから電源同期信号を生成する。9は目標基準 電圧Vrefを出力する基準電圧発生器である。10は減算器で、直流検出値Vin と目標基準電圧Vrefの差(Vref−Vin)を出力する。11はAVR制御の応答 速度と感度を調節する電圧調節計で、伝達関数としてK1/(1+ST1)を持つ 。12はファンクション回路で、上記制御信号を、TCRの点弧位相角βとその 発生無効電力QTCRの関係に対応するように線形変換する。13はパルス発生器 で、前記電源同期信号を基準に、ファンクション回路12の出力から正負のトリ ガパルスを発生し、TCRのゲートG1,G2に出力する。A voltage detection circuit 7 converts the system voltage V l into a DC detection value V in corresponding to an effective value. A PLL circuit 8 generates a power supply synchronizing signal from the system voltage V l . Reference numeral 9 is a reference voltage generator that outputs a target reference voltage V ref . A subtracter 10 outputs a difference (V ref −V in ) between the DC detection value V in and the target reference voltage V ref . Reference numeral 11 is a voltage controller that adjusts the response speed and sensitivity of AVR control, and has K 1 / (1 + ST 1 ) as a transfer function. A function circuit 12 linearly converts the control signal so as to correspond to the relationship between the firing phase angle β of the TCR and the generated reactive power Q TCR . A pulse generator 13 generates positive and negative trigger pulses from the output of the function circuit 12 based on the power supply synchronizing signal, and outputs the positive and negative trigger pulses to the gates G 1 and G 2 of the TCR.
【0010】 上記SVC制御装置は、直流検出値Vin(系統電圧Vl)の目標基準電圧Vref に対する差を、電圧調節計11に入力し、その比例積分出力で、TCRの発生す る無効電力QTCRを決定する。これによって、直流検出値Vin(系統電圧Vl)を 目標基準電圧Vrefに追従させ、需要家負荷ブス2の電圧変動ΔV(%)≒%z を抑制する。The SVC control device inputs the difference of the DC detection value V in (system voltage V l ) with respect to the target reference voltage V ref to the voltage controller 11, and the proportional-integral output of the difference causes the TCR to be generated. Determine the power Q TCR . As a result, the detected DC value V in (system voltage V l ) is made to follow the target reference voltage V ref, and the voltage fluctuation ΔV (%) ≈% z of the consumer load bus 2 is suppressed.
【0011】[0011]
上記AVR制御は、一次遅れ要素を持つ電圧調節計11の積分出力でTCRを 位相制御するフィードバック制御である。したがって、制御の安定化のための一 次遅れ要素(時定数)を大きくする必要があり、急峻な電圧変動(数サイクル変 動)を、抑制する制御信号に反映させることができない。このため、前述したア ーク炉のように急峻かつ不規則な電圧変動を抑制することは望めない。 The AVR control is feedback control for controlling the phase of the TCR with the integrated output of the voltage controller 11 having a first-order lag element. Therefore, it is necessary to increase the first-order lag element (time constant) for stabilizing the control, and a steep voltage fluctuation (several cycle fluctuations) cannot be reflected in the control signal to be suppressed. Therefore, it is not possible to suppress the steep and irregular voltage fluctuation as in the arc furnace described above.
【0012】 これを、伝達関数でさらに説明する。 上記AVR制御の応答速度を決定する電圧調節計11の伝達関数G(S1)はThis will be further described by a transfer function. The transfer function G (S 1 ) of the voltage controller 11 that determines the response speed of the AVR control is
【数2】 [Equation 2]
【0013】 以下、具体例について説明する。 今、系統の%Z=ΔVであるから、通常要求される電圧制御定数(AVR)定 常偏差(ε)=ΔV/GL(%)を目標とすると、Specific examples will be described below. Now, since% Z = ΔV of the system, if the target is the normally required voltage control constant (AVR) constant deviation (ε) = ΔV / GL (%),
【0014】 ループGAIN(GL)=ΔV/ε≒10倍 ループ時定数(τL)=T1/GL≦50msec(約3サイクル/60HZ)となる 。Loop GAIN (G L ) = ΔV / ε≈10 times Loop time constant (τ L ) = T 1 / G L ≦ 50 msec (about 3 cycles / 60 Hz).
【0015】 このように通常のAVR制御の系統ループの応答時間(τL)は、50msec程 度であり(これ以下の応答スピードを要求すると系統が不安定になる)、図5を 参照すればわかるように、アーク炉等の急峻かつ不規則な電圧変動(フリッカ) の改善効果は期待できない。As described above, the response time (τ L ) of the system loop of the normal AVR control is about 50 msec (the system becomes unstable if a response speed of less than this is required). Referring to FIG. As can be seen, the effect of improving steep and irregular voltage fluctuations (flicker) in an arc furnace or the like cannot be expected.
【0016】 そこで、この考案は、このようなフリッカの改善効果をも得ることができるS VCの制御方式を、上述した条件、すなわち他の需要家負荷の電流を得ず電圧信 号検出のみで補償する場合において、提供することを目的とする。In view of the above, the present invention uses the SVC control method that can also obtain such an effect of improving flicker by using only the voltage signal detection without obtaining the current of the other customer load, that is, the condition described above. In case of compensation, the purpose is to provide.
【0017】[0017]
この考案が提供する電圧検出型SVC制御方式は、 系統電圧のみを入力信号とし、サイリスタ制御リアクトルから系統に供給する 無効電力を増減制御して、系統の電圧変動を抑制する電圧変動抑制装置において 、 検出した系統電圧と基準電圧の差を、伝達関数G1(S)=K1/(1+ST1 )で表される電圧調節計に通し、その出力を比較的ゆっくりとした電圧変動を抑 制する制御信号として、上記サイリスタ制御リアクトルに与えると同時に、 検出した系統電圧をThe voltage detection type SVC control method provided by the present invention is a voltage fluctuation suppressing device that suppresses voltage fluctuations in a system by controlling only the system voltage as an input signal and increasing / decreasing the reactive power supplied from the thyristor control reactor to the system. The detected difference between the system voltage and the reference voltage is passed through a voltage controller represented by the transfer function G 1 (S) = K 1 / (1 + ST 1 ), and the output is suppressed relatively slowly. As a control signal, the detected system voltage is applied to the thyristor control reactor at the same time.
【数3】 但し、ST0<ST2<ST3<ST1、K2<<K1 ST0:系統電圧を検出する電圧検出回路の応答速度 で表されるΔV制御回路に通し、その出力をフリッカを抑制する制御信号とし て、上記電圧調節計の出力に加算してサイリスタ制御リアクトルに与えることを 特徴とする。[Equation 3] However, ST 0 <ST 2 <ST 3 <ST 1 , K 2 << K 1 ST 0 : The ΔV control circuit represented by the response speed of the voltage detection circuit that detects the system voltage is passed through the ΔV control circuit, and the output is suppressed from flicker. The control signal to be added is added to the output of the voltage controller and is given to the thyristor control reactor.
【0018】[0018]
上記構成は、ΔV制御回路がフリッカ成分のみを高速に検出できるから、AV R制御によって、ゆっくりした電圧変動を抑制した後に残るフリッカレベルの電 圧変動をオープンループと同等の応答性で抑制できる。 In the above configuration, since the ΔV control circuit can detect only the flicker component at high speed, the AVR control can suppress the voltage fluctuation of the flicker level remaining after suppressing the slow voltage fluctuation with the same responsiveness as the open loop.
【0019】[0019]
本考案は、AVR制御回路にΔV制御回路を併用することにより、急峻な電圧 変動をを補償するものである。すなわち、図1に示すように、従来のAVR制御 回路のみを設けた従来の電圧制御方式のSVCにおいて、ΔV制御回路14とし て、急峻な電圧変動成分のみを制御信号として取出すことができるΔV検出回路 15と、このΔV検出信号を従来のAVR制御信号に加算する加算器16を追加 して構成される。 The present invention compensates for sharp voltage fluctuations by using a ΔV control circuit together with an AVR control circuit. That is, as shown in FIG. 1, in the conventional voltage control type SVC in which only the conventional AVR control circuit is provided, the ΔV control circuit 14 can be used as the ΔV detection circuit capable of extracting only a steep voltage fluctuation component as a control signal. The circuit 15 and an adder 16 for adding the ΔV detection signal to the conventional AVR control signal are added.
【0020】 点線で囲まれたΔV制御回路14の他の部分は、先に説明したので、同一符号 を付して説明を省略する。 ΔV制御信号を取出すΔV検出回路15は、第1の積分回路17、第2の積分 回路18、減算器19から構成される。The other parts of the ΔV control circuit 14 surrounded by the dotted line have been described above, and therefore the same reference numerals are given and the description thereof is omitted. The ΔV detection circuit 15 for extracting the ΔV control signal is composed of a first integration circuit 17, a second integration circuit 18, and a subtractor 19.
【0021】 第1の積分回路17は系統電圧の直流検出値Vinからフリッカ成分を所定の増 幅率K2と応答速度ST2で取出すもので、その伝達関数はK2/(1+ST2)で 表される。この回路は電圧調節計11で検出できないフリッカを取出すため、そ の応答速度は電圧調節計のものより速めている(ST2<ST1)。この積分出力 には、フリッカより周期が長い成分が含まれるため、第2の積分回路18と減算 器19で負帰還をかけ、フリッカ成分のみが抽出されるようにする。この目的の ため、第2の積分回路18の伝達関数1/(1+ST3)の応答速度を(ST3> ST2)としている。The first integration circuit 17 extracts a flicker component from the DC detection value V in of the system voltage at a predetermined amplification rate K 2 and response speed ST 2 , and its transfer function is K 2 / (1 + ST 2 ). It is represented by. Since this circuit takes out a flicker that cannot be detected by the voltage controller 11, its response speed is faster than that of the voltage controller (ST 2 <ST 1 ). Since the integrated output contains a component having a longer period than the flicker, negative feedback is applied by the second integrating circuit 18 and the subtractor 19 so that only the flicker component is extracted. For this purpose, the response speed of the transfer function 1 / (1 + ST 3 ) of the second integration circuit 18 is set to (ST 3 > ST 2 ).
【0022】 このΔV制御回路14の追加によって得られる制御系統全体の応答を伝達関数 で表すと、図2のようになる。 図2において、系統電圧Vlから直流検出値Vinを取出す電圧検出回路7の伝 達関数は1/ST0、電圧調節計11の伝達関数は、上述したようにG1(S)= K1/(1+ST1)である。The response of the entire control system obtained by adding the ΔV control circuit 14 is shown in FIG. 2 as a transfer function. In FIG. 2, the transfer function of the voltage detection circuit 7 that extracts the DC detection value V in from the system voltage V l is 1 / ST 0 , and the transfer function of the voltage controller 11 is G 1 (S) = K as described above. It is 1 / (1 + ST 1 ).
【0023】 ΔV検出回路15の伝達関数G2(S)は、第1の積分回路17の伝達関数が K2/(1+ST2)、減算器19によって負帰還を行う第2の積分回路18の伝 達関数が1/(1+ST3)であることから、The transfer function G 2 (S) of the ΔV detection circuit 15 is the transfer function of the first integrator circuit K 2 / (1 + ST 2 ), and the subtractor 19 performs the negative feedback of the second integrator circuit 18. Since the transfer function is 1 / (1 + ST 3 ),
【数4】 である。[Equation 4] Is.
【0024】 この伝達関数G2(S)の式は、ΔV検出回路15が二次のバンドパスフィル タであることを示している。したがって、今、系統のループGAIN(GL)= 1で動作させた場合は、ΔQ/ΔVをオープンループ的に制御することとなり、 高速応答が可能になる。すなわち、ΔV検出回路15の出力ΔQにて電圧フリッ カによる電圧変動を補償することが期待できる。The expression of this transfer function G 2 (S) indicates that the ΔV detection circuit 15 is a quadratic bandpass filter. Therefore, when the system loop GAIN ( GL ) = 1 is operated, ΔQ / ΔV is controlled like an open loop, and high-speed response becomes possible. That is, it can be expected that the output ΔQ of the ΔV detection circuit 15 compensates the voltage fluctuation due to the voltage flicker.
【0025】 したがって、従来のAVR制御回路は、比較的ゆっくりした電圧変動を補償し 、急峻かつ不規則な電圧変動は、このΔV制御回路14が補償することになる。Therefore, the conventional AVR control circuit compensates for a relatively slow voltage fluctuation, and the ΔV control circuit 14 compensates for a sharp and irregular voltage fluctuation.
【0026】 なお、各回路定数は、系統の安定性を考慮して、(ST0<ST2<ST3<S T1、K2<<K1)の関係を成立させる必要がある。Note that the circuit constants need to satisfy the relationship (ST 0 <ST 2 <ST 3 <ST 1 , K 2 << K 1 ) in consideration of system stability.
【0027】 次に、この考案のΔV検出回路15で、急峻な電圧変動を制御信号として取出 すことができる実例として、SVCを設置した実際の系統に、上記ΔV制御回路 14を接続して得られたΔV制御信号と、Q制御用の一般的な無効電力検出回路 (図示せず)を接続して得られたΔQ検出信号を、図3に比較して示す。なお、 この測定例で使用したΔV検出回路15の制御定数はτL≒約15msec、GL≒1 倍である。Next, as an example in which a sharp voltage fluctuation can be taken out as a control signal by the ΔV detection circuit 15 of the present invention, the ΔV control circuit 14 is connected to an actual system in which an SVC is installed. A ΔQ detection signal obtained by connecting the obtained ΔV control signal and a general reactive power detection circuit (not shown) for Q control is shown in comparison with FIG. The control constants of the ΔV detecting circuit 15 used in this measurement example are τ L ≈15 msec and G L ≈1.
【0028】 図3のデータの比較から解るように、ΔV制御信号はΔQ検出信号に追従して いる。これは、電圧フリッカに起因する電圧変動をΔV制御のみで補償できるこ とを意味する。As can be seen from the comparison of the data in FIG. 3, the ΔV control signal follows the ΔQ detection signal. This means that the voltage fluctuation caused by the voltage flicker can be compensated only by the ΔV control.
【0029】[0029]
この考案によれば、ゆっくりとした電圧変動を抑制するAVR制御回路に、高 速検出が可能なΔV検出回路を組合わせることにより、AVR制御のみでは残留 していた急峻な電圧変動(フリッカ)の補償をも行うことができる。 According to this invention, by combining the AVR control circuit that suppresses the slow voltage fluctuations with the ΔV detection circuit capable of high-speed detection, the sharp voltage fluctuations (flicker) that remain with only the AVR control can be eliminated. Compensation can also be provided.
【図1】この考案の一実施例を示す電圧検出型SVC制
御装置の回路図FIG. 1 is a circuit diagram of a voltage detection type SVC control device showing an embodiment of the present invention.
【図2】図1の回路の応答速度に関係する部分を伝達関
数で表したブロック線図FIG. 2 is a block diagram in which a portion related to a response speed of the circuit of FIG. 1 is represented by a transfer function.
【図3】実際の電力系統において、この考案のΔV制御
回路が出力するΔV制御信号と、Q制御用の無効電力検
出回路で検出したΔQ検出信号とを比較して示す図FIG. 3 is a diagram showing a comparison between a ΔV control signal output by a ΔV control circuit of the present invention and a ΔQ detection signal detected by a reactive power detection circuit for Q control in an actual power system.
【図4】AVR制御のみを行う従来の電圧検出型SVC
制御装置を示す回路図FIG. 4 is a conventional voltage detection type SVC that performs only AVR control.
Circuit diagram showing the controller
【図5】AVR制御のみを行なう場合において、異なる
系統ループの応答時間tに対する、無効電力補償率とフ
リッカ改善率の相関関係を示す図。FIG. 5 is a diagram showing a correlation between a reactive power compensation rate and a flicker improvement rate with respect to response times t of different system loops when only AVR control is performed.
【符号の説明】 0 無限大母線 01 変電所ブス 1 受電トランス 2 需要家負荷ブス 7 電圧検出回路 8 電源同期回路 9 基準電圧発生回路 10 減算器 11 電圧調節計 12 ファンクション回路 13 サイリスタゲートパルス発生器 14 ΔV制御回路 15 ΔV検出回路 16 加算器 17 第1の積分回路 18 第2の積分回路 19 減算器 SVC 無効電力補償装置 TCR サイリスタ制御リアクトル FC フィルタ[Explanation of symbols] 0 infinity bus 01 substation bus 1 power receiving transformer 2 customer load bus 7 voltage detection circuit 8 power supply synchronization circuit 9 reference voltage generation circuit 10 subtractor 11 voltage controller 12 function circuit 13 thyristor gate pulse generator 14 ΔV control circuit 15 ΔV detection circuit 16 adder 17 first integration circuit 18 second integration circuit 19 subtractor SVC reactive power compensator TCR thyristor control reactor FC filter
Claims (1)
スタ制御リアクトルから系統に供給する無効電力を増減
制御し、系統の電圧変動を抑制する電圧変動抑制装置に
おいて、 系統電圧Vlの直流検出値Vinと目標基準電圧Vrefの差
を、伝達関数G1(S)=K1/(1+ST1)で表され
る電圧調節計に入力し、その出力を比較的ゆっくりとし
た電圧変動を抑制する制御信号として、上記サイリスタ
制御リアクトルに与えると同時に、 系統電圧Vlの直流検出値Vinを、 【数1】 但し、ST0<ST2<ST3<ST1、K2<<K1 ST0:系統電圧Vlを直流化する電圧検出回路の応答速
度 で表されるΔV制御回路に入力し、その出力をフリッカ
を抑制する制御信号として、上記電圧調節計の出力に加
算してサイリスタ制御リアクトルに与えることを特徴と
する電圧変動抑制装置の制御方式。1. A DC detection value of system voltage V l in a voltage fluctuation suppressing device for controlling reactive power supplied from a thyristor control reactor to the system by increasing or decreasing based on only system voltage V l to suppress system voltage fluctuation. The difference between V in and the target reference voltage V ref is input to the voltage controller represented by the transfer function G 1 (S) = K 1 / (1 + ST 1 ), and its output is suppressed relatively slowly. as a control signal to, and at the same time given to the thyristor controlled reactor, the DC detection value V in system voltage V l, Equation 1] However, ST 0 <ST 2 <ST 3 <ST 1 , K 2 << K 1 ST 0 : Input to the ΔV control circuit represented by the response speed of the voltage detection circuit for converting the system voltage V l into a direct current, and its output Is added to the output of the voltage regulator as a control signal for suppressing flicker and is applied to the thyristor control reactor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8922792U JP2581459Y2 (en) | 1992-12-28 | 1992-12-28 | Control method of voltage fluctuation suppression device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8922792U JP2581459Y2 (en) | 1992-12-28 | 1992-12-28 | Control method of voltage fluctuation suppression device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0656809U true JPH0656809U (en) | 1994-08-05 |
JP2581459Y2 JP2581459Y2 (en) | 1998-09-21 |
Family
ID=13964861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8922792U Expired - Fee Related JP2581459Y2 (en) | 1992-12-28 | 1992-12-28 | Control method of voltage fluctuation suppression device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2581459Y2 (en) |
-
1992
- 1992-12-28 JP JP8922792U patent/JP2581459Y2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2581459Y2 (en) | 1998-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5493485A (en) | Protection device for stopping operation of an inverter | |
KR101129072B1 (en) | Instantaneous voltage-drop compensation circuit, power conversion apparatus, instantaneous voltage-drop compensation method and computer readable medium storing instantaneous voltage-drop compensation program | |
KR890004101B1 (en) | Power converter for ac load | |
EP0372109B1 (en) | Reactive power controller | |
JPH0779530B2 (en) | Reactive power compensator for power system | |
JP2581459Y2 (en) | Control method of voltage fluctuation suppression device | |
JPS6022591B2 (en) | Circuit to prevent commutation failure | |
JP2003324847A (en) | Method and apparatus for compensating voltage flicker | |
JPH0698469A (en) | Control system of voltage detection-type reactive-power compensation apparatus | |
JP2792085B2 (en) | Control method of reactive power compensator | |
JPS6216022A (en) | Semiconductor type current compensator | |
JPH0711847U (en) | Control method of voltage fluctuation suppression device | |
Reddy et al. | Grid Voltage Sensor-less Protection Scheme for One Cycle-Controlled Single-phase Photovoltaic Inverter Systems | |
JPH0923585A (en) | Control of reactive power compensation | |
JPH04317523A (en) | Voltage fluctuation compensator | |
JPH07236230A (en) | Controller for voltage fluctuation suppresser | |
JPH0731299Y2 (en) | Reactive power compensation controller | |
JP2606946Y2 (en) | Control device for voltage fluctuation suppression device | |
JPH0564916U (en) | Control device for voltage fluctuation suppressing device | |
JPH0731301Y2 (en) | Controller for reactive power compensator | |
JP2725538B2 (en) | Voltage fluctuation suppression device | |
JPH04125031A (en) | Reactive power compensator control method | |
JPH05189068A (en) | Control method for reactive power compensation device | |
JPS6154880A (en) | Power source | |
JPH02178714A (en) | Operation control system for voltage fluctuation contermeasure equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980609 |
|
LAPS | Cancellation because of no payment of annual fees |