JPH06283732A - 太陽電池及びその製造方法 - Google Patents
太陽電池及びその製造方法Info
- Publication number
- JPH06283732A JPH06283732A JP5070082A JP7008293A JPH06283732A JP H06283732 A JPH06283732 A JP H06283732A JP 5070082 A JP5070082 A JP 5070082A JP 7008293 A JP7008293 A JP 7008293A JP H06283732 A JPH06283732 A JP H06283732A
- Authority
- JP
- Japan
- Prior art keywords
- solar cell
- type
- semiconductor layer
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 太陽電池のセル周辺部の電流損失を防止し、
高効率化を図る。 【構成】 Ｐ型シリコン基板１１と、光入射側に形成さ
れたＮ+型半導体層１３と、上記Ｐ型シリコン基板１１
の側面及び裏面に、プラズマＣＶＤ法により形成された
Ｐ+型微結晶シリコン１６とによる。 【効果】 太陽電池特性の短絡電流及び開放電圧の向
上、製造工程の低温化、基板ライフタイムの向上を達成
できる。
高効率化を図る。 【構成】 Ｐ型シリコン基板１１と、光入射側に形成さ
れたＮ+型半導体層１３と、上記Ｐ型シリコン基板１１
の側面及び裏面に、プラズマＣＶＤ法により形成された
Ｐ+型微結晶シリコン１６とによる。 【効果】 太陽電池特性の短絡電流及び開放電圧の向
上、製造工程の低温化、基板ライフタイムの向上を達成
できる。
Description
【０００１】
【産業上の利用分野】本発明は、太陽電池及びその製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】図２に、シリコン基板を用いた従来の太
陽電池の構造を示す。本構造では、Ｐ型シリコン基板２
１の表面に高濃度のＮ+型半導体層２２が形成され、Ｐ
Ｎ接合面２３は、Ｐ型シリコン基板２１の側面に露出し
ている。この露出部分で生成されたキャリアの再結合や
発生電流の漏れが生じ、太陽電池特性を低下させてい
た。
陽電池の構造を示す。本構造では、Ｐ型シリコン基板２
１の表面に高濃度のＮ+型半導体層２２が形成され、Ｐ
Ｎ接合面２３は、Ｐ型シリコン基板２１の側面に露出し
ている。この露出部分で生成されたキャリアの再結合や
発生電流の漏れが生じ、太陽電池特性を低下させてい
た。
【０００３】ところで、太陽電池の高効率化を図る技術
として、プレーナ構造の採用及び裏面電界層（ＢＳＦ
層：Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）の形成が
あり、これらについて、以下に、簡単に説明する。
として、プレーナ構造の採用及び裏面電界層（ＢＳＦ
層：Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）の形成が
あり、これらについて、以下に、簡単に説明する。
【０００４】図３に、シリコン基板を用いた従来のプレ
ーナ構造の太陽電池の構造を示す。本構造では、Ｐ型シ
リコン基板３１の表面に高濃度のＮ+型半導体層３２
が、絶縁層３３で囲まれた領域の内側に形成され、ＰＮ
接合面３４は、Ｐ型シリコン基板３１の側面に露出して
いない。そのため、ＰＮ接合端面での特性低下を防止し
ている。
ーナ構造の太陽電池の構造を示す。本構造では、Ｐ型シ
リコン基板３１の表面に高濃度のＮ+型半導体層３２
が、絶縁層３３で囲まれた領域の内側に形成され、ＰＮ
接合面３４は、Ｐ型シリコン基板３１の側面に露出して
いない。そのため、ＰＮ接合端面での特性低下を防止し
ている。
【０００５】すなわち、上記プレーナ構造による特性改
善は、太陽電池のダイオード特性の向上として観測され
る。このダイオード特性の良否を判定するパラメータと
して、飽和電流密度Ｊ01及びＪ02がある。これは、太陽
電池が２つのダイオードから成っていると仮定して、電
流−電圧の理論式を導いた時に表れる係数であり、Ｊ01
は、ＰＮ接合へのキャリアの注入−拡散過程による飽和
電流密度を、またＪ02は、空乏層内でのキャリアの発生
−再結合過程による飽和電流密度を表している。上記プ
レーナ構造は、主としてＪ02の低減に効果があり、これ
により太陽電池特性の曲線因子（ＦＦ）が改善される。
善は、太陽電池のダイオード特性の向上として観測され
る。このダイオード特性の良否を判定するパラメータと
して、飽和電流密度Ｊ01及びＪ02がある。これは、太陽
電池が２つのダイオードから成っていると仮定して、電
流−電圧の理論式を導いた時に表れる係数であり、Ｊ01
は、ＰＮ接合へのキャリアの注入−拡散過程による飽和
電流密度を、またＪ02は、空乏層内でのキャリアの発生
−再結合過程による飽和電流密度を表している。上記プ
レーナ構造は、主としてＪ02の低減に効果があり、これ
により太陽電池特性の曲線因子（ＦＦ）が改善される。
【０００６】次に、上記プレーナ構造を形成する方法に
ついて説明する。その方法はＰ型シリコン基板を熱酸化
し、絶縁層となるＳｉＯ2 膜を形成し、フォトエッチ技
術を用いて上記Ｐ型シリコン基板上のＳｉＯ2 膜をパタ
ーニングし、残ったＳｉＯ2膜を拡散マスクとしてリン
等のＮ型の不純物拡散を行うものである。
ついて説明する。その方法はＰ型シリコン基板を熱酸化
し、絶縁層となるＳｉＯ2 膜を形成し、フォトエッチ技
術を用いて上記Ｐ型シリコン基板上のＳｉＯ2 膜をパタ
ーニングし、残ったＳｉＯ2膜を拡散マスクとしてリン
等のＮ型の不純物拡散を行うものである。
【０００７】一方、裏面電界層は、半導体基板の裏面側
に、上記半導体基板より高濃度で、かつ、同一導電型の
半導体層を設けることにより形成される。裏面電界層
は、半導体基板の裏面近傍で発生したキャリアを内部電
界により表面側に形成された接合層へ押し戻して吸収さ
せ、裏面での再結合による損失を防ぐ働きをする。
に、上記半導体基板より高濃度で、かつ、同一導電型の
半導体層を設けることにより形成される。裏面電界層
は、半導体基板の裏面近傍で発生したキャリアを内部電
界により表面側に形成された接合層へ押し戻して吸収さ
せ、裏面での再結合による損失を防ぐ働きをする。
【０００８】この裏面電界層の形成により、太陽電池特
性の短絡電流（Ｉｓｃ）及び開放電圧（Ｖｏｃ）が向上
する。また、上記裏面電界層は、通常、Ｐ型シリコン基
板に対し、ボロン拡散法、あるいはアルミアロイ法を用
いて形成されている。
性の短絡電流（Ｉｓｃ）及び開放電圧（Ｖｏｃ）が向上
する。また、上記裏面電界層は、通常、Ｐ型シリコン基
板に対し、ボロン拡散法、あるいはアルミアロイ法を用
いて形成されている。
【０００９】
【発明が解決しようとする課題】ところで、太陽電池の
高効率化を目的とする上記プレーナ構造及び裏面電界層
を用いた場合の問題点について説明する。
高効率化を目的とする上記プレーナ構造及び裏面電界層
を用いた場合の問題点について説明する。
【００１０】プレーナ構造では曲線因子（ＦＦ）は改善
されるが、受光面側に形成した接合層が半導体基板の周
辺部は形成されていないため、その周辺部で電流損失が
発生する。すなわち、短絡電流（Ｉｓｃ）の低下が生じ
る。
されるが、受光面側に形成した接合層が半導体基板の周
辺部は形成されていないため、その周辺部で電流損失が
発生する。すなわち、短絡電流（Ｉｓｃ）の低下が生じ
る。
【００１１】図４に、上記太陽電池の断面構造でのＯＢ
ＩＣ（Ｏｐｔｉｃａｌ ＢｅａｍＩｎｄｕｃｅｄ Ｃｕ
ｒｒｅｎｔ：光誘起電流）信号の測定結果を示す。本構
造では、Ｐ型シリコン基板４１の表面に高濃度のＮ+型
半導体層４２が、絶縁層４３をマスクにして形成され、
Ｐ型シリコン基板４１の裏面側に、裏面電界層４４が形
成されている。ここで、Ｎ+型半導体層４２がＰ型シリ
コン基板４１の側面４５まで形成された太陽電池のＯＢ
ＩＣ特性は、信号で示され、側面４５まで一定である
のに対し、Ｎ+半導体層４２がＰ型シリコン基板４１の
側面４５より、３００μｍ（半導体基板とほぼ同一の長
さ）内側に形成されたプレーナ構造の太陽電池のＯＢＩ
Ｃ特性は信号で示され、Ｎ+型半導体層４２のない領
域で急激に低下している。また、上記プレーナ構造の太
陽電池の周辺部を２００μｍ切り落とした太陽電池のＯ
ＢＩＣ特性は、信号で示され、やはり、Ｎ+型半導体
層４２のない領域で、急激に低下している。これは、Ｎ
+型半導体層のない領域で発生したキャリアが接合に吸
収されず、太陽電池の周辺部で、再結合により損失して
いることを示している。このため、周辺部で発生したキ
ャリアを接合で吸収させるためには、絶縁層に設ける拡
散用の窓あけをできるだけ大きくして、Ｎ+型半導体層
をできるだけ広く形成する必要がある。しかしながら、
現在の太陽電池プロセスにおける位置決め精度や作業性
から、周辺部の幅は５０〜１００μｍ程度必要である。
すなわち、プレーナ構造の太陽電池の周辺部には、必
ず、５０〜１００μｍ程度の幅を確保する必要があるた
め、ＯＢＩＣ特性の向上には一定の限界があるといった
問題があった。
ＩＣ（Ｏｐｔｉｃａｌ ＢｅａｍＩｎｄｕｃｅｄ Ｃｕ
ｒｒｅｎｔ：光誘起電流）信号の測定結果を示す。本構
造では、Ｐ型シリコン基板４１の表面に高濃度のＮ+型
半導体層４２が、絶縁層４３をマスクにして形成され、
Ｐ型シリコン基板４１の裏面側に、裏面電界層４４が形
成されている。ここで、Ｎ+型半導体層４２がＰ型シリ
コン基板４１の側面４５まで形成された太陽電池のＯＢ
ＩＣ特性は、信号で示され、側面４５まで一定である
のに対し、Ｎ+半導体層４２がＰ型シリコン基板４１の
側面４５より、３００μｍ（半導体基板とほぼ同一の長
さ）内側に形成されたプレーナ構造の太陽電池のＯＢＩ
Ｃ特性は信号で示され、Ｎ+型半導体層４２のない領
域で急激に低下している。また、上記プレーナ構造の太
陽電池の周辺部を２００μｍ切り落とした太陽電池のＯ
ＢＩＣ特性は、信号で示され、やはり、Ｎ+型半導体
層４２のない領域で、急激に低下している。これは、Ｎ
+型半導体層のない領域で発生したキャリアが接合に吸
収されず、太陽電池の周辺部で、再結合により損失して
いることを示している。このため、周辺部で発生したキ
ャリアを接合で吸収させるためには、絶縁層に設ける拡
散用の窓あけをできるだけ大きくして、Ｎ+型半導体層
をできるだけ広く形成する必要がある。しかしながら、
現在の太陽電池プロセスにおける位置決め精度や作業性
から、周辺部の幅は５０〜１００μｍ程度必要である。
すなわち、プレーナ構造の太陽電池の周辺部には、必
ず、５０〜１００μｍ程度の幅を確保する必要があるた
め、ＯＢＩＣ特性の向上には一定の限界があるといった
問題があった。
【００１２】また、裏面電界層の形成方法について、従
来のボロン拡散法では、１０００℃前後の高温を要し、
基板品質を低下させたり、ＳｉＯ2膜等の余分な拡散マ
スクが必要である点が問題であり、一方、従来のアルミ
アロイ法では、８００℃前後の高温を要し、アロイ層で
の光の吸収損失が大きいことや、アロイ化による基板へ
のストレスが大きく、薄い基板への適用ができない点が
問題であった。
来のボロン拡散法では、１０００℃前後の高温を要し、
基板品質を低下させたり、ＳｉＯ2膜等の余分な拡散マ
スクが必要である点が問題であり、一方、従来のアルミ
アロイ法では、８００℃前後の高温を要し、アロイ層で
の光の吸収損失が大きいことや、アロイ化による基板へ
のストレスが大きく、薄い基板への適用ができない点が
問題であった。
【００１３】
【課題を解決するための手段】本発明は、上記問題点を
解決するため、第１導電型の半導体基板と、該半導体基
板の表面に形成され、かつ、上記半導体基板の側面に露
出しないように形成された第２導電型の第１半導体層と
を有する太陽電池において、上記半導体基板より高濃度
の第１導電型の第２半導体層を少なくとも上記半導体基
板側面に設けることを特徴とするものである。
解決するため、第１導電型の半導体基板と、該半導体基
板の表面に形成され、かつ、上記半導体基板の側面に露
出しないように形成された第２導電型の第１半導体層と
を有する太陽電池において、上記半導体基板より高濃度
の第１導電型の第２半導体層を少なくとも上記半導体基
板側面に設けることを特徴とするものである。
【００１４】また、上記太陽電池において、上記第２半
導体層が微結晶シリコンであることを特徴とするもので
ある。
導体層が微結晶シリコンであることを特徴とするもので
ある。
【００１５】また、上記太陽電池の製造方法において、
第１導電型の半導体基板の表面に第２導電型の不純物を
熱拡散して第１半導体層を形成する工程と、上記半導体
基板の裏面及び側面に、上記熱拡散より低温で、かつ、
プラズマＣＶＤ法により上記半導体基板より高濃度の第
１導電型の第２半導体層を形成する工程とを含むことを
特徴とする、太陽電池の製造方法によるものである。
第１導電型の半導体基板の表面に第２導電型の不純物を
熱拡散して第１半導体層を形成する工程と、上記半導体
基板の裏面及び側面に、上記熱拡散より低温で、かつ、
プラズマＣＶＤ法により上記半導体基板より高濃度の第
１導電型の第２半導体層を形成する工程とを含むことを
特徴とする、太陽電池の製造方法によるものである。
【００１６】
【作用】太陽電池の半導体基板の側面に設けた上記半導
体基板より高濃度で、かつ、同一導電型の半導体層によ
り、横方向への内部電界を発生し、これによりキャリア
は接合層のある領域へ運ばれることになる。その結果、
従来のプレーナ構造での太陽電池の周辺部での電流損失
が解消され、短絡電流、開放電圧、及び、曲線因子が向
上する。
体基板より高濃度で、かつ、同一導電型の半導体層によ
り、横方向への内部電界を発生し、これによりキャリア
は接合層のある領域へ運ばれることになる。その結果、
従来のプレーナ構造での太陽電池の周辺部での電流損失
が解消され、短絡電流、開放電圧、及び、曲線因子が向
上する。
【００１７】また、上記半導体層を低温で形成すること
ができるため、ストレス等による半導体基板品質の劣化
や接合層の不純物濃度分布に影響を与えない。
ができるため、ストレス等による半導体基板品質の劣化
や接合層の不純物濃度分布に影響を与えない。
【００１８】
【実施例】図１に、本発明の一実施例における太陽電池
の断面構造を示す。ここで、１１はＰ型シリコン基板、
１２はＳｉＯ2 膜、１３はＮ+型半導体層、１４はＳｉ
Ｎ／ＳｉＯ2 膜、１５は上部電極、１６はＰ+型微結晶
シリコン、１７は下部電極を表わしている。Ｐ型シリコ
ン基板１１の光入射側にＮ+型半導体層１３が形成さ
れ、Ｎ+型半導体層１３の表面は、入射光の反射を低減
するため凹凸形状をしている。
の断面構造を示す。ここで、１１はＰ型シリコン基板、
１２はＳｉＯ2 膜、１３はＮ+型半導体層、１４はＳｉ
Ｎ／ＳｉＯ2 膜、１５は上部電極、１６はＰ+型微結晶
シリコン、１７は下部電極を表わしている。Ｐ型シリコ
ン基板１１の光入射側にＮ+型半導体層１３が形成さ
れ、Ｎ+型半導体層１３の表面は、入射光の反射を低減
するため凹凸形状をしている。
【００１９】以下に、上記太陽電池の製造方法について
説明する。
説明する。
【００２０】まず、（１００）面方位の単結晶のＰ型シ
リコン基板（比抵抗は数Ωｃｍ、１００ｍｍφ、３００
μｍ厚）１１の洗浄を行った後、基板表面のダメージ層
を除去するため、フッ酸（ＨＦ）と硝酸（ＨＮＯ3）の
混合液によりエッチングを行った。その後、熱酸化法
（９００℃）により、Ｐ型シリコン基板１１の全面にＳ
ｉＯ2 膜１２を形成した後、フォトエッチング技術によ
り、入射光側のみ４．９８ｃｍ角の窓開けのパターニン
グを行い、Ｐ型シリコン基板１１の表面を露出させ、Ｓ
ｉＯ2 膜１２をエッチングマスクとして、水酸化ナトリ
ウム（ＮａＯＨ）とイソプロピルアルコール（ＩＰＡ）
を含む水溶液でエッチングを行い、窓開け部分のＰ型シ
リコン基板１１の表面に、微少なピラミッド状の凹凸形
状を設けた。
リコン基板（比抵抗は数Ωｃｍ、１００ｍｍφ、３００
μｍ厚）１１の洗浄を行った後、基板表面のダメージ層
を除去するため、フッ酸（ＨＦ）と硝酸（ＨＮＯ3）の
混合液によりエッチングを行った。その後、熱酸化法
（９００℃）により、Ｐ型シリコン基板１１の全面にＳ
ｉＯ2 膜１２を形成した後、フォトエッチング技術によ
り、入射光側のみ４．９８ｃｍ角の窓開けのパターニン
グを行い、Ｐ型シリコン基板１１の表面を露出させ、Ｓ
ｉＯ2 膜１２をエッチングマスクとして、水酸化ナトリ
ウム（ＮａＯＨ）とイソプロピルアルコール（ＩＰＡ）
を含む水溶液でエッチングを行い、窓開け部分のＰ型シ
リコン基板１１の表面に、微少なピラミッド状の凹凸形
状を設けた。
【００２１】次に、ＳｉＯ2 膜１２をマスクとして、Ｐ
ＯＣｌ3 によるリンを不純物とした熱拡散（８５０℃）
を行い、窓開け部分のみにＮ+型半導体層１３を形成
し、プレーナ構造のＰＮ接合を形成した。この時のＮ+
型半導体層１３の拡散深さは、０．２〜０．２５μｍ程
度である。その後、熱酸化法（８００℃）により、パッ
シベーション層となるＳｉＯ2 膜を形成してから、Ｐ型
シリコン基板１１の表面にプラズマＣＶＤ法によりＳｉ
Ｎ膜を堆積してＳｉＮ／ＳｉＯ2 膜１４を形成した。こ
こで、ＳｉＮ／ＳｉＯ2 膜１４は、反射防止膜としても
機能する。
ＯＣｌ3 によるリンを不純物とした熱拡散（８５０℃）
を行い、窓開け部分のみにＮ+型半導体層１３を形成
し、プレーナ構造のＰＮ接合を形成した。この時のＮ+
型半導体層１３の拡散深さは、０．２〜０．２５μｍ程
度である。その後、熱酸化法（８００℃）により、パッ
シベーション層となるＳｉＯ2 膜を形成してから、Ｐ型
シリコン基板１１の表面にプラズマＣＶＤ法によりＳｉ
Ｎ膜を堆積してＳｉＮ／ＳｉＯ2 膜１４を形成した。こ
こで、ＳｉＮ／ＳｉＯ2 膜１４は、反射防止膜としても
機能する。
【００２２】次に、フォトエッチング技術により、Ｎ+
型半導体層１３上のＳｉＮ／ＳｉＯ2膜１４を電極パタ
ーン状にエッチングし、Ｔｉ，Ｐｄ，Ａｇの順に金属を
堆積して、リフトオフ法により、Ｔｉ／Ｐｄ／Ａｇ（下
層／中層／上層）の３層構造の上部電極１５を形成し
た。
型半導体層１３上のＳｉＮ／ＳｉＯ2膜１４を電極パタ
ーン状にエッチングし、Ｔｉ，Ｐｄ，Ａｇの順に金属を
堆積して、リフトオフ法により、Ｔｉ／Ｐｄ／Ａｇ（下
層／中層／上層）の３層構造の上部電極１５を形成し
た。
【００２３】次に、ダイシングソーを用いて、最終のセ
ルサイズに切断した。本実施例では、セルサイズ５ｃｍ
角とし、上記窓開け部分の寸法は４．９８ｃｍ角として
いるため、セル周辺部の接合のない領域の幅は、およそ
１００μｍである。なお、上記ダイシングソーによりセ
ルを切断する場合、この領域の幅は２０〜１００μｍが
望ましく、一般に、Ｎ+型半導体層１３とＰ+型微結晶シ
リコン１６とが接しないようにしておくのがよい。
ルサイズに切断した。本実施例では、セルサイズ５ｃｍ
角とし、上記窓開け部分の寸法は４．９８ｃｍ角として
いるため、セル周辺部の接合のない領域の幅は、およそ
１００μｍである。なお、上記ダイシングソーによりセ
ルを切断する場合、この領域の幅は２０〜１００μｍが
望ましく、一般に、Ｎ+型半導体層１３とＰ+型微結晶シ
リコン１６とが接しないようにしておくのがよい。
【００２４】次に、基板の裏面及び側面に残っているＳ
ｉＯ2 膜を除去した後、プラズマＣＶＤ法により、Ｐ型
シリコン基板１１より高濃度のＰ+型微結晶シリコン１
６を膜厚２０００ÅでＰ型シリコン基板１１の裏面及び
側面に形成した。プラズマＣＶＤ法でＰ+型微結晶シリ
コンを形成する場合、対向した電極間に試料を保持し、
この電極間に高周波を印加し、雰囲気ガスを分解して堆
積を行うが、受光面側を一方の電極に密着保持すること
により、Ｐ型シリコン基板１１の裏面及び側面にＰ+型
微結晶シリコン１６を形成することができる。上記Ｐ+
型微結晶シリコンの形成条件は、例えば、シラン系ガス
（ＳｉＨ4 ，Ｓｉ2Ｈ6 等）と水素ガス（Ｈ2）とジボラ
ンガス（Ｂ2Ｈ6）との混合ガス、ＲＦパワー１００Ｗ
（１３．５６ＭＨｚ）、圧力０．１５Ｔｏｒｒ、基板温
度１００〜２００℃、ガス比Ｈ2／ＳｉＨ4≧１００，Ｂ
2Ｈ6／ＳｉＨ4＜０．０２であり、Ｐ+型微結晶シリコン
が形成できれば上記形成条件に限定されない。
ｉＯ2 膜を除去した後、プラズマＣＶＤ法により、Ｐ型
シリコン基板１１より高濃度のＰ+型微結晶シリコン１
６を膜厚２０００ÅでＰ型シリコン基板１１の裏面及び
側面に形成した。プラズマＣＶＤ法でＰ+型微結晶シリ
コンを形成する場合、対向した電極間に試料を保持し、
この電極間に高周波を印加し、雰囲気ガスを分解して堆
積を行うが、受光面側を一方の電極に密着保持すること
により、Ｐ型シリコン基板１１の裏面及び側面にＰ+型
微結晶シリコン１６を形成することができる。上記Ｐ+
型微結晶シリコンの形成条件は、例えば、シラン系ガス
（ＳｉＨ4 ，Ｓｉ2Ｈ6 等）と水素ガス（Ｈ2）とジボラ
ンガス（Ｂ2Ｈ6）との混合ガス、ＲＦパワー１００Ｗ
（１３．５６ＭＨｚ）、圧力０．１５Ｔｏｒｒ、基板温
度１００〜２００℃、ガス比Ｈ2／ＳｉＨ4≧１００，Ｂ
2Ｈ6／ＳｉＨ4＜０．０２であり、Ｐ+型微結晶シリコン
が形成できれば上記形成条件に限定されない。
【００２５】最後に、Ｐ型シリコン基板１１の裏面にＡ
ｌを蒸着して、下部電極１７を形成し、太陽電池は完成
する。
ｌを蒸着して、下部電極１７を形成し、太陽電池は完成
する。
【００２６】なお、本発明は、請求の範囲内において種
々の変更が可能であり、上記実施例に限定されない。
々の変更が可能であり、上記実施例に限定されない。
【００２７】
【発明の効果】以上より明らかなように、本発明によれ
ば、接合層が外部に露出することなく、内部電界により
接合層のない周辺部で発生したキャリアを接合層の方向
へ押し戻すことができるため、短絡電流、開放電圧及
び、曲線因子を向上することができ、太陽電池の高効率
化を達成することができる。
ば、接合層が外部に露出することなく、内部電界により
接合層のない周辺部で発生したキャリアを接合層の方向
へ押し戻すことができるため、短絡電流、開放電圧及
び、曲線因子を向上することができ、太陽電池の高効率
化を達成することができる。
【００２８】また、太陽電池の半導体基板より高濃度
で、かつ、同一導電型の半導体層を、従来のボロン拡散
法、または、アルミアロイ法よりも低温で形成すること
ができ、また、上記接合層を形成する温度よりも低温で
形成することができる。その結果、工程の増加を伴わず
に、ストレス等による半導体基板品質の劣化を防止し、
基板ライフタイムを向上させ、接合層の不純物濃度の制
御性を向上することができる。
で、かつ、同一導電型の半導体層を、従来のボロン拡散
法、または、アルミアロイ法よりも低温で形成すること
ができ、また、上記接合層を形成する温度よりも低温で
形成することができる。その結果、工程の増加を伴わず
に、ストレス等による半導体基板品質の劣化を防止し、
基板ライフタイムを向上させ、接合層の不純物濃度の制
御性を向上することができる。
【図１】本発明の一実施例における太陽電池の断面構造
を示す図である。
を示す図である。
【図２】従来の技術による太陽電池の接合の構造を示す
図である。
図である。
【図３】従来の技術によるプレーナ構造の太陽電池の接
合の構造を示す図である。
合の構造を示す図である。
【図４】従来の技術によるプレーナ構造の太陽電池の周
辺部の影響を示す図である。
辺部の影響を示す図である。
１１ Ｐ型シリコン基板 １２ ＳｉＯ2 膜 １３ Ｎ+型半導体層 １４ ＳｉＮ／ＳｉＯ2 膜 １５ 上部電極 １６ Ｐ+型微結晶シリコン １７ 下部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山嵜 一郎 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】 第１導電型の半導体基板と、該半導体基
板の表面に形成され、かつ、上記半導体基板の側面に露
出しないように形成された第２導電型の第１半導体層と
を有する太陽電池において、 上記半導体基板より高濃度の第１導電型の第２半導体層
を少なくとも上記半導体基板側面に設けることを特徴と
する太陽電池。 - 【請求項２】 請求項１に記載の太陽電池において、 上記第２半導体層が微結晶シリコンであることを特徴と
する太陽電池。 - 【請求項３】 請求項１に記載の太陽電池の製造方法に
おいて、 第１導電型の半導体基板の表面に第２導電型の不純物を
熱拡散して第１半導体層を形成する工程と、 上記半導体基板の裏面及び側面に、上記熱拡散より低温
で、かつ、プラズマＣＶＤ法により上記半導体基板より
高濃度の第１導電型の第２半導体層を形成する工程とを
含むことを特徴とする、太陽電池の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07008293A JP3157948B2 (ja) | 1993-03-29 | 1993-03-29 | 太陽電池及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07008293A JP3157948B2 (ja) | 1993-03-29 | 1993-03-29 | 太陽電池及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283732A true JPH06283732A (ja) | 1994-10-07 |
| JP3157948B2 JP3157948B2 (ja) | 2001-04-23 |
Family
ID=13421269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07008293A Expired - Fee Related JP3157948B2 (ja) | 1993-03-29 | 1993-03-29 | 太陽電池及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157948B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151192A (ja) * | 2010-01-21 | 2011-08-04 | Sharp Corp | 太陽電池セル、インターコネクタ付き太陽電池セルおよびその製造方法 |
| KR20170003136A (ko) * | 2015-06-30 | 2017-01-09 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| JP2017038060A (ja) * | 2015-08-12 | 2017-02-16 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及び太陽電池の製造方法 |
-
1993
- 1993-03-29 JP JP07008293A patent/JP3157948B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151192A (ja) * | 2010-01-21 | 2011-08-04 | Sharp Corp | 太陽電池セル、インターコネクタ付き太陽電池セルおよびその製造方法 |
| KR20170003136A (ko) * | 2015-06-30 | 2017-01-09 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| KR20210082426A (ko) * | 2015-06-30 | 2021-07-05 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| US11462654B2 (en) | 2015-06-30 | 2022-10-04 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| JP2017038060A (ja) * | 2015-08-12 | 2017-02-16 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及び太陽電池の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157948B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9608131B2 (en) | Solar cell having doped semiconductor heterojunction contacts | |
| CA2181281C (en) | Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell | |
| KR101948206B1 (ko) | 태양 전지와, 이의 제조 방법 | |
| US20100229928A1 (en) | Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element | |
| JP2012243797A (ja) | 太陽電池の製造方法 | |
| US4781765A (en) | Photovoltaic device | |
| US9397239B2 (en) | Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells | |
| TW201318030A (zh) | 半導體光檢測裝置及其製備的方法 | |
| TWI401810B (zh) | 太陽能電池 | |
| KR20040042209A (ko) | 박막형 실리콘 태양 전지 | |
| JPH0969643A (ja) | 太陽電池及びその製造方法 | |
| JP3193287B2 (ja) | 太陽電池 | |
| JP3157948B2 (ja) | 太陽電池及びその製造方法 | |
| JP5645734B2 (ja) | 太陽電池素子 | |
| JP2896793B2 (ja) | 光起電力装置の製造方法 | |
| JP3346907B2 (ja) | 太陽電池及びその製造方法 | |
| JPH07193263A (ja) | 太陽電池の製造方法 | |
| JPH08274356A (ja) | 太陽電池素子 | |
| US8828790B2 (en) | Method for local contacting and local doping of a semiconductor layer | |
| KR101321538B1 (ko) | 벌크형 실리콘 태양 전지 및 그 제조 방법 | |
| JPH09181343A (ja) | 光電変換装置 | |
| JP3158028B2 (ja) | 太陽電池及びその製造方法 | |
| JPH0945945A (ja) | 太陽電池素子およびその製造方法 | |
| JP2826227B2 (ja) | 光電変換素子 | |
| JPH08111537A (ja) | 太陽電池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |