JPH06283639A - Hybrid integrated circuit - Google Patents
Hybrid integrated circuitInfo
- Publication number
- JPH06283639A JPH06283639A JP5066741A JP6674193A JPH06283639A JP H06283639 A JPH06283639 A JP H06283639A JP 5066741 A JP5066741 A JP 5066741A JP 6674193 A JP6674193 A JP 6674193A JP H06283639 A JPH06283639 A JP H06283639A
- Authority
- JP
- Japan
- Prior art keywords
- copper plate
- substrate
- copper
- integrated circuit
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、混成集積回路に関し、
特にインバータ回路等のパワー回路を実装した大電流用
の混成集積回路に関する。FIELD OF THE INVENTION This invention relates to hybrid integrated circuits,
In particular, it relates to a large current hybrid integrated circuit in which a power circuit such as an inverter circuit is mounted.
【０００２】[0002]
【従来の技術】従来、混成集積回路としては、セラミッ
クス基板をベースにしたものが多く使用されてきたが、
セラミックス基板上に形成される回路パターンは貴金属
ペーストによって形成されるためにそのシート抵抗が大
きいことおよびセラミックス基板の熱伝導性の悪いこと
から大電流タイプの混成集積回路としては不向きとなっ
ており、近年の大電流タイプの混成集積回路は金属基
板、例えばアルミニウム、銅ベースの基板上に絶縁樹脂
層を介して形成された銅箔パターン上にパワー回路を構
成する部品が実装されている。すなわち、パワー回路部
品は銅等の金属片（ヒートシンク）上に実装されて基板
上に実装され、外部回路と接続するための複数のパワー
用の外部リード端子は基板上の所定位置に半田付けされ
る構造となっている。かかる、大電流用の混成集積回路
としては特開昭６３−３０２５３０号公報、特開昭６４
−２５５５４号公報および特開昭６４−５０９２号公報
に記載されている。2. Description of the Related Art Conventionally, as a hybrid integrated circuit, one based on a ceramic substrate has been widely used.
Since the circuit pattern formed on the ceramic substrate is formed of a noble metal paste, its sheet resistance is large and the thermal conductivity of the ceramic substrate is poor, making it unsuitable as a high-current type hybrid integrated circuit. In recent years, a large-current type hybrid integrated circuit has components constituting a power circuit mounted on a copper foil pattern formed on a metal substrate, for example, an aluminum or copper base substrate via an insulating resin layer. That is, the power circuit component is mounted on a metal piece (heat sink) such as copper and mounted on the board, and a plurality of external power lead terminals for connecting to an external circuit are soldered to predetermined positions on the board. It has a structure that Such hybrid integrated circuits for large currents are disclosed in JP-A-63-302530 and JP-A-64.
No. 25554 and Japanese Patent Laid-Open No. 64-5092.
【０００３】[0003]
【発明が解決しようとする課題】従来構造の大電流用混
成集積回路では上記したように外部回路と接続するため
の各リード端子が半田層を介して基板上に固着される構
造であるため、以下の不具合がある。すなわち、 半田層自体の電気抵抗値が大きいために電流損失を起
し発熱量が増加する。In the large-current hybrid integrated circuit of the conventional structure, as described above, the lead terminals for connecting to the external circuit are fixed on the substrate through the solder layer. There are the following defects. That is, since the solder layer itself has a large electric resistance value, a current loss is caused to increase the amount of heat generation.
【０００４】電流出力径路の導電路上に半田層を介し
て外部リード端子が固着される場合、半田層表面が酸化
したとき経時変化に伴って半田層が劣化し、信頼性面で
著しく低下するという問題があった。 基板上に各リード端子を半田固着するための専用のラ
ンド（パッド）を形成しなければならず基板サイズを小
型化する場合の弊害となり、大電流用の混成集積回路自
体のサイズを小型化にすることができない。When an external lead terminal is fixed on the conductive path of the current output path via a solder layer, the solder layer deteriorates with the lapse of time when the surface of the solder layer is oxidized, and the reliability is significantly lowered. There was a problem. Dedicated lands (pads) for soldering each lead terminal to the board must be formed, which is an adverse effect when the board size is reduced, and the hybrid integrated circuit itself for high current can be downsized. Can not do it.
【０００５】また、基板上にインバータ回路を構成した
場合には、スイッチング素子のエミッタあるいはソース
電極と周辺の導体パターンを接続するワイヤ配線が長く
なり、ワイヤ自体の抵抗およびインダクタンス成分が増
加する。それにより、スイッチング素子のスイッチング
ノイズが増加し、スイッチング素子の誤動作を誘発する
おそれがあった。Further, when the inverter circuit is formed on the substrate, the wire wiring connecting the emitter or source electrode of the switching element and the peripheral conductor pattern becomes long, and the resistance and inductance components of the wire itself increase. As a result, switching noise of the switching element is increased, which may cause a malfunction of the switching element.
【０００６】かかる不具合を解決するためには、スイッ
チング素子のスイッチングスピードを遅くすることで解
決できるが、その反面スイッチング素子の応答性が低下
するという新たな問題がある。本発明は上述した課題に
鑑みてなされたものでこの発明の目的は、外部リード端
子の固着部分における電流損失を抑制し、且つパワー用
の混成集積回路のサイズを極めて小型化にし信頼性を向
上させた混成集積回路を提供することを目的とする。In order to solve such a problem, the switching speed of the switching element can be slowed down, but on the other hand, there is a new problem that the response of the switching element is lowered. The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to suppress current loss in a fixed portion of an external lead terminal and to extremely reduce the size of a hybrid integrated circuit for power to improve reliability. It is an object of the present invention to provide such a hybrid integrated circuit.
【０００７】[0007]
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる第１の混成集積
回路は、金属基板上に絶縁層を介して固着された複数の
一の銅板上にパワー半導体素子を固着し前記基板とケー
ス材が一体化された混成集積回路の一の銅板は基板上に
直接固着され、一の銅板以外の他の銅板はケース材に支
持され且つ基板表面と離間すると共に一の銅板と重畳す
る位置に配置されたことを特徴としている。[Means for Solving the Problems]
In order to achieve the object, a first hybrid integrated circuit according to the present invention is such that a power semiconductor element is fixed on a plurality of copper plates fixed on a metal substrate via an insulating layer, and the substrate and the case material are integrated. One copper plate of the hybridized integrated circuit is directly fixed on the substrate, and the other copper plates other than the one copper plate are supported by the case material and are separated from the substrate surface and arranged at a position overlapping the one copper plate. It is characterized by that.
【０００８】また、この発明に係わる第２の混成集積回
路は、金属基板上に絶縁層を介して回路が形成され、イ
ンバータ回路を構成する第１電源ラインは第１の銅板、
第２電源ラインは第２の銅板、負荷に接続され且つ電流
を供給する出力ラインは第３の銅板で形成され、第１の
銅板上にはソース側のスイッチング素子が第３の銅板上
にはシンク側のスイッチング素子が固着され、少なくと
も前記第３の銅板の一部を折曲げて外部リード端子とし
て兼用し、第１および第３の銅板を基板上に固着し、第
２の銅板を基板表面と離間した位置に配置したことを特
徴としている。In a second hybrid integrated circuit according to the present invention, a circuit is formed on a metal substrate via an insulating layer, and a first power source line forming an inverter circuit is a first copper plate.
The second power supply line is formed by the second copper plate, the output line connected to the load and supplying the current is formed by the third copper plate, and the switching element on the source side is formed on the first copper plate on the third copper plate. The switching element on the sink side is fixed, at least a part of the third copper plate is bent to serve also as an external lead terminal, the first and third copper plates are fixed on the substrate, and the second copper plate is on the substrate surface. It is characterized in that it is placed in a position separated from.
【０００９】[0009]
【作用】以上のように構成される混成集積回路において
は、パワー半導体素子が固着された一の銅板を基板上に
直接実装し、パワー半導体素子が固着されない他の銅板
を基板表面と離間させ且つ一の銅板と重畳する位置に配
置することにより、一の銅板上に固着された半導体素子
と他の銅板とを接続するワイヤ配線の長さを最短で接続
することができる。In the hybrid integrated circuit configured as described above, one copper plate to which the power semiconductor element is fixed is directly mounted on the substrate, and another copper plate to which the power semiconductor element is not fixed is separated from the substrate surface. By arranging it at a position overlapping with one copper plate, it is possible to connect the semiconductor element fixed on the one copper plate and another copper plate with the shortest wire wiring length.
【００１０】また、パワー半導体素子が固着された銅板
の一部分を折曲げて外部リード端子として専用すること
により、外部リード端子のみの半田固着を不要とするこ
とができる。その結果、リード端子の半田層による電流
損失を抑制することができる。また、リード端子を固着
する専用のランド（パッド）を基板上に形成する必要が
ないことおよび銅板が中空に位置するために基板サイズ
を小型化にすることができる。Further, by bending a part of the copper plate to which the power semiconductor element is fixed and dedicated it as an external lead terminal, it is not necessary to fix the solder to the external lead terminal only. As a result, current loss due to the solder layer of the lead terminal can be suppressed. Further, since it is not necessary to form a dedicated land (pad) for fixing the lead terminal on the substrate and the copper plate is located in the hollow, the substrate size can be reduced.
【００１１】また、半田接続点数が減り、信頼性を向上
させることができる。Further, the number of solder connection points is reduced, and the reliability can be improved.
【００１２】[0012]
【実施例】以下図１〜図３に示した実施例に基づいて本
発明の混成集積回路を詳細に説明する。図１は本発明の
混成集積回路の断面図、図２は本発明の混成集積回路の
平面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The hybrid integrated circuit of the present invention will be described in detail below with reference to the embodiments shown in FIGS. FIG. 1 is a cross-sectional view of the hybrid integrated circuit of the present invention, and FIG. 2 is a plan view of the hybrid integrated circuit of the present invention.
【００１３】図１および図２に示す如く、本発明の混成
集積回路は、金属基板（１）と、その基板（１）上に絶
縁層（２）を介して形成された導電路（３）と、その導
電路（３）の所定位置に固着された第１の銅板（４）、
第２の銅板（５）および第３の銅板（６）と、第１およ
び第３の銅板（４）（６）上に固着されたスイッチング
素子（７）（８）と、ケース材（１０）とから構成され
る。As shown in FIGS. 1 and 2, the hybrid integrated circuit of the present invention comprises a metal substrate (1) and a conductive path (3) formed on the substrate (1) via an insulating layer (2). And a first copper plate (4) fixed to a predetermined position of the conductive path (3),
Second copper plate (5) and third copper plate (6), switching elements (7) and (8) fixed on the first and third copper plates (4) and (6), and case material (10) Composed of and.
【００１４】金属基板（１）は、放熱特性および加工性
を考慮して約２〜５ｍｍ厚のアルミニウム基板あるいは
銅基板が使用される。その金属基板（１）は所定サイズ
で矩形状に形成され、混成集積回路が完成する前あるい
は後に所望サイズに分割プレスされる。アルミニウム基
板を用いる場合には、そのアルミニウム基板の表面を薄
膜の酸化アルミニウムで被覆してもよい。また、銅基板
を用いる場合には、その銅基板の表面はニッケルあるい
はクロムメッキが行われ表面保護が行われている。As the metal substrate (1), an aluminum substrate or a copper substrate having a thickness of about 2 to 5 mm is used in consideration of heat radiation characteristics and workability. The metal substrate (1) is formed in a rectangular shape with a predetermined size, and is divided and pressed into a desired size before or after the hybrid integrated circuit is completed. When an aluminum substrate is used, the surface of the aluminum substrate may be covered with a thin film of aluminum oxide. When a copper substrate is used, the surface of the copper substrate is plated with nickel or chromium to protect the surface.
【００１５】金属基板（１）の一主面上には、エポキシ
あるいはポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と約３５〜１０５μｍ厚の銅箔とのクラッド材が
温度１５０〜１８０℃、１平方センチメートル当り５０
〜１００Ｋｇの圧力でホットプレスされる。前記クラッ
ド材を基板（１）上にホットプレスすることにより前記
熱硬化性樹脂が絶縁層（２）となり、その絶縁層（２）
上の銅箔をホトエッチング等して所望形状の導電路
（３）が形成される。On one main surface of the metal substrate (1), a clad material made of a thermosetting insulating resin having adhesiveness such as epoxy or polyimide resin and a copper foil having a thickness of about 35 to 105 μm is provided at a temperature of 150 to 180 ° C. 50 per square centimeter
Hot pressed at a pressure of ~ 100 Kg. The thermosetting resin becomes an insulating layer (2) by hot pressing the clad material onto the substrate (1), and the insulating layer (2)
A conductive path (3) having a desired shape is formed by photoetching the upper copper foil.
【００１６】金属基板（１）上に形成される導電路
（３）は、図３に示したインバータ回路を構成するよう
に、例えば図１および図２に示す如く、第１および第３
の銅板（４）（６）を固着するための導電路（３Ａ）と
複数本の信号用の導電路（３Ｂ）が形成される。尚、本
発明では外部リード端子を固着するための専用のランド
（パッド）は形成されていない。導電路（３Ａ）上には
スクリーン印刷により印刷したソルダーペーストが付着
されて半田層（９）が形成される。その半田層（９）上
に第１および第３の銅板（４）（６）が載置されて半田
リフロー工程によりソルダーペーストを溶触し導電路
（３Ａ）と各銅板（４）（６）を固着接続する。The conductive paths (3) formed on the metal substrate (1) are the first and third conductive paths (3) as shown in FIGS. 1 and 2, for example, to form the inverter circuit shown in FIG.
A conductive path (3A) for fixing the copper plates (4) and (6) and a plurality of conductive paths for signals (3B) are formed. In the present invention, a dedicated land (pad) for fixing the external lead terminal is not formed. A solder paste printed by screen printing is attached on the conductive paths (3A) to form a solder layer (9). The first and third copper plates (4) and (6) are placed on the solder layer (9), and the solder paste is contacted by a solder reflow process to connect the conductive paths (3A) to the copper plates (4) and (6). Connect firmly.
【００１７】図３に示したインバータ回路の第１電源ラ
イン（例えばＶCCライン）は第１の銅板（４）、第２電
源ライン（例えばアースライン）は第２の銅板（５）お
よび電流を供給する出力ラインは第３の銅板（６）によ
り形成されている。第１〜第３の銅板（４）（５）
（６）は約５０〜３００Ａの大電流に対応できるように
する必要からその厚みは約１〜５ｍｍ程度の肉厚を有し
ている。The first power supply line (for example, V CC line) of the inverter circuit shown in FIG. 3 has a first copper plate (4), and the second power supply line (for example, ground line) has a second copper plate (5) and a current. The supply output line is formed by the third copper plate (6). First to third copper plates (4) (5)
(6) has a wall thickness of about 1 to 5 mm because it is necessary to handle a large current of about 50 to 300 A.
【００１８】第１の銅板（４）上にはインバータ回路の
ソース側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
が半田層（１１）によって固着されている。それらソー
ス側のスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）は第
１の電源ラインにより共通接続されるために本実施例で
は第１の銅板（４）を共通とし、スイッチング素子（７
Ａ）（７Ｂ）（７Ｃ）を固着したが、第１の銅板（４）
を３つに分割し、分割された第１の銅板上にそれぞれの
スイッチング素子を固着することも可能である。Switching elements (7A) (7B) (7C) on the source side of the inverter circuit are provided on the first copper plate (4).
Are fixed by the solder layer (11). Since the switching elements (7A) (7B) (7C) on the source side are commonly connected by the first power supply line, the first copper plate (4) is shared in the present embodiment, and the switching elements (7
A) (7B) (7C) fixed, but the first copper plate (4)
It is also possible to divide into three and to fix each switching element on the divided first copper plate.
【００１９】金属基板（１）を銅基板とした場合には、
第１の銅板（４）を共通使用し、アルミニウム基板とし
た場合には、第１の銅板（４）を共通使用するとアルミ
ニウムと銅との熱膨張係数の差が大きいためにアルミニ
ウム基板に反りが生じるおそれがあるために第１の銅板
（４）を各スイッチング素子の数だけ分割するのが好ま
しい。When the metal substrate (1) is a copper substrate,
When the first copper plate (4) is commonly used as an aluminum substrate, when the first copper plate (4) is commonly used, the aluminum substrate is warped because the difference in thermal expansion coefficient between aluminum and copper is large. It is preferable to divide the first copper plate (4) by the number of the switching elements because of the possibility of occurrence.
【００２０】一方、第３の銅板（６）上には、インバー
タ回路のシンク側のスイッチング素子（８Ａ）（８Ｂ）
（８Ｃ）が半田層（１１）を介して固着されている。第
３の銅板（６）はシンク側のスイッチング素子（８Ａ）
（８Ｂ）（８Ｃ）の数に対応して個別に分割されてい
る。第１および第３の銅板（４）（６）上に半田層（１
１）（１１）を介して固着されたスイッチング素子（７
Ａ）〜（７Ｃ），（８Ａ）〜（８Ｃ）はパワートランジ
スタ、パワーＭＯＳＦＥＴ、あるいはＩＧＢＴ等の大電
流タイプの半導体スイッチング素子が用いられている。On the other hand, the switching elements (8A) (8B) on the sink side of the inverter circuit are provided on the third copper plate (6).
(8C) is fixed via the solder layer (11). The third copper plate (6) is a switching element (8A) on the sink side.
(8B) and (8C) are individually divided. On the first and third copper plates (4) (6), the solder layer (1
1) Switching element (7) fixed via (11)
A) to (7C) and (8A) to (8C) are high-current type semiconductor switching elements such as power transistors, power MOSFETs, or IGBTs.
【００２１】本発明の特徴とするところは、スイッチン
グ素子が固着される第１の銅板（４）および第３の銅板
（６）を基板（１）上に直接固着し、スイッチング素子
が固着されない第２の銅板（５）を基板（１）表面と離
間した位置に配置することにある。すなわち、第２の銅
板（５）は第２の銅板と接続される第３の銅板（６）と
重畳するように離間配置される。具体的には第２の銅板
（５）は後述するケース材（１０）によって支持されて
おり、基板（１）とケース材（１０）とを一体化したと
きに第３の銅板（６）の一部分と重畳するように第２の
銅板（５）が配置されることになる。第２の銅板（５）
を離間配置する際、第２の銅板と第３の銅板（６）上の
スイッチング素子がワイヤで接続されるために、第３の
銅板（６）上のスイッチング素子と完全に重畳しないよ
うに注意する必要がある。図面上では第２の銅板（５）
と第３の銅板（６）との離間距離は比較的あるように見
えるが、実際には約２〜５ｍｍ程度の間隔で配置される
のである。The feature of the present invention resides in that the first copper plate (4) and the third copper plate (6) to which the switching elements are fixed are directly fixed on the substrate (1), and the switching elements are not fixed. The second copper plate (5) is arranged at a position separated from the surface of the substrate (1). That is, the second copper plate (5) is arranged so as to be spaced apart so as to overlap the third copper plate (6) connected to the second copper plate. Specifically, the second copper plate (5) is supported by a case member (10) described later, and when the substrate (1) and the case member (10) are integrated, the third copper plate (6) is not supported. The second copper plate (5) is arranged so as to overlap with a part. Second copper plate (5)
Be careful not to completely overlap the switching elements on the third copper plate (6), because the switching elements on the second copper plate and the third copper plate (6) are connected by wires when they are spaced from each other. There is a need to. The second copper plate in the drawing (5)
It seems that there is a relatively large distance between the third copper plate (6) and the third copper plate (6), but in reality, they are arranged at an interval of about 2 to 5 mm.
【００２２】ところで、第３の銅板（６）の一部分は外
部回路と接続するための外部リード端子（６Ａ）として
兼用されている。すなわち、第３の銅板（６）の一部分
を上面方向に略９０°の角度で折曲げ加工し、折曲げ加
工された先端部を外部リード端子（６Ａ）として用い、
ヒートシンクとなる銅板（６）と外部リード（６Ａ）と
を兼用させることができる。第３の銅板（６）の外部リ
ード端子（６Ａ）は後述するケース材の上面部よりも突
出するように延在され、本実施例では上述したように略
９０°の角度で折曲げ加工されるが、外部回路との接続
状態に応じてその角度は任意に調整することができる。By the way, a part of the third copper plate (6) is also used as an external lead terminal (6A) for connecting to an external circuit. That is, a part of the third copper plate (6) is bent in the upper surface direction at an angle of approximately 90 °, and the bent tip portion is used as an external lead terminal (6A).
The copper plate (6) serving as a heat sink and the external lead (6A) can be used together. The external lead terminals (6A) of the third copper plate (6) are extended so as to protrude from the upper surface portion of the case material described later, and are bent at an angle of approximately 90 ° in this embodiment as described above. However, the angle can be arbitrarily adjusted according to the connection state with the external circuit.
【００２３】第３の銅板（６）の一部分を折曲げ加工し
その先端部を外部リード端子（６Ａ）として兼用するこ
とにより、外部リード端子専用の固着パッドを基板
（１）上に形成する必要がないため基板（１）のサイズ
を小型化にすることができる。また、外部リード端子専
用の固着パッドが無くなるのに伴いリード端子を固着す
るための専用の半田層が無くなるために半田層による出
力電流の損失を抑制することができ信頼性の向上に寄与
することができる。It is necessary to form a fixing pad dedicated to the external lead terminal on the substrate (1) by bending a part of the third copper plate (6) and also using the tip part thereof as the external lead terminal (6A). The size of the substrate (1) can be reduced because there is no such a problem. In addition, since the dedicated solder layer for fixing the lead terminals disappears as the fixing pad dedicated to the external lead terminals disappears, the loss of the output current due to the solder layer can be suppressed and the reliability can be improved. You can
【００２４】金属基板（１）上にスイッチング素子が固
着された第１および第３の銅板（４）（６）を固着し、
小信号用の導電路（３Ｂ）上に抵抗体等の回路素子を実
装した後、基板（１）はケース材（１０）と一体化され
る。ケース材（１０）はファイバグラス・レインホース
ＰＥＴ（ＦＲＰＥＴ）等の絶縁樹脂で射出成形により略
枠状に形成される。ケース材（１０）の射出成形時に第
２の銅板（５）がインサート成形されるようになってお
り、具体的にはケース材（１０）内に設けられた各バー
（１０Ａ）によって第２の銅板（５）が固定支持される
構造となっている。すなわち、インサート成形時に第２
の銅板（５）は各バー（１０Ａ）に埋設するように形成
されるため第２の銅板（５）は各バー（１０Ａ）によっ
て固定されると共に支持されることになる。On the metal substrate (1), the first and third copper plates (4) and (6) to which the switching elements are fixed are fixed,
After mounting a circuit element such as a resistor on the conductive path (3B) for the small signal, the substrate (1) is integrated with the case material (10). The case material (10) is made of an insulating resin such as fiberglass rain hose PET (FRPET) and is formed into a substantially frame shape by injection molding. The second copper plate (5) is insert-molded when the case material (10) is injection-molded, and specifically, the second copper plate (5) is formed by each bar (10A) provided in the case material (10). The copper plate (5) is fixedly supported. That is, the second
The copper plate (5) is formed so as to be embedded in each bar (10A), so that the second copper plate (5) is fixed and supported by each bar (10A).
【００２５】ケース材（１０）は基板（１）の周端辺と
略一致するようにエポキシ系あるいはシリコン系の接着
剤によって固着一体化される。金属基板（１）とケース
材（１０）を一体化した後、図３に示したインバータ回
路に基づいてワイヤで各銅板およびスイッチング素子が
接続される。具体的には、ソース側のスイッチング素子
（７Ａ）（７Ｂ）（７Ｃ）のベースあるいはゲート電極
は小信号用の導電路（３Ｂ）とＡｌワイヤで接続され、
そのスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）のエミ
ッタあるいはソース電極は第３の銅板（６）とＡｌワイ
ヤで接続されている。また、シンク側のスイッチング素
子（８Ａ）（８Ｂ）（８Ｃ）のベースあるいはゲート電
極は小信号用の導電路（３Ｂ）とＡｌワイヤで接続さ
れ、そのスイッチング素子（８Ａ）（８Ｂ）（８Ｃ）の
エミッタあるいはソース電極は第３の銅板（６）上に重
畳配置された第２の銅板（５）と接続される。The case material (10) is fixed and integrated with an epoxy-based or silicon-based adhesive so that it is substantially aligned with the peripheral edge of the substrate (1). After the metal substrate (1) and the case material (10) are integrated, each copper plate and the switching element are connected by a wire based on the inverter circuit shown in FIG. Specifically, the bases or gate electrodes of the switching elements (7A) (7B) (7C) on the source side are connected to the conductive paths (3B) for small signals by an Al wire,
The emitter or source electrode of the switching elements (7A) (7B) (7C) is connected to the third copper plate (6) by an Al wire. The base or gate electrode of the sink side switching elements (8A) (8B) (8C) is connected to the small signal conductive path (3B) by an Al wire, and the switching elements (8A) (8B) (8C). The emitter or source electrode of is connected to the second copper plate (5) which is superposed on the third copper plate (6).
【００２６】シンク側のスイッチング素子（７Ａ）（７
Ｂ）（７Ｃ）のエミッタあるいはソース電極と第２の銅
板（５）をワイヤでボンディング接続する際、第２の銅
板（５）とスイッチング素子（７Ａ）（７Ｂ）（７Ｃ）
との離間距離が約２〜５ｍｍ程度であることおよび重畳
配置されていることにより、ボンディング時のワイヤを
最短の長さで配線できることになる。ボンディング時に
おける応力も第２の銅板（５）はケース材（１０）のバ
ー（１０Ａ）によって固定支持されているために超音波
ボンディング装置を用いても何んら支障はない。Sink side switching element (7A) (7
B) When the emitter or source electrode of (7C) and the second copper plate (5) are connected by wire bonding, the second copper plate (5) and the switching elements (7A) (7B) (7C)
Since the separation distance from and is about 2 to 5 mm and the overlapping arrangement is made, the wire at the time of bonding can be wired with the shortest length. Regarding the stress during bonding, since the second copper plate (5) is fixed and supported by the bar (10A) of the case material (10), there is no problem even if an ultrasonic bonding device is used.
【００２７】各銅板（４）〜（６）と各スイッチング素
子（７Ａ）〜（７Ｃ）（８Ａ）〜（８Ｃ）をワイヤで相
互接続した後、ケース材（１０）内に囲まれた空間領域
内にシリコンゲル（１２）およびエポキシ樹脂（１３）
を順次充填しインバータ回路に必要な各部品および素子
を保護する。本実施例ではインバータ回路の出力端子は
上部方向に導出形成されているが、ＶCCラインおよびア
ースラインの第１および第２の銅板（４）（５）は基板
（１）の一周端辺に延在され折曲げ加工されネジ止め出
来るように設計されている。After the copper plates (4) to (6) and the switching elements (7A) to (7C) (8A) to (8C) are interconnected by wires, a space region surrounded by the case material (10) is formed. Silicon gel (12) and epoxy resin (13) inside
Are sequentially filled to protect each component and element required for the inverter circuit. In this embodiment, the output terminal of the inverter circuit is formed so as to extend upward. However, the first and second copper plates (4) and (5) of the V CC line and the ground line are provided on one peripheral edge of the substrate (1). It is designed to be extended, bent and screwed.
【００２８】[0028]
【発明の効果】以上に詳述した如く、本発明に依れば、
パワー半導体素子（スイッチング素子）が固着された一
の銅板を基板上に直接実装し、パワー半導体素子が固着
されない他の銅板を基板表面と離間させ且つ一の銅板と
重畳する位置に配置することにより、一の銅板上に固着
された半導体素子と他の銅板とを接続するワイヤ配線の
長さを最短で接続することができる。その結果、ワイヤ
配線の抵抗およびインダクタンス成分を最小限にするこ
とができスイッチングノイズによるスイッチング素子の
誤動作のない信頼性の優れた混成集積回路を提供するこ
とができる。As described in detail above, according to the present invention,
By directly mounting the one copper plate to which the power semiconductor element (switching element) is fixed on the substrate, and arranging the other copper plate to which the power semiconductor element is not fixed, apart from the substrate surface and overlapping with the one copper plate. The length of the wire wiring that connects the semiconductor element fixed on one copper plate and another copper plate can be connected in the shortest length. As a result, it is possible to provide a highly reliable hybrid integrated circuit in which the resistance and the inductance component of the wire wiring can be minimized and the switching element does not malfunction due to switching noise.
【００２９】また、本発明に依れば、パワー半導体素子
が固着された銅板の一部分を折曲げて外部リード端子と
して兼用することにより、外部リード端子のみの半田固
着を不要とすることができる。その結果、リード端子の
半田層による電流損失を抑制することができ、発熱量を
低減できる。さらに、本発明に依れば、銅板の一部が中
空に配置されるために極めて小型化のパワー用混成集積
回路を提供することができる。Further, according to the present invention, by bending a part of the copper plate to which the power semiconductor element is fixed and also serving as the external lead terminal, it is not necessary to fix the solder only to the external lead terminal. As a result, current loss due to the solder layer of the lead terminal can be suppressed, and the amount of heat generated can be reduced. Further, according to the present invention, since a part of the copper plate is arranged in the hollow, it is possible to provide an extremely downsized hybrid integrated circuit for power.
【図１】本発明の混成集積回路の断面図である。FIG. 1 is a cross-sectional view of a hybrid integrated circuit of the present invention.
【図２】本発明の混成集積回路の平面図である。FIG. 2 is a plan view of the hybrid integrated circuit of the present invention.
【図３】インバータ回路図である。FIG. 3 is an inverter circuit diagram.
【符号の説明】 （１） 金属基板 （２） 絶縁層 （３） 導電路 （４） 第１の銅板 （５） 第２の銅板 （６） 第３の銅板 （７）（８） スイッチング素子 （９）（１１） 半田層 （１０） ケース材 （１０Ａ） バー[Explanation of reference numerals] (1) Metal substrate (2) Insulating layer (3) Conductive path (4) First copper plate (5) Second copper plate (6) Third copper plate (7) (8) Switching element ( 9) (11) Solder layer (10) Case material (10A) Bar
Claims (2)
複数の一の銅板上にパワー半導体素子を固着し前記基板
とケース材が一体化された混成集積回路において、前記
一の銅板は前記基板上に直接固着され、前記一の銅板以
外の他の銅板は前記ケース材に支持され且つ前記基板表
面と離間すると共に前記一の銅板と重畳する位置に配置
されたことを特徴とする混成集積回路。1. In a hybrid integrated circuit in which a power semiconductor element is fixed on a plurality of copper plates fixed on a metal substrate via an insulating layer, and the substrate and the case material are integrated, the one copper plate is A hybrid characterized in that the copper plate is directly fixed on the substrate, and other copper plates other than the one copper plate are supported by the case material, are separated from the substrate surface, and are arranged in a position overlapping the one copper plate. Integrated circuit.
回路が形成され、前記インバータ回路を構成する第１電
源ラインは第１の銅板、第２電源ラインは第２の銅板、
負荷に接続され且つ電流を供給する出力ラインは第３の
銅板で形成され、前記第１の銅板上にはソース側のスイ
ッチング素子が、前記第３の銅板上にはシンク側のスイ
ッチング素子が固着され、少なくとも前記第３の銅板の
一部を折曲げて外部リード端子とし兼用した混成集積回
路であって、前記第１および第３の銅板を前記基板上に
固着し、前記第２の銅板を前記基板表面と離間した位置
に配置したことを特徴とする混成集積回路。2. An inverter circuit is formed on a metal substrate via an insulating layer, a first power supply line forming the inverter circuit is a first copper plate, and a second power supply line is a second copper plate.
An output line connected to a load and supplying current is formed of a third copper plate, and a switching element on the source side is fixed on the first copper plate and a switching element on the sink side is fixed on the third copper plate. In the hybrid integrated circuit, wherein at least a part of the third copper plate is bent to serve also as an external lead terminal, the first and third copper plates are fixed on the substrate, and the second copper plate is A hybrid integrated circuit, wherein the hybrid integrated circuit is arranged at a position separated from the substrate surface.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066741A JPH06283639A (en) | 1993-03-25 | 1993-03-25 | Hybrid integrated circuit |
| US08/218,604 US5559374A (en) | 1993-03-25 | 1994-03-25 | Hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066741A JPH06283639A (en) | 1993-03-25 | 1993-03-25 | Hybrid integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283639A true JPH06283639A (en) | 1994-10-07 |
Family
ID=13324610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066741A Pending JPH06283639A (en) | 1993-03-25 | 1993-03-25 | Hybrid integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283639A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237369A (en) * | 2000-01-12 | 2001-08-31 | Internatl Rectifier Corp | Low cost power semiconductor module without substrate |
| US6664629B2 (en) | 2001-05-29 | 2003-12-16 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| JP2004524701A (en) * | 2001-04-02 | 2004-08-12 | インターナショナル・レクチファイヤー・コーポレーション | Power module |
| US6885097B2 (en) | 2000-04-25 | 2005-04-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| JP2009088000A (en) * | 2007-09-27 | 2009-04-23 | Sanyo Electric Co Ltd | Circuit module |
| KR101255946B1 (en) * | 2011-09-16 | 2013-04-23 | 삼성전기주식회사 | Power module package |
| GB2526171A (en) * | 2014-03-28 | 2015-11-18 | Deere & Co | Electronic assembly for an inverter |
| US9504191B2 (en) | 2014-03-28 | 2016-11-22 | Deere & Company | Electronic assembly for an inverter |
| CN107924892A (en) * | 2015-08-21 | 2018-04-17 | 大陆汽车有限公司 | Circuit carrier includes the power electronic arrangement of circuit carrier |
-
1993
- 1993-03-25 JP JP5066741A patent/JPH06283639A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237369A (en) * | 2000-01-12 | 2001-08-31 | Internatl Rectifier Corp | Low cost power semiconductor module without substrate |
| US7545033B2 (en) | 2000-01-12 | 2009-06-09 | International Rectifier Corporation | Low cost power semiconductor module without substrate |
| US6703703B2 (en) | 2000-01-12 | 2004-03-09 | International Rectifier Corporation | Low cost power semiconductor module without substrate |
| US7122890B2 (en) | 2000-01-12 | 2006-10-17 | International Rectifier Corporation | Low cost power semiconductor module without substrate |
| US6885097B2 (en) | 2000-04-25 | 2005-04-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| DE10191585B4 (en) * | 2000-04-25 | 2009-02-26 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | Semiconductor device |
| DE10191585B8 (en) * | 2000-04-25 | 2009-07-02 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | Semiconductor device |
| JP2004524701A (en) * | 2001-04-02 | 2004-08-12 | インターナショナル・レクチファイヤー・コーポレーション | Power module |
| US6664629B2 (en) | 2001-05-29 | 2003-12-16 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| JP2009088000A (en) * | 2007-09-27 | 2009-04-23 | Sanyo Electric Co Ltd | Circuit module |
| KR101255946B1 (en) * | 2011-09-16 | 2013-04-23 | 삼성전기주식회사 | Power module package |
| US8629538B2 (en) | 2011-09-16 | 2014-01-14 | Samsung Electro-Mechanics Co., Ltd | Power module package |
| GB2526171A (en) * | 2014-03-28 | 2015-11-18 | Deere & Co | Electronic assembly for an inverter |
| US9504191B2 (en) | 2014-03-28 | 2016-11-22 | Deere & Company | Electronic assembly for an inverter |
| GB2526171B (en) * | 2014-03-28 | 2018-11-28 | Deere & Co | Electronic assembly for an inverter |
| CN107924892A (en) * | 2015-08-21 | 2018-04-17 | 大陆汽车有限公司 | Circuit carrier includes the power electronic arrangement of circuit carrier |
| US11276623B2 (en) | 2015-08-21 | 2022-03-15 | Vitesco Technologies GmbH | Power electronics assembly including a circuit carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559374A (en) | Hybrid integrated circuit | |
| JPH1174433A (en) | Semiconductor device | |
| JPH06283639A (en) | Hybrid integrated circuit | |
| US6841421B2 (en) | Method of manufacturing wiring structure of a power semiconductor device | |
| JPH09321216A (en) | Power semiconductor device | |
| JP3133544B2 (en) | Hybrid integrated circuit | |
| JP3096536B2 (en) | Hybrid integrated circuit | |
| JPH06291235A (en) | Hybrid integrated circuit | |
| JPH0645515A (en) | Hybrid integrated circuit device | |
| JPH06132441A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JPH06291433A (en) | Hybrid integrated circuit | |
| JP3297959B2 (en) | Semiconductor device | |
| JPS6250063B2 (en) | ||
| JP2002026246A (en) | Semiconductor device | |
| JP2735920B2 (en) | Inverter device | |
| JP2867737B2 (en) | Hybrid integrated circuit | |
| JPH0741167Y2 (en) | Insulator-sealed circuit device | |
| JPH104167A (en) | Semiconductor device | |
| JP3172393B2 (en) | Hybrid integrated circuit device | |
| JPH0442942Y2 (en) | ||
| JP2771567B2 (en) | Hybrid integrated circuit | |
| JPH04111460A (en) | Hybrid integrated circuit device | |
| JPH0451488Y2 (en) | ||
| JP2822446B2 (en) | Hybrid integrated circuit device | |
| JP3405718B2 (en) | Semiconductor device |