JPH0628251B2 - 電位井戸構造を製造する方法 - Google Patents

電位井戸構造を製造する方法

Info

Publication number
JPH0628251B2
JPH0628251B2 JP61041342A JP4134286A JPH0628251B2 JP H0628251 B2 JPH0628251 B2 JP H0628251B2 JP 61041342 A JP61041342 A JP 61041342A JP 4134286 A JP4134286 A JP 4134286A JP H0628251 B2 JPH0628251 B2 JP H0628251B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
type
conductivity type
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61041342A
Other languages
English (en)
Other versions
JPS61258417A (ja
Inventor
エス．マルヒ サツトウインダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS61258417A publication Critical patent/JPS61258417A/ja
Publication of JPH0628251B2 publication Critical patent/JPH0628251B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は集積回路の製造に関する。更に具体的に云え
ば、この発明は相補形電界効果トランジスタ回路を製造
する分野に関する。
従来の技術及び問題点 相補形金属酸化物半導体（ＣＭＯＳ）集積回路を製造す
るには、Ｎ形基板内のＰ形井戸、Ｐ形基板内のＮ形井戸
又は両方の種類の領域を含む基板構造を作らなければな
らない。これは、Ｎチヤンネル電界効果トランジスタは
Ｐ形半導体材料内に作らなければならないし、Ｐチヤン
ネル電界効果トランジスタはＮ形材料の中に作らなけれ
ばならない為である。
Ｐ＋基板の上のＰ形エピタキシヤル層内に形成されたＮ
形井戸を含む構造が第１図に示されている。Ｐ形エピタ
キシヤル層２が、周知の方法を用いて、Ｐ＋基板１の表
面の上に形成される。Ｐ形エピタキシヤル層２の厚さは
約４．５ミクロンである。１ミクロン未満の形状を持つ
電界効果トランジスタを製造する為のＮ形井戸３の理想
的な深さは約２ミクロンである。こういう深さを持つ井
戸を作る為、エピタキシヤル層２の表面の下方約０．９
ミクロンの所に、ピークの打込み密度を持つ様な燐又は
砒素の打込みが行なわれる。こういう深さの打込みに
は、約８００KeＶ（キロ電子ボルト）の打込みエネルギ
が必要である。利用し得る大抵の生産用打込み装置から
得られるエネルギは２００KeＶまでである。この為、８
００KeＶの打込みエネルギを提供するには、特別の高エ
ネルギ打込み装置が必要である。こういう特別の高エネ
ルギ打込み装置は、普通の生産用打込み装置より一層高
価であるから、第１図の構造を製造する為の生産ライン
を作る為には、余分の費用がかかる。第２図は第１図の
構造のドーピング分布を示す。
問題点を解決する為の手段及び作用 この発明の１実施例では、Ｐ形基板内にＮ形井戸を製造
する方法を提供する。Ｐ＋基板の表面の上にＮ形エピタ
キシヤル層が形成される。次にＮ形エピタキシヤル層を
マスクし、Ｎ形エピタキシヤル層の露出区域の上に二重
に荷電した硼素の打込みを実施する。硼素の質量が燐及
び砒素に較べて小さい為、普通の生産用の２００キロ電
子ボルトの打込み装置によつて、二重荷電の硼素の打込
みのピークを十分に深い位置にくるようにし、この後の
ドライブ イン工程により、Ｐ形領域がＮ形エピタキシ
ヤル層の中に拡がる様にすることが出来る。エピタキシ
ヤル層の残つているＮ形領域が、相補形電界効果トラン
ジスタ回路を製造する為のＮ形井戸になる。
実施例 第３Ａ図乃至第３Ｃ図はこの発明の１実施例の処理工程
を示す簡略側面図である。第１図のＮ形エピタキシヤル
層５がＰ＋基板４の表面の上に形成されていて、従来周
知の方法を用いて、３μｍの厚さに、約１Ｅ１９（１×
１０19）／cm3 の濃度にドープされている。第４Ａ図は
第３Ａ図の構造のドーピング分布を示す。
厚さ約０．５μｍの二酸化シリコン層６とフオトレジス
ト層９で構成された打込みマスクを、第３Ｂ図に示す様
に、Ｎ形エピタキシヤル層５の表面の上に形成する。次
に第３Ｂ図の構造を、約１Ｅ１３／cm2 の密度及び約４
００KeＶのエネルギを持つ二重荷電硼素イオンの硼素イ
オン打込みにかける。こういう硼素イオンは二重荷電で
あるから、約２００KeＶの最大エネルギを持つ普通の生
産用打込み装置によつて、４００KeＶのエネルギを持つ
硼素イオンを作ることが出来る。これは、打込み装置に
よつて加速される粒子のエネルギが、粒子の電荷に正比
例する為である。その後、硼素打込み部を３ロールし、
これによつて打込み部のイオンを分布させると共に、硼
素を基板から上向きに拡散させて、第３Ｃ図に示すＰ形
領域７を作る。Ｐ形領域７が、第３Ｃ図に示すように、
Ｎ形エピタキシヤル層５（第３Ｂ図）を完全に通抜けて
のびＮ形井戸８を残す。
第３Ｃ図の構造のドーピング分布が第４Ｂ図に示されて
いる。基板から上向きの硼素の拡散の為、Ｎ形井戸の最
終的な深さが約１．５μｍに減少していることに注意さ
れたい。この為、この発明のこの実施例の方法は、低エ
ネルギの打込み装置を用いて相補形電界効果トランジス
タを製造する為のＮ形井戸構造を作り、こうして一層高
いエネルギの打込み装置に対する資本の投下を避けるこ
とが出来る。
発明の効果 この発明は、従来、同様な構造を製造する為に必要であ
つたエネルギの 1/4 の打込みエネルギ能力を持ち打込
み装置を用いながら、Ｐ形基板の上にＮ形井戸構造を製
造する方法を提供する。
以上の説明に関連して、更に下記の項を開示する。
(1) Ｎ形井戸構造を製造する方法に於て、第２の導電
型を持つ基板の上に第１の導電型を持つエピタキシヤル
層を形成し、前記エピタキシヤル層の選ばれた領域を除
いて、前記エピタキシヤル層に前記第２の導電型を持つ
ドーパント・イオンを打込み、該打込みは前記エピタキ
シヤル層を前記第２の導電型に完全に反対（カウンタ
ー）ドープするのに十分なエネルギ及び濃度を持つ工程
を含む方法。
(2) 第(1)項に記載した方法に於て、前記第１の導電型
がＮ形であり、第２の導電型がＰ形である方法。
(3) 第(2)項に記載した方法に於て、前記ドーパント・
イオンが二重荷電の硼素イオンである方法。
(4) Ｎ形井戸構造を製造する方法に於て、Ｐ形基板の
上に約３μｍの厚さを持つＮ形エピタキシヤル層を形成
し、該エピタキシヤル層の選ばれた領域を除いて、前記
エピタキシヤル層に二重荷電の硼素イオンを打込み、該
打込みは約４００KeＶのエネルギ及び約１Ｅ１３／cm2
の濃度を持つていて、この後の内方駆動の際、前記エピ
タキシヤル層を前記第２の導電型に完全に反対ドープす
る様になつている方法。
【図面の簡単な説明】
第１図はＣＭＯＳ回路を製造する為の従来の構造を示す
簡略側面図、第２図は第１図の構造のドーピング分布を
示すグラフ、第３Ａ図乃至第３Ｃ図はこの発明の１実施
例を製造するのに必要な処理工程を示す簡略側面図、第
４Ａ図及び第４Ｂ図は第３Ａ図及び第３Ｃ図に示した構
造のドーピング分布を示すグラフである。 主な符号の説明 ４：Ｐ＋形基板 ５：Ｎ形エピタキシヤル層 ７：Ｐ形領域 ８：Ｎ形井戸

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】電位井戸構造を製造する方法に於て、第２
    の導電型を持つ基板の上に第１の導電型を持つエピタキ
    シャル層を形成し、前記エピタキシャル層の選ばれた領
    域を除いて、前記エピタキシャル層に前記第２の導電型
    を持つドーパント・イオンを打込み、該打込みは前記エ
    ピタキシャル層を前記第２の導電型に完全に反対ドープ
    するのに十分なエネルギ及び濃度を持つ工程を含む方
    法。
  2. 【請求項２】特許請求の範囲第１項に記載した方法に於
    て、前記第１の導電型がＮ形であり、第２の導電型がＰ
    形である方法。
  3. 【請求項３】特許請求の範囲第２項に記載した方法に於
    て、前記ドーパント・イオンが二重荷電の硼素イオンで
    ある方法。
  4. 【請求項４】電位井戸構造を製造する方法に於て、Ｐ形
    基板の上に約３μｍの厚さを持つＮ形エピタキシャル層
    を形成し、該エピタキシャル層の選ばれた領域を除い
    て、前記エピタキシャル層に二重荷電の硼素イオンを打
    込み、該打込みは約４００KeV のエネルギ及び約１Ｅ１
    ３／cm２の濃度を持っていて、この後の内方駆動の際、
    前記エピタキシャル層を前記第２の導電型に完全に反対
    ドープする様になっている方法。
JP61041342A 1985-02-27 1986-02-26 電位井戸構造を製造する方法 Expired - Lifetime JPH0628251B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/706,431 US4662061A (en) 1985-02-27 1985-02-27 Method for fabricating a CMOS well structure
US706431 1985-02-27

Publications (2)

Publication Number Publication Date
JPS61258417A JPS61258417A (ja) 1986-11-15
JPH0628251B2 true JPH0628251B2 (ja) 1994-04-13

Family

ID=24837533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61041342A Expired - Lifetime JPH0628251B2 (ja) 1985-02-27 1986-02-26 電位井戸構造を製造する方法

Country Status (2)

Country Link
US (1) US4662061A (ja)
JP (1) JPH0628251B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
CN101471294B (zh) * 2007-12-29 2012-01-11 上海贝岭股份有限公司 一种含有光敏三极管器件的cmos电路制造方法
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
US3414782A (en) * 1965-12-03 1968-12-03 Westinghouse Electric Corp Semiconductor structure particularly for performing unipolar transistor functions in integrated circuits
FR2341943A1 (fr) * 1976-02-20 1977-09-16 Radiotechnique Compelec Procede de realisation de transistors par implantation ionique
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
US4385946A (en) * 1981-06-19 1983-05-31 Bell Telephone Laboratories, Incorporated Rapid alteration of ion implant dopant species to create regions of opposite conductivity
US4406710A (en) * 1981-10-15 1983-09-27 Davies Roderick D Mask-saving technique for forming CMOS source/drain regions
US4506436A (en) * 1981-12-21 1985-03-26 International Business Machines Corporation Method for increasing the radiation resistance of charge storage semiconductor devices
US4470852A (en) * 1982-09-03 1984-09-11 Ncr Corporation Method of making CMOS device and contacts therein by enhanced oxidation of selectively implanted regions
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4471523A (en) * 1983-05-02 1984-09-18 International Business Machines Corporation Self-aligned field implant for oxide-isolated CMOS FET

Also Published As

Publication number Publication date
US4662061A (en) 1987-05-05
JPS61258417A (ja) 1986-11-15

Similar Documents

Publication Publication Date Title
JPH0628251B2 (ja) 電位井戸構造を製造する方法
US4717683A (en) CMOS process
JP2663402B2 (ja) Ｃｍｏｓ集積回路デバイスの製造方法
US6010926A (en) Method for forming multiple or modulated wells of semiconductor device
US6187643B1 (en) Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI)
US6359310B1 (en) Shallow doped junctions with a variable profile gradation of dopants
JPH10242068A (ja) 半導体装置の製造方法
JP3122403B2 (ja) 半導体素子及びその製造方法
KR100324931B1 (ko) 반도체장치 및 그의 제조방법
JP2809810B2 (ja) 半導体装置の製造方法
JP3899431B2 (ja) ツインウエル形成方法
US4987088A (en) Fabrication of CMOS devices with reduced gate length
JP2797798B2 (ja) 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法
JPH1126392A (ja) 半導体装置の製造方法
JP2504573B2 (ja) 半導体装置及びその製造方法
JP2000216108A (ja) 半導体装置の製造方法
JPH05283629A (ja) 半導体装置およびその製造方法
JPH0587191B2 (ja)
CN215731714U (zh) 微电子器件
JP2881833B2 (ja) 半導体装置の製造方法
JPH02280322A (ja) 半導体装置の製法
JPH1027855A (ja) Ｃｍｏｓトランジスタの製造方法
JP2808620B2 (ja) 半導体装置の製造方法
JPH01302860A (ja) バイポーラトランジスタの製造方法
JP2860483B2 (ja) 半導体装置の製造方法